KR100277860B1 - 반도체 소자의 식각 방법 - Google Patents

반도체 소자의 식각 방법 Download PDF

Info

Publication number
KR100277860B1
KR100277860B1 KR1019980060411A KR19980060411A KR100277860B1 KR 100277860 B1 KR100277860 B1 KR 100277860B1 KR 1019980060411 A KR1019980060411 A KR 1019980060411A KR 19980060411 A KR19980060411 A KR 19980060411A KR 100277860 B1 KR100277860 B1 KR 100277860B1
Authority
KR
South Korea
Prior art keywords
photoresist
forming
layer
via hole
resist
Prior art date
Application number
KR1019980060411A
Other languages
English (en)
Other versions
KR20000043972A (ko
Inventor
김영철
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980060411A priority Critical patent/KR100277860B1/ko
Publication of KR20000043972A publication Critical patent/KR20000043972A/ko
Application granted granted Critical
Publication of KR100277860B1 publication Critical patent/KR100277860B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 상부 레지스트를 도포할 때 하부에 형성된 레지스트의 패턴이 깨지는 것을 방지하여 레지스트 패턴의 공정 여유도를 증가시키도록 한 반도체 소자의 식각 방법에 관한 것으로서, 반도체 기판상에 식각 대상층을 형성하는 단계와, 상기 식각 대상층에 제 1 레지스트막을 도포하고 패터닝하여 비아홀 영역을 정의하는 단계와, 상기 패터닝된 제 1 포토레지스트에 실리레이션 공정을 실시하는 단계와, 상기 실리레이션된 제 1 포토레지스트의 표면에 SiON층을 형성하는 단계와, 상기 반도체 기판의 전면에 제 2 포토레지스트를 도포하고 패터닝하여 트랜치 영역을 정의하는 단계와, 상기 제 2 포토레지스트를 마스크로 이용하여 상기 식각 대상층을 선택적으로 제거하여 트랜치 및 비아홀을 형성하는 단계를 포함하여 형성함을 특징으로 한다.

Description

반도체 소자의 식각 방법
본 발명은 반도체 소자의 제조 공정에 관한 것으로, 특히 실리레이션(Silylation)을 이용하여 공정 여유도를 증가시키는데 적당한 반도체 소자의 식각 방법에 관한 것이다.
일반적으로 포토레지스트는 빛이나 방사, 열 등 여러 형태의 에너지에 노출되었을 때 내부 구조가 바뀌는 특성을 가진 물질층을 말하는 것으로 폴리머(Polymer), 솔벤트(Solvent), 감광제(Sensitizer)의 세 가지를 기본 요소로 하여 구성된다.
이하, 첨부된 도면을 참고하여 종래의 반도체 소자의 식각 방법을 설명하면 다음과 같다.
도 1a 내지 도 1e는 종래의 더블 코팅된 레지스트를 이용한 식각 방법을 나타낸 공정단면도이다.
도 1a에 도시한 바와 같이, 반도체 기판(11)상에 IMD(Inter Metal Directic)막(12)을 형성하고, 상기 IMD막(12)상에 제 1 포토레지스트(13)를 도포하고 소프트 베이크한 후, 노광 및 현상공정으로 제 1 포토레지스트(13)를 패터닝하여 비아홀(Via Hole)영역(14)을 정의한다.
도 1b에 도시한 바와 같이, 상기 패터닝된 제 1 포토레지스트(13)를 포함한 반도체 기판(11)의 전면에 제 2 포토레지스트(15)를 도포하고 소프트 베이크한 후, 노광 및 현상공정으로 제 2 포토레지스트(15)를 패터닝하여 트랜치(Trench)영역(16)을 정의한다.
여기서 상기 제 1 포토레지스트(13)를 패터닝한 후에 제 2 포토레지스트(15)를 도포하면 제 2 포토레지스트(15)의 함유된 솔벤트(Solvent)에 의해 패터닝된 제 1 포토레지스트(13)가 용해되어 패턴이 깨지는 현상이 발생한다.
도 1c에 도시한 바와 같이, 상기 패터닝된 제 2 포토레지스트(15)를 마스크로 이용하여 노출된 IMD막(12)을 선택적으로 제거하여 비아홀(17)을 형성한다.
여기서 상기 비아홀(17)을 형성하기 위하여 IMD막(12)을 선택적으로 제거할 때 상기 노출된 제 1 포토레지스트(13)도 선택적으로 제거된다.
도 1d에 도시한 바와 같이, 상기 비아홀(17)이 형성된 부분의 IMD막(12)을 선택적으로 제거하여 반도체 기판(11)의 표면을 소정부분 노출시킨다.
여기서 상기 반도체 기판(11)의 표면을 소정부분 노출시키기 위해 IMD막(12)을 선택적으로 제거할 때 상기 제 1 포토레지스트(13)가 제거되어 노출된 IMD막(12) 표면에는 소정깊이를 갖는 트랜치(18)가 형성된다.
도 1e에 도시한 바와 같이, 상기 제 1, 제 2 포토레지스트(13,15)를 제거함으로써 종래의 더블 코팅된 레지스트를 이용한 식각 공정을 완료한다.
그러나 상기와 같은 종래의 반도체 소자의 식각 방법에 있어서 다음과 같은 문제점이 있었다.
즉, 제 1 포토레지스트를 패터닝한 후에 제 2 포토레지스트를 도포할 때 제 2 포토레지스트에 포함된 솔벤트에 의해 패터닝된 제 1 포토레지스트가 용해되어 패턴이 깨져버리기 때문에 원하는 형태의 식각을 형성할 수 없다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 상부 레지스트를 도포할 때 하부에 형성된 레지스트의 패턴이 깨지는 것을 방지하여 레지스트 패턴의 공정 여유도를 증가시키도록 한 반도체 소자의 식각 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1e는 종래의 더블 코팅된 레지스트를 이용한 식각 방법을 나타낸 공정단면도
도 2a 내지 도 2f는 본 발명에 의한 더블 코팅된 레지스트를 이용한 식각 방법을 나타낸 공정단면도
도면의 주요부분에 대한 부호의 설명
21 : 반도체 기판 22 : ILD막
23 : 제 1 포토레지스트 24 : 비아홀영역
25 : SiON층 26 : 제 2 포토레지스트
27 : 트랜치영역 28 : 비아홀
29 : 트랜치
상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 식각 방법은 반도체 기판상에 식각 대상층을 형성하는 단계와, 상기 식각 대상층에 제 1 레지스트막을 도포하고 패터닝하여 비아홀 영역을 정의하는 단계와, 상기 패터닝된 제 1 포토레지스트에 실리레이션 공정을 실시하는 단계와, 상기 실리레이션된 제 1 포토레지스트의 표면에 SiON층을 형성하는 단계와, 상기 반도체 기판의 전면에 제 2 포토레지스트를 도포하고 패터닝하여 트랜치 영역을 정의하는 단계와, 상기 제 2 포토레지스트를 마스크로 이용하여 상기 식각 대상층을 선택적으로 제거하여 트랜치 및 비아홀을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 식각 방법을 상세히 설명하면 다음과 같다.
도 2a 내지 도 2f는 본 발명에 의한 더블 코딩된 레지스트를 이용한 식각 방법을 나타낸 공정단면도이다.
도 2a에 도시한 바와 같이, 반도체 기판(21)상에 IMD막(22)을 형성하고, 상기 IMD막(22)상에 제 1 포토레지스트(23)를 도포하고 소프트 베이크시킨 후, 노광 및 현상공정으로 상기 제 1 포토레지스트(23)를 패터닝하여 비아홀영역(24)을 정의한다.
여기서 상기 노광된 제 1 포토레지스트(23)의 내부에는 화학적 변화(-OH)가 일어나게 된다.
도 2b에 도시한 바와 같이, 상기 패터닝된 제 1 포토레지스트(23)에 실리레이션 공정을 실시하여 일부 작용기(-OH)가 Si를 함유한 작용기(-OSiR3)로 치환한다.
여기서 상기 실리레이션 공정은 포토레지스트를 구성하는 노보락 폴리머(Novolak Polymer) 또는 PHS(Poly Hydroxy Styrene)고분자에 Si를 함유한 HMDS(Hexamethylenedisilarane), DMSDEA(Dimethysilyldiethylanine)과 같은 유기 화합물을 매개로 Si를 침투시키면 고분자의 일부 작용기(-OH)가 Si를 함유한 작용기(-OSiR3)로 치환된다.
도 2c에 도시한 바와 같이, 상기 Si를 함유한 작용기로 치환된 제 1 포토레지스트(23)에 O2및 N2가스를 함유한 플라즈마 처리를 실시하여 상기 제 1 포토레지스트(23)의 표면에 SiON층(25)을 형성한다.
도 2d에 도시한 바와 같이, 상기 SiON층(25)을 포함한 전면에 제 2 포토레지스트(26)를 도포하고 소프트 베이크한 후, 노광 및 현상공정으로 제 2 포토레지스트(26)를 패터닝하여 트랜치영역(27)을 정의한다.
도 2e에 도시한 바와 같이, 상기 패터닝된 제 2 포토레지스트(26)를 마스크로 이용하여 상기 반도체 기판(21)의 표면이 소정부분 노출되도록 IMD막(22)을 선택적으로 제거하여 비아홀(28) 및 트랜치(29)를 형성한다.
여기서 상기 트랜치(29)는 상기 비아홀(28)보다 폭이 넓게 형성되는데, 상기 제 2 포토레지스트(26)에 의해 마스킹 되어 있지 않는 SiON층(25)과 제 1 포토레지스트(23)가 제거되면서 그 하부의 IMD막(22)도 선택적으로 제거되어 형성된다.
도 2f에 도시한 바와 같이, 상기 제 2 포토레지스트(26), SiON층(25), 제 1 포토레지스트(23)를 제거함으로써 본 발명에 의한 식각공정을 완료한다.
이상에서 설명한 바와 같이 본 발명에 의한 반도체 소자의 식각방법은 다음과 같은 효과가 있다.
첫째, 제 1 포토레지스트를 패터닝한 후에 실리레이션 공정을 실시함으로써 제 2 포토레지스트를 도포할 때 하부의 패터닝된 제 1 포토레지스트가 깨지는 것을 방지할 수 있다.
둘째, 제 1 포토레지스트의 표면에 SiON층을 형성함으로써 제 2 포토레지스트 패턴의 공정 여유도를 증가시킬 수 있다.

Claims (2)

  1. 반도체 기판상에 식각 대상층을 형성하는 단계;
    상기 식각 대상층에 제 1 레지스트막을 도포하고 패터닝하여 비아홀 영역을 정의하는 단계;
    상기 패터닝된 제 1 포토레지스트에 실리레이션 공정을 실시하는 단계;
    상기 실리레이션된 제 1 포토레지스트의 표면에 SiON층을 형성하는 단계;
    상기 반도체 기판의 전면에 제 2 포토레지스트를 도포하고 패터닝하여 트랜치 영역을 정의하는 단계;
    상기 제 2 포토레지스트를 마스크로 이용하여 상기 식각 대상층을 선택적으로 제거하여 트랜치 및 비아홀을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 식각 방법.
  2. 제 1 항에 있어서, 상기 SiON층은 실리레이션된 제 1 포토레지스트에 O2및 N2플라즈마를 도입하여 형성함을 특징으로 하는 반도체 소자의 식각 방법.
KR1019980060411A 1998-12-29 1998-12-29 반도체 소자의 식각 방법 KR100277860B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980060411A KR100277860B1 (ko) 1998-12-29 1998-12-29 반도체 소자의 식각 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980060411A KR100277860B1 (ko) 1998-12-29 1998-12-29 반도체 소자의 식각 방법

Publications (2)

Publication Number Publication Date
KR20000043972A KR20000043972A (ko) 2000-07-15
KR100277860B1 true KR100277860B1 (ko) 2001-02-01

Family

ID=19567228

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980060411A KR100277860B1 (ko) 1998-12-29 1998-12-29 반도체 소자의 식각 방법

Country Status (1)

Country Link
KR (1) KR100277860B1 (ko)

Also Published As

Publication number Publication date
KR20000043972A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
US8173358B2 (en) Method of forming fine patterns of a semiconductor device
US5656414A (en) Methods of forming tall, high-aspect ratio vias and trenches in photo-imageable materials, photoresist materials, and the like
KR100293975B1 (ko) 건식 에칭 방법 및 건식 에칭 방법을 이용한 반도체 장치의 제조방법
KR100277860B1 (ko) 반도체 소자의 식각 방법
KR20040005472A (ko) 듀얼 다마신 패턴 형성방법
KR20030054175A (ko) 듀얼 다마신 공정을 이용한 반도체 소자의 제조방법
US6168907B1 (en) Method for etching semiconductor device
KR20060104397A (ko) 반도체 소자의 패턴 형성 방법
JP2001272769A (ja) フォトマスクおよびその製造方法、ならびに半導体装置の製造方法
KR100338098B1 (ko) 반도체 소자의 제조 방법
KR100300073B1 (ko) 반도체 장치의 포토레지스트 패턴 형성방법
US5856067A (en) Contact photolithographic process for realizing metal lines on a substrate by varying exposure energy
KR100272517B1 (ko) 반도체 소자의 마스크 제조 방법
KR100390912B1 (ko) 반도체 소자의 콘택홀 형성방법
KR19990059158A (ko) 실리레이션을 이용한 감광막패턴 형성방법
KR100268898B1 (ko) 반도체소자의콘택홀형성방법
KR100755140B1 (ko) 반도체 소자의 컨택 홀 형성방법
KR100451699B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100510616B1 (ko) 반도체 제조 공정에서의 ｂａｒｃ 패터닝 및 식각 방법
KR100281142B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100370135B1 (ko) 레지스트 이중 코팅 방법
KR100198645B1 (ko) 반도체 소자의 패턴 방법
KR20000045233A (ko) 반도체 소자의 식각방법
KR20050030343A (ko) 반도체소자의 콘택홀 형성방법
KR20030095462A (ko) 미세 비아홀 레지스트 패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090922

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee