KR20060104397A - 반도체 소자의 패턴 형성 방법 - Google Patents
반도체 소자의 패턴 형성 방법 Download PDFInfo
- Publication number
- KR20060104397A KR20060104397A KR1020050026536A KR20050026536A KR20060104397A KR 20060104397 A KR20060104397 A KR 20060104397A KR 1020050026536 A KR1020050026536 A KR 1020050026536A KR 20050026536 A KR20050026536 A KR 20050026536A KR 20060104397 A KR20060104397 A KR 20060104397A
- Authority
- KR
- South Korea
- Prior art keywords
- hard mask
- semiconductor device
- pattern
- photoresist
- forming
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체 제조 기술에 관한 것으로 특히, 반도체 소자 제조 공정 중, 폴리머 계열의 하드마스크에 대한 식각 선택비가 우수한 포토레지스트를 사용하여 반도체 소자의 패턴을 형성하는 반도체 소자의 패턴 형성 공정에 관한 것이다. 이를 위해 본 발명은, 피식각층 상에 폴리머 계열의 하드마스크를 형성하는 단계, 상기 하드마스크 상에 산소 성분을 포함하는 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 베이크하는 단계 및 상기 하드마스크 및 상기 피식각층을 식각하는 단계를 포함하는 반도체 소자의 패턴 형성 방법이 제공된다.
폴리머, 하드마스크, 포토레지스트, 피식각층, 옥사이드
Description
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 패턴 형성 공정을 나타낸 단면도.
도 2a 및 도 2b는 본 발명에 따른 반도체 소자의 패턴 형성 공정을 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
201 : 실리콘 기판 202 : 피식각층
203a : 하드마스크 패턴 204a : 포토레지스트 패턴
본 발명은 반도체 제조 기술에 관한 것으로 특히, 반도체 소자 제조 공정 중, 반도체 소자의 패턴 형성 공정에 관한 것이다.
반도체 소자가 고집적화됨에 따라 패턴간의 거리가 작아지고 포토레지스트의 두께는 낮아지고 있다.
이렇게 포토레지스트의 두께가 낮아지면 높은 종횡비의 콘택홀이나 셀프 얼라인 콘택홀 형성 공정에서는 포토레지스트가 산화막이나 임의의 막질을 식각하는데 마스크 역할을 완벽하게 수행할 수 없게 된다. 그러므로, 포토레지스트가 마스크 역할을 할 수 있게 임의의 막질과 포토레지스트의 고선택비를 확보할 수 있는 것이 중요하다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 패턴 형성 공정을 나타낸 단면도이다.
종래 기술에 따른 반도체 소자의 패턴 형성 공정은 우선, 반도체 소자를 이루기 위한 여러 요소가 형성된 실리콘 기판(101) 상에 피식각층(102)을 증착한다.
이어서, 상기 피식각층(102) 상에 폴리머 계열의 하드마스크(103)를 증착한 후, 상기 하드마스크(103) 상에 장벽층(104)을 증착한다.
이때, 상기 장벽층(104)은 상기 하드마스크(103)보다 식각 선택비가 높은 SiON막과 같은 절연막을 사용하는 것이 바람직하다.
이어서, 상기 장벽층(104) 상에 반사방지막(105)을 증착한 후, 상기 반사방지막(105) 상에 식각장벽으로 사용될 포토레지스트 패턴(106a)을 형성한다.
다음으로, 도 1b에 도시된 바와 같이, 상기 포토레지스트 패턴(106a)을 식각장벽으로 사용하여 반사방지막(105)과 장벽층(104)을 식각한다.
다음으로, 도 1c에 도시된 바와 같이, 상기 장벽층 패턴(104a)을 식각장벽으 로 사용하여 상기 하드마스크(103)를 식각한다.
최근 반도체 집적도가 높아짐에 따라 폴리머 계열의 하드마스크를 사용하고 있다.
상기 폴리머 계열의 하드마스크를 패터닝 하기 위해 식각 선택비가 높은 SiON막과 같은 절연막을 사용하고 있는데, 상기 SiON막과 같은 절연막을 식각하기 위해 다른 절연막을 식각장벽으로 사용하기 때문에 공정 스텝이 늘어나는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 폴리머 계열의 하드마스크에 대한 식각 선택비가 우수한 포토레지스트를 사용하여 반도체 소자의 패턴을 형성하는 반도체 소자의 패턴 형성 방법을 제공하는 것을 그 목적으로 한다.
상기의 목적을 달성하기 위한 본 발명의 일측면에 따르면, 피식각층 상에 폴리머 계열의 하드마스크를 형성하는 단계, 상기 하드마스크 상에 산소 성분을 포함하는 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 베이크하는 단계 및 상기 하드마스크 및 상기 피식각층을 식각하는 단계를 포함하는 반도체 소자의 패턴 형성 방법이 제공된다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 및 도 2b는 본 발명에 따른 반도체 소자의 패턴 형성 공정을 나타낸 단면도이다.
본 발명에 따른 반도체 소자의 패턴 형성 공정은 우선, 도 2a에 도시된 바와 같이, 반도체 소자를 이루기 위한 여러 요소가 형성된 실리콘 기판(201) 상에 피식각층(202)을 증착한다.
이어서, 상기 피식각층(202) 상에 폴리머 계열의 하드마스크(203)를 증착한 후, 상기 하드마스크(203) 상에 식각장벽으로 사용될 포토레지스트 패턴(204a)을 형성한다.
이때, 상기 포토레지스트 패턴(204a)은 O2 성분을 포함하는 포토레지스트로써, 폴리머 계열의 하드마스크와 식각 선택비가 우수하다.
그리고, 포토레지스트 패턴(204a)의 베이크 공정시 감과막 내에 있는 솔벤트가 빠져나가 옥사이드가 경화된다.
다음으로, 도 2b에 도시된 바와 같이, 상기 포토레지스트 패턴(204a)을 식각장벽으로 하여 상기 하드마스크(203)을 식각한다.
이때, 상기 하드마스크(203)의 식각은 O2 플라즈마를 사용하여 수행한다.
상술한 바와 같이, 본 발명은 폴리머 계열의 하드마스크를 식각하기 위한 식 각장벽으로 옥사이드 성분이 들어 있는 포토레지스트를 사용한다.
옥사이드 성분이 들어 있는 포토레지스트는 폴리머 계열의 하드마스크에 대한 식각 선택비가 우수하여 여분의 공정 없이 식각 공정을 수행할 수 있어서, 공정의 단순화를 꾀할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 살펴본 바와 같이, 본 발명은 폴리머 계열의 하드마스크에 대해 식각 선택비가 높은 옥사이드 성분이 들어 있는 포토레지스트를 사용하여 공정의 단순화를 이룰 수 있다.
Claims (2)
- 피식각층 상에 폴리머 계열의 하드마스크를 형성하는 단계;상기 하드마스크 상에 산소 성분을 포함하는 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 베이크하는 단계; 및상기 하드마스크 및 상기 피식각층을 식각하는 단계를 포함하는 반도체 소자의 패턴 형성 방법.
- 제1항에 있어서,상기 하드마스크의 식각은 O2 플라즈마를 사용하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050026536A KR20060104397A (ko) | 2005-03-30 | 2005-03-30 | 반도체 소자의 패턴 형성 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050026536A KR20060104397A (ko) | 2005-03-30 | 2005-03-30 | 반도체 소자의 패턴 형성 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20060104397A true KR20060104397A (ko) | 2006-10-09 |
Family
ID=37634454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050026536A KR20060104397A (ko) | 2005-03-30 | 2005-03-30 | 반도체 소자의 패턴 형성 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20060104397A (ko) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100965774B1 (ko) * | 2007-11-02 | 2010-06-24 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 형성 방법 |
US8227176B2 (en) | 2007-11-02 | 2012-07-24 | Hynix Semiconductor Inc. | Method for forming fine pattern in semiconductor device |
KR20210090976A (ko) | 2020-01-13 | 2021-07-21 | 박영배 | 무기 유황 중금속 제거 방법. |
KR20230033848A (ko) | 2021-09-02 | 2023-03-09 | 박흥식 | 굴 패각 유황 굼뱅이 사료 |
-
2005
- 2005-03-30 KR KR1020050026536A patent/KR20060104397A/ko not_active Application Discontinuation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100965774B1 (ko) * | 2007-11-02 | 2010-06-24 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 형성 방법 |
US8227176B2 (en) | 2007-11-02 | 2012-07-24 | Hynix Semiconductor Inc. | Method for forming fine pattern in semiconductor device |
KR20210090976A (ko) | 2020-01-13 | 2021-07-21 | 박영배 | 무기 유황 중금속 제거 방법. |
KR20230033848A (ko) | 2021-09-02 | 2023-03-09 | 박흥식 | 굴 패각 유황 굼뱅이 사료 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2004061916B1 (en) | Method of forming a low-k dual damascene interconnect structure | |
JP5100198B2 (ja) | 半導体素子の微細パターンの形成方法 | |
KR20060104397A (ko) | 반도체 소자의 패턴 형성 방법 | |
KR100796509B1 (ko) | 반도체 소자의 제조방법 | |
KR100875653B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
KR20090045754A (ko) | 하드마스크를 이용하는 반도체 소자의 패턴 형성 방법 | |
US20080233490A1 (en) | Mask rework method | |
KR100596893B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
KR100338098B1 (ko) | 반도체 소자의 제조 방법 | |
KR100376978B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
KR20070036211A (ko) | 반도체소자의 마스크 리웍 방법 | |
KR100434312B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
KR100403327B1 (ko) | 반도체 소자의 제조 방법 | |
KR20080060349A (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
KR20060011021A (ko) | 반도체 소자의 제조 방법 | |
KR19990003924A (ko) | 콘택홀 형성을 위한 반도체 장치 제조 방법 | |
KR100895826B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR100641483B1 (ko) | 반도체 소자의 다마신 패턴 형성 방법 | |
KR20060038597A (ko) | 반도체 소자의 패턴 형성 방법 | |
KR100769149B1 (ko) | 반도체 소자 형성방법 | |
KR20090030507A (ko) | 반도체 소자의 제조방법 | |
KR20060104877A (ko) | 반도체 소자 제조 방법 | |
KR20080002533A (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
KR20070070423A (ko) | 반도체소자의 패턴 형성 방법 | |
KR20010038759A (ko) | 반도체 소자의 산화막 식각 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |