KR20060038597A - 반도체 소자의 패턴 형성 방법 - Google Patents

반도체 소자의 패턴 형성 방법 Download PDF

Info

Publication number
KR20060038597A
KR20060038597A KR1020040087690A KR20040087690A KR20060038597A KR 20060038597 A KR20060038597 A KR 20060038597A KR 1020040087690 A KR1020040087690 A KR 1020040087690A KR 20040087690 A KR20040087690 A KR 20040087690A KR 20060038597 A KR20060038597 A KR 20060038597A
Authority
KR
South Korea
Prior art keywords
forming
film
hard mask
pattern
etching
Prior art date
Application number
KR1020040087690A
Other languages
English (en)
Inventor
안상태
신동선
송석표
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040087690A priority Critical patent/KR20060038597A/ko
Publication of KR20060038597A publication Critical patent/KR20060038597A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

열안정성이 뛰어난 하드마스크를 형성할 수 있는 반도체 소자의 패턴 형성 방법에 관한 것으로, 본 발명은 기판 상에 질화막을 형성하는 단계; 상기 질화막 상에 산화막을 형성하는 단계; 상기 산화막 상에 SiC막을 형성하는 단계; 상기 SiC막 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 상기 SiC막을 선택적으로 식각하여 하드마스크를 형성하는 단계; 상기 포토레지스트를 제거하는 단계; 상기 하드마스크를 식각마스크로 상기 산화막을 식각하는 단계; 상기 하드마스크의 열안정성을 높이기 위해 산화시키는 단계; 및 상기 산화된 하드마스크를 식각마스크로 상기 질화막을 식각하여 소정의 패턴을 형성하는 단계를 포함하는 반도체 소자의 패턴 형성 방법을 제공한다.
SiC막, 하드마스크, 층간절연막

Description

반도체 소자의 패턴 형성 방법{METHOD FOR FORMING PATTERN OF SEMICONDUTOR DEVICE}
도 1a 내지 1c는 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조 방법을 도시한 공정단면도.
*도면의 주요 부분에 대한 부호의 설명*
10 : 기판 11 : 식각정지막
12 : 층간 절연막 13 : SiC막
14 : 마스크 패턴 G1 : 도전 패턴
C : 콘택홀
본 발명은 반도체 소자의 패턴 형성 방법에 관한 것으로, 특히 열안정성이 뛰어난 하드마스크를 형성 방법에 관한 것이다.
반도체 소자의 고집적화에 따라 노광장비의 DOF 값도 낮아 지고 포토레지스트의 두께도 감소하고 있다. 포토레지스트의 두께가 낮아지면서 패턴 형성이 완료되기 전에 포토레지스트가 없어지면서 초기 포토레지스트 패턴의 모양이 변형되는 문제점이 있었다.
이와같은 문제점을 해결하기 위해 절연막과 포토레지스트 사이에 하드마스크용 절연막을 도입하고 있으며, 하드마스크용 절연막은 W, WN, Nitride, Poly-Si등 다앙한 물질을 이용하고 있다.
여기서, W, WN 및 Poly-Si과 같은 전도성 하드마스크는 층간절연막과 선택비가 매우 높은 장점이 있지만 후속 공정으로 하드마스크 제거용 공정이 따로 진행해야하는 문제점이 있다. 또한, 질화막과 같은 부도체는 식각 후에 남아 있어도 후속 공정에 영향을 미치지 않지만 층간 절연막으로 사용하는 산화막에 비해 식각선택비가 낮기 때문에 일정 이상의 하드마스크 두께를 요구하고 있다. 이는 하드마스크를 이용하여 층간절연막의 패턴 형성은 용이하지만 하드마스크의 두께만큼 새로운 단차가 형성되는 문제점이 있다.
이러한 문제점을 해결하기위해 하드마스크용 절연막으로 실리콘질화막 대신 실리콘카바이드막을 사용하면 층간절연막으로 사용하고 있는 실리콘산화막과 선택비를 증가시킬 수 있어 하드마스크의 두께를 최소화 할 수 있는 장점이 있다.
그러나, 실리콘카바이드막을 하드마스크용 절연막으로 사용할 경우 실리콘질화막에 비해 열안정성이 떨어지기 때문에 후속 공정에서 400℃이상을 필요하는 공정을 실시할 수 없는 문제점이 있다.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 열안정성이 뛰어난 하드마스크를 형성할 수 있는 반도체 소자의 패턴 형성 방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위해 본 발명은 기판 상에 질화막을 형성하는 단계; 상기 질화막 상에 산화막을 형성하는 단계; 상기 산화막 상에 SiC막을 형성하는 단계; 상기 SiC막 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 상기 SiC막을 선택적으로 식각하여 하드마스크를 형성하는 단계;
상기 포토레지스트를 제거하는 단계; 상기 하드마스크를 식각마스크로 상기 산화막을 식각하는 단계; 상기 하드마스크의 열안정성을 높이기 위해 산화시키는 단계; 및 상기 산화된 하드마스크를 식각마스크로 상기 질화막을 식각하여 소정의 패턴을 형성하는 단계를 포함하는 반도체 소자의 패턴 형성 방법을 제공한다.
상기 소정의 패턴은 양각 또는 음각 패턴일 수 있다.
또한, 본 발명은 기판 상에 도전 패턴을 형성하는 단계; 상기 도전 패턴이 형성된 프로파일을 따라 식각정지막을 형성하는 단계; 상기 식각정지막 상에 층간절연막을 형성하는 단계; 상기 층간절연막 상에 SiC막을 형성하는 단계; 상기 SiC막 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스 크로 상기 SiC막을 식각하여 하드마스크를 형성하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 상기 하드마스크를 식각마스크로 상기 층간절연막을 식각하여, 상기 식각정지막을 노출시키는 콘택홀을 형성하는 단계; 상기 하드마스크의 열안정성을 높이기 위해 산화시키는 단계; 및 상기 산화된 하드마스크를 식각마스크로 상기 식각정지막을 식각하여 상기 기판을 노출시키는 단계를 포함하는 반도체 소자의 패턴 형성 방법을 제공한다.
상기 SiC막을 산화하는 단계는, O3, N2O 또는 H2/O2 중 어느하나를 포함하는 가스분위기와, 300℃ 내지 850℃의 온도에서, 10초 내지 50초 동안 실시한다.
본 발명의 기술적 사상에 의한 반도체 소자의 패턴 형성 방법의 특징은 기판 상에 질화막을 형성하고, 질화막 상에 산화막을 형성한다. 이어서, 산화막 상에 SiC막을 형성하고, SiC막 상에 포토레지스트 패턴을 형성한 후, 포토레지스트 패턴을 식각마스크로 SiC막을 선택적으로 식각하여 하드마스크를 형성한다.
이어서, 하드마스크를 식각마스크로 상기 산화막을 식각하고, 상기 하드마스크의 열안정성을 높이기 위해 산화시킨 후, 산화된 하드마스크를 식각마스크로 상기 질화막을 식각하여 소정의 패턴을 형성한다. 소정의 패턴은 양각 또는 음각 패턴일 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명 의 가장 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도 1a 내지 1c는 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조 방법을 도시한 공정단면도이다.
도 1a를 참조하면, 기판(10) 상에 도전 패턴(G1)을 형성하고, 도전 패턴(G1)이 형성된 프로파일을 따라 질화막인 식각정지막(11)을 형성한다. 이어서, 식각정지막(11) 상에 층간절연막(12)을 형성한 후, 화학적기계적연마를 실시하여 상기 식각정지막(11)이 노출되도록 층간절연막(12)을 제거한다.
이어서, SiH(CH3)3 또는 Si(CH3)4소스가스를 사용하는 플라즈마 화학기상증착법(PECVD)을 이용하여, 층간절연막(12) 상에 SiC막(13)을 200Å 내지 2000Å의 두께로 형성하고, SiC막(13) 상에 포토레지스트 패턴(14)을 형성한다.
이어서, 도 1b에 도시된 바와 같이, 포토레지스트 패턴(14)을 식각마스크로 SiC막(13)을 식각하여 하드마스크(13a)를 형성한 후, 포토레지스트 패턴(14)를 제거한다. 여기서, 포토레지스트 패턴(14)은 SiC막(13)의 식각시에만 사용하므로 포토레지스트의 두께를 감소시킬 수 있다.
이어서, 하드마스크(13a)를 식각마스크로 층간절연막(12)을 식각하여, 식각정지막(11)을 노출시키는 콘택홀(C)을 형성한다. 하드마스크(13a)는 층간절연막(12)에 대해 식각 선택비가 높아 수직의 프로파일을 갖는 콘택홀(C) 형성할 수 있기 때문에, 개방되는 면적을 최대한 확보하여 콘택저항을 줄일 수 있다.
이어서, 실리콘카바이드(SiC)로 이루어진 하드마스크(13a)의 열안정성을 높 이기 위해, 하드마스크(13a)를 O3, N2O 또는 H2/O2 중 어느하나를 포함하는 가스분위기와, 300℃ 내지 850℃의 온도에서, 10초 내지 50초 동안 열산화시켜 하드마스크(13a)를 SiO2막 또는 SiOC막으로 변형시킨다. SiO2막 또는 SiOC막은 SiC막(13)에 비해 열안정성이 뛰어나기 때문에 종래의 SiC막(13)의 문제점인 후속 공정에서의 온도의 제한을 극복할 수 있다.
이어서, 도 1c에 도시된 바와 같이, 산화된 하드마스크(13a)를 식각마스크로 식각정지막(11)을 전면식각하여 기판(10)을 노출시킨다. 여기서, 산화된 하드마스크(13a)는 식각정지막(11)과의 식각 선택비가 없기 때문에 식각정지막(11)이 식각 될때 함께 식각되어 추가적인 단차의 증가를 억제할 수 있다. 또한, 전면식각 후, 층간절연막(12) 상에 잔류하는 산화된 하드마스크(13a)는 층간절연막의 역할을 한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의해야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진자라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명에 의하면, SiC막을 산화시켜 열안정성이 뛰어난 하드마스크를 형성함으로써, 후속공정에서의 온도제한을 극복할 수 있다.

Claims (12)

  1. 기판 상에 질화막을 형성하는 단계;
    상기 질화막 상에 산화막을 형성하는 단계;
    상기 산화막 상에 SiC막을 형성하는 단계;
    상기 SiC막 상에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 식각마스크로 상기 SiC막을 선택적으로 식각하여 하드마스크를 형성하는 단계;
    상기 포토레지스트를 제거하는 단계;
    상기 하드마스크를 식각마스크로 상기 산화막을 식각하는 단계;
    상기 하드마스크의 열안정성을 높이기 위해 산화시키는 단계; 및
    상기 산화된 하드마스크를 식각마스크로 상기 질화막을 식각하여 소정의 패턴을 형성하는 단계
    를 포함하는 반도체 소자의 패턴 형성 방법.
  2. 제1항에 있어서,
    상기 소정의 패턴은 양각 또는 음각 패턴인 반도체 소자의 패턴 형성 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 하드마스크를 산화하는 단계는, O3, N2O 또는 H2/O2 중 어느하나를 포함하는 가스분위기와, 300℃ 내지 850℃의 온도에서, 10초 내지 50초 동안 실시하는 반도체 소자의 패턴 형성 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 산화된 하드마스크는 SiO2막 또는 SiOC막인 반도체 소자의 패턴 형성 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 소정의 패턴을 형성하는 단계에서 전면식각을 이용하며, 상기 산화막 상에 잔류하는 하드마스크는 층간절연막의 역할을 하는 반도체 소자의 패턴 형성 방법.
  6. 제1항 또는 제2항에 있어서,
    상기 SiC막을 200Å 내지 2000Å의 두께로 형성하는 반도체 소자의 패턴 형 성 방법.
  7. 제1항 또는 제2항에 있어서,
    상기 SiC막을 SiH(CH3)3 또는 Si(CH3)4소스가스를 사용하는 플라즈마 화학기상증착법을 이용하는 반도체 소자의 패턴 형성 방법.
  8. 기판 상에 도전 패턴을 형성하는 단계;
    상기 도전 패턴이 형성된 프로파일을 따라 식각정지막을 형성하는 단계;
    상기 식각정지막 상에 층간절연막을 형성하는 단계;
    상기 층간절연막 상에 SiC막을 형성하는 단계;
    상기 SiC막 상에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 식각마스크로 상기 SiC막을 식각하여 하드마스크를 형성하는 단계;
    상기 포토레지스트 패턴을 제거하는 단계;
    상기 하드마스크를 식각마스크로 상기 층간절연막을 식각하여, 상기 식각정지막을 노출시키는 콘택홀을 형성하는 단계;
    상기 하드마스크의 열안정성을 높이기 위해 산화시키는 단계; 및
    상기 산화된 하드마스크를 식각마스크로 상기 식각정지막을 식각하여 상기 기판을 노출시키는 단계
    를 포함하는 반도체 소자의 패턴 형성 방법.
  9. 제8항에 있어서,
    상기 SiC막을 산화하는 단계는, O3, N2O 또는 H2/O2 중 어느하나를 포함하는 가스분위기와, 300℃ 내지 850℃의 온도에서, 10초 내지 50초 동안 실시하는 반도체 소자의 패턴 형성 방법.
  10. 제8항에 있어서,
    상기 산화된 하드마스크는 SiO2막 또는 SiOC막인 반도체 소자의 패턴 형성 방법.
  11. 제8항에 있어서,
    상기 기판을 노출시키는 단계에서 전면식각을 이용하며, 상기 층간절연막 상에 잔류하는 하드마스크는 층간절연막의 역할을 하는 반도체 소자의 패턴 형성 방 법.
  12. 제8항에 있어서,
    상기 층간절연막을 형성한 후, 화학적기계적연마를 실시하여 상기 식각정지막이 노출되도록 상기 층간절연막을 제거하는 단계를 더 포함하는 반도체 소자의 패턴 형성 방법.
KR1020040087690A 2004-10-30 2004-10-30 반도체 소자의 패턴 형성 방법 KR20060038597A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040087690A KR20060038597A (ko) 2004-10-30 2004-10-30 반도체 소자의 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040087690A KR20060038597A (ko) 2004-10-30 2004-10-30 반도체 소자의 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20060038597A true KR20060038597A (ko) 2006-05-04

Family

ID=37146076

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040087690A KR20060038597A (ko) 2004-10-30 2004-10-30 반도체 소자의 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR20060038597A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100839952B1 (ko) * 2007-04-10 2008-06-20 울산대학교 산학협력단 다결정 3Ｃ－ＳｉＣ 박막 식각방법
US10971362B2 (en) 2019-02-27 2021-04-06 International Business Machines Corporation Extreme ultraviolet patterning process with resist hardening

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100839952B1 (ko) * 2007-04-10 2008-06-20 울산대학교 산학협력단 다결정 3Ｃ－ＳｉＣ 박막 식각방법
US10971362B2 (en) 2019-02-27 2021-04-06 International Business Machines Corporation Extreme ultraviolet patterning process with resist hardening

Similar Documents

Publication Publication Date Title
US20050214694A1 (en) Pattern formation method
KR100875660B1 (ko) 반도체 소자의 미세 패턴 형성 방법
JP2008218999A (ja) 半導体装置の製造方法
JP3407023B2 (ja) 半導体装置の製造方法
TW200824002A (en) Method for fabricating semiconductor device
KR20060104397A (ko) 반도체 소자의 패턴 형성 방법
KR100875653B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR20060038597A (ko) 반도체 소자의 패턴 형성 방법
JPH07161806A (ja) 半導体装置の製造方法
KR100596893B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR100306374B1 (ko) 반도체소자의콘택홀형성방법
TW201304056A (zh) 半導體裝置內開口之形成方法
KR100912958B1 (ko) 반도체 소자의 미세 패턴 제조 방법
KR19980057105A (ko) 반도체 장치의 콘택홀 형성방법
KR100440081B1 (ko) 반도체소자의 도전배선 형성방법
KR970003515A (ko) 반도체 소자의 비아 콘택 형성방법
KR100434312B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR101102967B1 (ko) 반도체 소자 제조 방법
KR100575078B1 (ko) 반도체 소자의 제조방법
KR19990081061A (ko) 반도체장치의 미세 콘택홀 형성방법
KR100875154B1 (ko) 반도체 소자 형성 방법
KR20000063964A (ko) 반도체 소자 분리 공정을 위한 얕은 트렌치 형성
KR20090044855A (ko) 반도체 소자의 제조방법
KR20060089473A (ko) 포토레지스트 패턴 제거 단계를 포함하는 반도체 소자의제조방법
KR20050022169A (ko) 반도체 소자의 소자 분리막 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination