KR100306374B1 - 반도체소자의콘택홀형성방법 - Google Patents
반도체소자의콘택홀형성방법 Download PDFInfo
- Publication number
- KR100306374B1 KR100306374B1 KR1019980025218A KR19980025218A KR100306374B1 KR 100306374 B1 KR100306374 B1 KR 100306374B1 KR 1019980025218 A KR1019980025218 A KR 1019980025218A KR 19980025218 A KR19980025218 A KR 19980025218A KR 100306374 B1 KR100306374 B1 KR 100306374B1
- Authority
- KR
- South Korea
- Prior art keywords
- interlayer insulating
- contact hole
- forming
- film
- insulating film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 239000011229 interlayer Substances 0.000 claims abstract description 45
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 30
- 239000010703 silicon Substances 0.000 claims abstract description 30
- 150000004767 nitrides Chemical class 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 23
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims abstract description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 6
- 239000001257 hydrogen Substances 0.000 claims abstract description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 4
- 239000007789 gas Substances 0.000 claims description 10
- 150000002431 hydrogen Chemical class 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 claims 1
- 239000002184 metal Substances 0.000 abstract 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000010494 dissociation reaction Methods 0.000 description 1
- 208000018459 dissociative disease Diseases 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 금속배선 및 실리콘기판의 손실을 방지하여 원하는 위치에 콘택홀을 형성하는데 적합한 반도체 소자의 콘택홀 형성방법에 관한 것으로, 소정 공정이 완료된 실리콘기판상에 산화막과 질화막을 포함하는 다층의 층간절연막을 형성하는 단계; 및 다량의 수소가 함유된 카본계 플라즈마를 사용하여 상기 층간절연막을 선택적으로 식각하여 상기 실리콘기판을 노출시키는 콘택홀을 형성하는 단계를 포함하여 이루어진다.
Description
본 발명은 반도체소자의 콘택홀 형성방법에 관한 것으로, 특히 질화막 및 산화막으로 이루어진 다층구조의 층간절연막을 식각하여 콘택홀을 형성하는 공정시 수소기(H-radical)를 많이 함유한 플라즈마를 사용함으로써 질화막 및 산화막의 식각은 용이하게 하면서 실리콘에 대해서는 높은 식각선택비를 얻을 수 있도록 하는 반도체소자의 콘택홀 형성방법에 관한 것이다.
도 1a 내지 도 1c를 참조하여 종래기술에 의한 다층구조의 절연막을 식각하여 콘택홀을 형성하는 방법에 대해 설명한다.
먼저, 도 1a를 참조하면, 실리콘기판(1)상에 하부구조(도시하지 않음)를 형성하고 하부배선(2)을 형성한 다음, BPSG등의 산화막으로 제 1 층간절연막(3)을 형성하고 플로우한 후, 예컨대 질화막으로 제 2 층간절연막(4)을 형성한다. 이어서 상부배선(5)을 형성하고, 그 전면에 BPSG등의 산화막으로 제 3 층간절연막(6)을 증착하고 플로우한 다음, 콘택홀 형성용 감광막 마스크패턴(7)을 형성한다. 여기서, 주로 BPSG산화막이 이용되는 제1 및 제 3 층간절연막(3,6)은 소자의 평탄화를 위해 적용되며, 주로 질화막으로 이루어지는 제 2 층간절연막(4)은 질화막 장벽 자기정렬 콘택에서의 식각저지막으로 통상 사용된다. 또한, 상기 감광막 마스크패턴(7)은 통상적으로 상부배선(5)과 실리콘기판(1)의 소정부분을 동시에 오픈시키도록 형성된다.
다음에 도 1b를 참조하면, 상기 감광막패턴(7)을 마스크로 이용하여 층간절연막들을 식각하는 바, 상기와 같이 산화막 및 질화막이 동시에 존재하는 다층구조의 층간절연막의 콘택홀 식각에서는 주로 폴리실리콘으로 이루어진 상부배선(5)에서는 식각이 중지되어 하부배선(2)과의 단락이 생기지 않아야 하며, 주로 질화막인 제2층간절연막(4)은 식각이 잘되어 실리콘기판까지 콘택이 형성되어야 한다.
상기와 같이 콘택홀을 형성하기 위해서 종래 CF계열의 플라즈마를 사용하여 건식식각을 행하여 왔다. 그러나 도 1b에 나타낸 바와 같이 상부배선(5)에서는 식각이 중지되어 문제가 없으나 질화막에서 역시 식각이 중지되어 실리콘기판을 노출시키는 콘택홀이 제대로 형성되지 않는 문제가 있었다.
또한, 도 1c에 나타낸 바와 같이 질화막은 식각이 잘되어 실리콘기판까지 콘택이 형성되었으나, 상부배선(5)에서도 식각이 잘되어 하부배선까지 식각됨으로써 상하부 배선간에 단락이 생기는 문제가 있다. 도 3a 및 도 3b에 도 1b 및 도 1c의 문제점을 사진으로 나타내었다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 질화막 및 산화막으로 이루어진 다층구조의 층간절연막을 식각하여 콘택홀을 형성하는 공정시 H기를 많이 함유한 CH2F2플라즈마를 사용함으로써 질화막 및 산화막의 식각은 용이하게 하면서 실리콘에 대해서는 높은 식각선택비를 얻을 수 있도록 하는 반도체소자의 콘택홀 형성방법에 관한 것이다.
도 1a 내지 도 1c는 종래기술에 의한 다층구조의 층간절연막에 콘택홀을 형성하는 방법을 도시한 공정순서도,
도 2a 및 도 2b는 본 발명에 의한 다층구조의 층간절연막에 콘택홀을 형성하는 방법을 도시한 공정순서도,
도 3a 및 도 3b는 종래기술의 문제점을 도시한 사진,
도 4는 본 발명을 적용하여 형성한 콘택홀의 단면을 도시한 사진.
*도면의 주요부분에 대한 부호의 설명*
11 : 실리콘기판 12 : 하부배선
13 : 제 1 층간절연막 14 : 제 2 층간절연막
15 : 상부배선 16 : 제 3 층간절연막
17 : 감광막패턴 20 : 콘택홀
상기 목적을 달성하기 위한 본 발명의 반도체소자의 콘택홀 형성방법은 소정 공정이 완료된 실리콘기판상에 산화막과 질화막을 포함하는 다층의 층간절연막을 형성하는 단계; 및 다량의 수소가 함유된 카본계 플라즈마를 사용하여 상기 층간절연막을 선택적으로 식각하여 상기 실리콘기판을 노출시키는 콘택홀을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 및 도 2b를 참조하여 본 발명에 따른 반도체소자의 콘택홀 형성방법을 설명한다.
먼저, 도 2a를 참조하면, 실리콘기판(11)상에 하부구조(도시하지 않음)를 형성하고 폴리실리콘으로 이루어진 하부배선(12)을 형성한 다음, 그 위에 BPSG등의 산화막으로 제1층간절연막(13)을 형성하고 플로우한 후, 예컨대 질화막으로 제2층간절연막(14)을 형성한다. 이어서 폴리실리콘으로 이루어진 상부배선(15)을 형성하고, 그 전면에 BPSG등의 산화막으로 제3층간절연막(16)을 증착하고 플로우한 다음, 콘택홀 형성용 감광막 마스크패턴(17)을 형성한다. 여기서, 주로 BPSG산화막이 이용되는 제1 및 제3층간절연막(13,16)은 소자의 평탄화를 위해 적용되며, 주로 질화막으로 이루어지는 제2층간절연막(14)은 질화막 장벽 자기정렬 콘택에서의 식각중지막으로 통상 사용된다. 또한, 상기 감광막 마스크패턴(17)은 통상적으로 상부배선(15)과 실리콘기판(11)의 소정부분을 동시에 오픈시키도록 형성된다.
상기와 같이 산화막 및 질화막이 동시에 존재하는 다층구조의 층간절연막의 콘택홀 식각에서는 주로 폴리실리콘으로 이루어진 상부배선(15)에서는 식각이 중지되어 하부배선(12)과의 단락이 생기지 않아야 하며, 주로 질화막인 제2층간절연막(14)은 식각이 잘되어 실리콘기판(11)까지 콘택이 형성되어야 한다. 이를 위해 본 발명은 도 2b에 도시한 바와 같이 CF가스에 H기를 많이 함유한 가스로서, 예컨대 CH2F2가스를 첨가한 플라즈마를 이용하여 상기 층간절연막들(13,14,15)을 식각하여 상부배선(15) 및 실리콘기판(11) 소정부분을 노출시키는 콘택홀(20)을 형성한다. 상기와 같이 CF가스에 H기를 많이 함유한 가스로서, 예컨대 CH2F2가스를 첨가함으로써 플라즈마내에서의 다음과 같은 해리반응을 유도한다.
상기 화학식 1에서 유도된 다량의 CHx는 실리콘에 대해 다음 화학식과 같이 폴리머를 생성한다.
상기 화학식 2와 같이, 다량의 CHX기는 실리콘(Si)과 반응하여 불휘발성 폴리머를 생성하여 실리콘기판 및 상부배선 표면에 적층되어 식각을 방지한다.
그리고 층간절연막 중 질화막에 대해서는 다음 화학식과 같은 반응이 일어난다.
상기 화학식3과 같이 다량의 CHX는 질화막과 반응 후 휘발하므로 제 2 층간절연막(14)인 질화막에서 식각중지되는 일 없이 식각이 계속 진행되어 실리콘기판(11)까지 콘택을 형성할 수 있다. 도 4에 본 발명을 적용하여 반도체소자의 콘택홀을 형성한 경우의 사진을 도시하였다.
상기한 바와 같이 본 발명은 콘택홀 식각시 CH나 CH2F2를 포함한 플라즈마 또는 CH3F나 H2를 포함한 플라즈마를 사용하여 다량의 CHx를 유도하여 실리콘에 대해서는 높은 선택비를 가지며 질화막에 대해서는 낮은 선택비를 가지게 하여 상기 층간절연막들을 식각한다. 이때, ICP(Induced Coupled Plasma), TCP(Transfer CoupledPlasma) 또는 ECR(Electron Cyclotron Resonance) 플라즈마 식각장치를 이용하여 식각을 행하는 것이 바람직하다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 의하면, 질화막 및 산화막으로 이루어진 다층구조의 층간절연막을 식각하여 콘택홀을 형성하는 공정시 H기를 많이 함유한 CH2F2플라즈마를 사용함으로써 질화막 및 산화막의 식각은 용이하게 하면서 실리콘에 대해서는 높은 식각선택비를 얻을 수 있으므로 콘택홀을 원하는 위치에 정확하게 형성함으로써 반도체소자의 수율과 특성향상을 기대할 수 있다.
Claims (12)
- 소정 공정이 완료된 실리콘기판상에 산화막과 질화막을 포함하는 다층의 층간절연막을 형성하는 단계; 및다량의 수소가 함유된 카본계 플라즈마를 사용하여 상기 층간절연막을 선택적으로 식각하여 상기 실리콘기판을 노출시키는 콘택홀을 형성하는 단계를 포함하여 이루어지는 반도체 소자의 콘택홀 형성 방법.
- 제 1 항에 있어서,상기 다층의 층간절연막은 산화막과 질화막 및 산화막이 차례로 적층된 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
- 제 1 항에 있어서,상기 다층의 층간절연막은 산화막과 실리콘 옥시나이트라이드 및 산화막이 차례로 적층된 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
- 제 1 항에 있어서,상기 다층의 층간절연막을 식각할 시, 상기 질화막에 대해서는 저식각선택비로 식각이 진행되고 상기 실리콘기판에 대해서는 고식각선택비로 식각이 중지되도록 하는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
- 제 1 항에 있어서,상기 카본계 플라즈마는 CH2F2가스를 포함한 플라즈마를 사용하는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
- 제 1 항에 있어서,상기 카본계 플라즈마는 CH2F2또는 H2가스를 포함한 플라즈마를 사용하는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
- 반도체 소자의 제조 방법에 있어서,실리콘기판상에 하부배선을 형성하는 단계;상기 하부배선상에 제 1 층간절연막과 제 2 층간절연막을 차례로 형성하는 단계;상기 제 2 층간절연막 상부에 상부배선을 형성하는 단계;상기 상부배선상에 제 3 층간절연막을 형성하는 단계; 및상기 제 1, 2, 3 층간절연막을 다량의 수소가 함유된 카본계 플라즈마를 사용하여 선택적으로 식각하여 상기 상부배선 및 실리콘기판을 노출시키는 콘택홀들을 동시에 형성하는 단계를 포함하는 반도체소자의 콘택홀 형성방법.
- 제 7 항에 있어서,상기 다층의 층간절연막은 산화막과 질화막 및 산화막이 차례로 적층된 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
- 제 7 항에 있어서,상기 다층의 층간절연막은 산화막과 실리콘 옥시나이트라이드 및 산화막이 차례로 적층된 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
- 제 7 항에 있어서,상기 다량의 수소가 함유된 카본계 플라즈마를 사용하여 층간절연막들을 식각하는 단계에서 다량이 CHx기가 유도되어 상기 실리콘기판에 대해서는 높은 선택비로, 상기 층간절연막 중 질화막에 대해서는 낮은 선택비로 식각이 이루어지는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
- 제 7 항에 있어서,상기 카본계 플라즈마는 CH2F2가스를 포함한 플라즈마를 사용하는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
- 제 7 항에 있어서,상기 카본계 플라즈마는 CH2F2또는 H2가스를 포함한 플라즈마를 사용하는 반도체소자의 콘택홀 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980025218A KR100306374B1 (ko) | 1998-06-30 | 1998-06-30 | 반도체소자의콘택홀형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980025218A KR100306374B1 (ko) | 1998-06-30 | 1998-06-30 | 반도체소자의콘택홀형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000003911A KR20000003911A (ko) | 2000-01-25 |
| KR100306374B1 true KR100306374B1 (ko) | 2001-10-19 |
Family
ID=19541705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980025218A KR100306374B1 (ko) | 1998-06-30 | 1998-06-30 | 반도체소자의콘택홀형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100306374B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100895434B1 (ko) * | 2002-07-19 | 2009-05-07 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100871370B1 (ko) * | 2002-08-05 | 2008-12-02 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 형성방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970077232A (ko) * | 1996-05-11 | 1997-12-12 | 김광호 | 반도체 장치의 스몰콘택홀 형성방법 |
-
1998
- 1998-06-30 KR KR1019980025218A patent/KR100306374B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970077232A (ko) * | 1996-05-11 | 1997-12-12 | 김광호 | 반도체 장치의 스몰콘택홀 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000003911A (ko) | 2000-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6800550B2 (en) | Method for forming t-shaped conductive wires of semiconductor device utilizing notching phenomenon | |
| US7670891B2 (en) | Method of manufacturing semiconductor device | |
| KR100328749B1 (ko) | 듀얼다마신구조를갖는반도체장치제조방법 | |
| US8017517B2 (en) | Dual damascene process | |
| KR100333382B1 (ko) | 반도체 장치의 다층금속배선 형성방법 | |
| KR100388591B1 (ko) | 미세 패턴 형성 방법 및 이것을 이용한 반도체 장치 또는액정 장치의 제조 방법 | |
| KR100306374B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100367695B1 (ko) | 반도체소자의비아콘택형성방법 | |
| US7994065B2 (en) | Method for fabricating semiconductor device | |
| JPH1167909A (ja) | 半導体装置の製造方法 | |
| US6284645B1 (en) | Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process | |
| KR100226767B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100342874B1 (ko) | 이종 감광막을 이용한 콘택 형성방법 | |
| KR20050068363A (ko) | 하드 마스크를 이용한 미세 패턴 형성 방법 | |
| KR100275116B1 (ko) | 반도체소자의커패시터형성방법 | |
| KR100235960B1 (ko) | 반도체소자의 도전 라인 형성방법 | |
| KR100338605B1 (ko) | 반도체디바이스의콘택홀형성방법 | |
| KR19990005143A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR100923763B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR100405933B1 (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| KR100575547B1 (ko) | 반도체 제조 방법 | |
| JP2003109943A (ja) | パターン形成方法 | |
| KR20060118734A (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR100376975B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH0481323B2 (ko) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |