KR20000003911A - 반도체소자의 콘택홀 형성방법 - Google Patents
반도체소자의 콘택홀 형성방법 Download PDFInfo
- Publication number
- KR20000003911A KR20000003911A KR1019980025218A KR19980025218A KR20000003911A KR 20000003911 A KR20000003911 A KR 20000003911A KR 1019980025218 A KR1019980025218 A KR 1019980025218A KR 19980025218 A KR19980025218 A KR 19980025218A KR 20000003911 A KR20000003911 A KR 20000003911A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- interlayer insulating
- contact hole
- plasma
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 239000011229 interlayer Substances 0.000 claims abstract description 48
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 26
- 239000010703 silicon Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 24
- 150000004767 nitrides Chemical class 0.000 claims description 27
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 claims description 7
- 239000010410 layer Substances 0.000 abstract description 3
- 239000012212 insulator Substances 0.000 abstract 5
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 208000018459 dissociative disease Diseases 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
질화막 및 산화막으로 이루어진 다층구조의 층간절연막을 식각하여 콘택홀을 형성하는 공정시 H기를 많이 함유한 플라즈마를 사용함으로써 질화막 및 산화막의 식각은 용이하게 하면서 실리콘에 대해서는 높은 식각선택비를 얻기 위하여 실리콘기판상에 하부배선을 형성하는 단계와, 상기 기판 전면에 제1층간절연막과 제2층간절연막을 차례로 형성하는 단계, 상기 제2층간절연막 상부에 상부배선을 형성하는 단계, 상기 기판 전면에 제3층간절연막을 형성하는 단계, 상기 제1,2,3층간절연막들의 소정부분을 CH기를 포함한 플라즈마를 사용하여 선택적으로 식각하여 상기 상부배선 및 실리콘기판을 노출시키는 콘택홀들을 동시에 형성하는 단계를 포함하여 구성되는 반도체소자의 콘택홀 형성방법을 제공한다.
Description
본 발명은 반도체소자의 콘택홀 형성방법에 관한 것으로, 특히 질화막 및 산화막으로 이루어진 다층구조의 층간절연막을 식각하여 콘택홀을 형성하는 공정시 H기를 많이 함유한 플라즈마를 사용함으로써 질화막 및 산화막의 식각은 용이하게 하면서 실리콘에 대해서는 높은 식각선택비를 얻을 수 있도록 하는 반도체소자의 콘택홀 형성방법에 관한 것이다.
도 1a 내지 도 1c를 참조하여 종래기술에 의한 다층구조의 절연막을 식각하여 콘택홀을 형성하는 방법에 대해 설명한다.
먼저, 도 1a를 참조하면, 실리콘기판(1)상에 하부구조(도시하지 않음)를 형성하고 하부배선(2)을 형성한 다음, BPSG등의 산화막으로 제1층간절연막(3)을 형성하고 플로우한 후, 예컨대 질화막으로 제2층간절연막(4)을 형성한다. 이어서 상부배선(5)을 형성하고, 그 전면에 BPSG등의 산화막으로 제3층간절연막(6)을 증착하고 플로우한 다음, 콘택홀 형성용 감광막 마스크패턴(7)을 형성한다. 여기서, 주로 BPSG산화막이 이용되는 제1 및 제3층간절연막(3,6)은 소자의 평탄화를 위해 적용되며, 주로 질화막으로 이루어지는 제2층간절연막(4)은 질화막 장벽 자기정렬 콘택에서의 식각저지막으로 통상 사용된다. 또한, 상기 감광막 마스크패턴(7)은 통상적으로 상부배선(5)과 실리콘기판(1)의 소정부분을 동시에 오픈시키도록 형성된다.
다음에 도 1b를 참조하면, 상기 감광막패턴(7)을 마스크로 이용하여 층간절연막들을 식각하는 바, 상기와 같이 산화막 및 질화막이 동시에 존재하는 다층구조의 층간절연막의 콘택홀 식각에서는 주로 폴리실리콘으로 이루어진 상부배선(5)에서는 식각이 중지되어 하부배선(2)과의 단락이 생기지 않아야 하며, 주로 질화막인 제2층간절연막(4)은 식각이 잘되어 실리콘기판까지 콘택이 형성되어야 한다.
상기와 같이 콘택홀을 형성하기 위해서 종래 CF계열의 플라즈마를 사용하여 건식식각을 행하여 왔다. 그러나 도 1b에 나타낸 바와 같이 상부배선(5)에서는 식각이 중지되어 문제가 없으나 질화막에서 역시 식각이 중지되어 실리콘기판을 노출시키는 콘택홀이 제대로 형성되지 않는 문제가 있었다.
또한, 도 1c에 나타낸 바와 같이 질화막은 식각이 잘되어 실리콘기판까지 콘택이 형성되었으나, 상부배선(5)에서도 식각이 잘되어 하부배선까지 식각됨으로써 상하부 배선간에 단락이 생기는 문제가 있다. 도 3a 및 도 3b에 도 1b 및 도 1c의 문제점을 사진으로 나타내었다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 질화막 및 산화막으로 이루어진 다층구조의 층간절연막을 식각하여 콘택홀을 형성하는 공정시 H기를 많이 함유한 CH2F2 플라즈마를 사용함으로써 질화막 및 산화막의 식각은 용이하게 하면서 실리콘에 대해서는 높은 식각선택비를 얻을 수 있도록 하는 반도체소자의 콘택홀 형성방법에 관한 것이다.
도 1a 내지 도 1c는 종래기술에 의한 다층구조의 층간절연막에 콘택홀을 형성하는 방법을 도시한 공정순서도,
도 2a 및 도 2b는 본 발명에 의한 다층구조의 층간절연막에 콘택홀을 형성하는 방법을 도시한 공정순서도,
도 3a 및 도 3b는 종래기술의 문제점을 도시한 사진,
도 4는 본 발명을 적용하여 형성한 콘택홀의 단면을 도시한 사진.
*도면의 주요부분에 대한 부호의 설명*
1,11.실리콘기판 2,12.하부배선
3,13.제1층간절연막 4,14.제2층간절연막
5,15.상부배선 6,16.제3층간절연막
17.감광막패턴 20.콘택홀
상기 목적을 달성하기 위한 본 발명의 반도체소자의 콘택홀 형성방법은 실리콘기판상에 하부배선을 형성하는 단계와; 상기 기판 전면에 제1층간절연막과 제2층간절연막을 차례로 형성하는 단계; 상기 제2층간절연막 상부에 상부배선을 형성하는 단계; 상기 기판 전면에 제3층간절연막을 형성하는 단계 및 상기 제1,2,3층간절연막들의 소정부분을 CH기를 포함한 플라즈마를 사용하여 선택적으로 식각하여 상기 상부배선 및 실리콘기판을 노출시키는 콘택홀들을 동시에 형성하는 단계를 포함하여 구성된다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 및 도 2b를 참조하여 본 발명에 따른 반도체소자의 콘택홀 형성방법을 설명한다.
먼저, 도 2a를 참조하면, 실리콘기판(11)상에 하부구조(도시하지 않음)를 형성하고 폴리실리콘으로 이루어진 하부배선(12)을 형성한 다음, 그위에 BPSG등의 산화막으로 제1층간절연막(13)을 형성하고 플로우한 후, 예컨대 질화막으로 제2층간절연막(14)을 형성한다. 이어서 폴리실리콘으로 이루어진 상부배선(15)을 형성하고, 그 전면에 BPSG등의 산화막으로 제3층간절연막(16)을 증착하고 플로우한 다음, 콘택홀 형성용 감광막 마스크패턴(17)을 형성한다. 여기서, 주로 BPSG산화막이 이용되는 제1 및 제3층간절연막(13,16)은 소자의 평탄화를 위해 적용되며, 주로 질화막으로 이루어지는 제2층간절연막(14)은 질화막 장벽 자기정렬 콘택에서의 식각저지막으로 통상 사용된다. 또한, 상기 감광막 마스크패턴(17)은 통상적으로 상부배선(15)과 실리콘기판(11)의 소정부분을 동시에 오픈시키도록 형성된다.
상기와 같이 산화막 및 질화막이 동시에 존재하는 다층구조의 층간절연막의 콘택홀 식각에서는 주로 폴리실리콘으로 이루어진 상부배선(15)에서는 식각이 중지되어 하부배선(12)과의 단락이 생기지 않아야 하며, 주로 질화막인 제2층간절연막(14)은 식각이 잘되어 실리콘기판까지 콘택이 형성되어야 한다. 이를 위해 본 발명은 도 2b에 도시한 바와 같이 CF가스에 H기를 많이 함유한 가스로서, 예컨대 CH2F2가스를 첨가한 플라즈마를 이용하여 상기 층간절연막들을 식각하여 상부배선(15) 및 실리콘기판(11) 소정부분을 노출시키는 콘택홀(20)을 형성한다. 상기와 같이 CF가스에 H기를 많이 함유한 가스로서, 예컨대 CH2F2가스를 첨가함으로써 플라즈마내에서의
CH2F2 --> nCHx + nF ---------- (1)
의 해리반응을 유도한다. 이 식(1)에서 유도된 다량의 CHx는 실리콘에 대해 다음 식
Si + CHx --> SixCyHz (↓) --------- (2)
과 같이 불휘방성 폴리머로 적층되어 상부배선(15)에 대해서는 식각중지가 일어나며, 질화막에 대해서는 다음 식
Si3N4 + CHx --> CxHyNz (↑) + SixHy (↑) ------- (3)
과 같이 반응후 휘발하므로 제2층간절연막(14)인 질화막에서 식각중지되는 일 없이 식각이 잘 일어나 실리콘기판(11)까지 콘택을 형성할 수 있다. 도 4에 본 발명을 적용하여 반도체소자의 콘택홀을 형성한 경우의 사진을 도시하였다.
상기한 바와 같이 본 발명은 콘택홀 식각시 CH나 CH2F2를 포함한 플라자마 또는 CH3F나 H2를 포함한 플라즈마를 사용하여 다량의 CHx를 유도하여 실리콘에 대해서는 높은 선택비를 가지며 질화막에 대해서는 낮은 선택비를 가지게 하여 상기 층간절연막들을 식각한다. 이때, ICP, TCP 또는 ECR플라즈마 식각장치를 이용하여 식각을 행하는 것이 바람직하다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 의하면, 질화막 및 산화막으로 이루어진 다층구조의 층간절연막을 식각하여 콘택홀을 형성하는 공정시 H기를 많이 함유한 CH2F2 플라즈마를 사용함으로써 질화막 및 산화막의 식각은 용이하게 하면서 실리콘에 대해서는 높은 식각선택비를 얻을 수 있으므로 콘택홀을 원하는 위치에 정확하게 형성함으로써 반도체소자의 수율과 특성향상을 기대할 수 있다.
Claims (12)
- 실리콘기판상에 형성된 산화막 및 질화막으로 이루어진 다층의 층간절연막들을 CH기를 포함한 플라즈마를 사용하여 선택적으로 식각하여 배선 및 실리콘기판을 노출시키는 콘택홀들을 동시에 형성하는 반도체소자의 콘택홀 형성방법.
- 제1항에 있어서,상기 다층의 층간절연막들이 산화막과 질화막 및 산화막이 차례로 적층되어 이루어진 반도체소자의 콘택홀 형성방법.
- 제1항에 있어서,상기 다층의 층간절연막들이 산화막과 실리콘 옥시나이트라이드 및 산화막이 차례로 적층되어 이루어진 반도체소자의 콘택홀 형성방법.
- 제1항에 있어서,상기 CH기를 포함한 플라즈마를 사용하여 층간절연막들을 식각하는 단계에서 다량이 CHx기가 유도되어 상기 실리콘기판에 대해서는 높은 선택비로, 상기 층간절연막중의 질화막에 대해서는 낮은 선택비로 식각이 이루어지는 반도체소자의 콘택홀 형성방법.
- 제1항에 있어서,상기 플라즈마로 CH2F2가스를 포함한 플라즈마를 사용하는 반도체소자의 콘택홀 형성방법.
- 제1항에 있어서,상기 플라즈마로 CH2F2 또는 H2가스를 포함한 플라즈마를 사용하는 반도체소자의 콘택홀 형성방법.
- 실리콘기판상에 하부배선을 형성하는 단계와;상기 기판 전면에 제1층간절연막과 제2층간절연막을 차례로 형성하는 단계;상기 제2층간절연막 상부에 상부배선을 형성하는 단계;상기 기판 전면에 제3층간절연막을 형성하는 단계; 및상기 제1,2,3층간절연막들의 소정부분을 CH기를 포함한 플라즈마를 사용하여 선택적으로 식각하여 상기 상부배선 및 실리콘기판을 노출시키는 콘택홀들을 동시에 형성하는 단계;를 포함하는 반도체소자의 콘택홀 형성방법.
- 제7항에 있어서,상기 다층의 층간절연막들이 산화막과 질화막 및 산화막이 차례로 적층되어 이루어진 반도체소자의 콘택홀 형성방법.
- 제7항에 있어서,상기 다층의 층간절연막들이 산화막과 실리콘 옥시나이트라이드 및 산화막이 차례로 적층되어 이루어진 반도체소자의 콘택홀 형성방법.
- 제7항에 있어서,상기 CH기를 포함한 플라즈마를 사용하여 층간절연막들을 식각하는 단계에서 다량이 CHx기가 유도되어 상기 실리콘기판에 대해서는 높은 선택비로, 상기 층간절연막중의 질화막에 대해서는 낮은 선택비로 식각이 이루어지는 반도체소자의 콘택홀 형성방법.
- 제7항에 있어서,상기 플라즈마로 CH2F2가스를 포함한 플라즈마를 사용하는 반도체소자의 콘택홀 형성방법.
- 제7항에 있어서,상기 플라즈마로 CH2F2 또는 H2가스를 포함한 플라즈마를 사용하는 반도체소자의 콘택홀 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980025218A KR100306374B1 (ko) | 1998-06-30 | 1998-06-30 | 반도체소자의콘택홀형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980025218A KR100306374B1 (ko) | 1998-06-30 | 1998-06-30 | 반도체소자의콘택홀형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000003911A true KR20000003911A (ko) | 2000-01-25 |
| KR100306374B1 KR100306374B1 (ko) | 2001-10-19 |
Family
ID=19541705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980025218A KR100306374B1 (ko) | 1998-06-30 | 1998-06-30 | 반도체소자의콘택홀형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100306374B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100871370B1 (ko) * | 2002-08-05 | 2008-12-02 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 형성방법 |
| KR100895434B1 (ko) * | 2002-07-19 | 2009-05-07 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970077232A (ko) * | 1996-05-11 | 1997-12-12 | 김광호 | 반도체 장치의 스몰콘택홀 형성방법 |
-
1998
- 1998-06-30 KR KR1019980025218A patent/KR100306374B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100895434B1 (ko) * | 2002-07-19 | 2009-05-07 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100871370B1 (ko) * | 2002-08-05 | 2008-12-02 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100306374B1 (ko) | 2001-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6939798B2 (en) | Method for forming T-shaped conductor wires of semiconductor device | |
| JP3501280B2 (ja) | 半導体装置の製造方法 | |
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| KR100333382B1 (ko) | 반도체 장치의 다층금속배선 형성방법 | |
| KR20000044892A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20000003911A (ko) | 반도체소자의 콘택홀 형성방법 | |
| US6828250B1 (en) | Process for etching vias in organosilicate glass materials without causing RIE lag | |
| KR101183640B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| KR100367695B1 (ko) | 반도체소자의비아콘택형성방법 | |
| KR0161878B1 (ko) | 반도체장치의 콘택홀 형성방법 | |
| KR100246101B1 (ko) | 반도체 장치의 다층 금속 배선 구조 및 그 형성 방법 | |
| US7537990B2 (en) | Method of manufacturing semiconductor devices | |
| US6284645B1 (en) | Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process | |
| KR100900773B1 (ko) | 반도체 소자의 콘택홀 제조방법 | |
| KR100861289B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
| JPH10163316A (ja) | 半導体装置における埋め込み配線の形成方法 | |
| KR100365745B1 (ko) | 반도체장치의콘택홀형성방법 | |
| KR100338605B1 (ko) | 반도체디바이스의콘택홀형성방법 | |
| KR20000003342A (ko) | 반도체 장치의 자기정렬 콘택홀 형성방법 | |
| KR100532981B1 (ko) | 반도체소자 식각방법 | |
| KR100193889B1 (ko) | 반도체 소자의 비아홀 형성방법 | |
| KR0148326B1 (ko) | 반도체 소자의 제조방법 | |
| KR100604587B1 (ko) | 반도체 소자의 제조방법 | |
| KR0122508B1 (ko) | 미세콘택홀 형성방법 | |
| KR950030314A (ko) | 반도체소자의 접속장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |