JP2003109943A - パターン形成方法 - Google Patents

パターン形成方法

Info

Publication number
JP2003109943A
JP2003109943A JP2001302557A JP2001302557A JP2003109943A JP 2003109943 A JP2003109943 A JP 2003109943A JP 2001302557 A JP2001302557 A JP 2001302557A JP 2001302557 A JP2001302557 A JP 2001302557A JP 2003109943 A JP2003109943 A JP 2003109943A
Authority
JP
Japan
Prior art keywords
pattern
film
processed
etching
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001302557A
Other languages
English (en)
Inventor
Ichiro Miki
一郎 三木
Kenji Matsunuma
健司 松沼
Seiji Maeda
清司 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Engineering Corp, Mitsubishi Electric Corp filed Critical Renesas Semiconductor Engineering Corp
Priority to JP2001302557A priority Critical patent/JP2003109943A/ja
Priority to US10/214,761 priority patent/US20030064599A1/en
Publication of JP2003109943A publication Critical patent/JP2003109943A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1031—Dual damascene by forming vias in the via-level dielectric prior to deposition of the trench-level dielectric

Abstract

(57)【要約】 【課題】 エッチングによって安価にしかも精度よく微
細パターン形状を被加工材料に形成する。 【解決手段】 半導体装置を製造する際において、層間
膜１２等の被加工材料に所定のパターンを形成する際
に、まず、被加工材料上にフォトレジスト１３を塗布し
て、露光・現像して、被加工材料上に所定のパターンを
有するレジスト膜を形成する。その後、レジスト膜をマ
スクとして被加工材料を予め規定された深さまでエッチ
ングする。次に、レジスト膜を除去した後、さらに被加
工材料をエッチングして所定のパターンを被加工材料に
形成する。この際、予め規定された深さにエッチングス
トッパー膜を形成しておき、エッチングストッパー膜に
達するまでエッチングした後フォトレジストを除去す
る。さらに、エッチングストッパー膜として、反射防止
層を用いる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体集積回路
等の半導体装置を製造する際の微細加工におけるパター
ン形成方法に関し、特に、パターンニングの際にパター
ン形状を良好に制御することのできるパターン形成方法
に関するものである。
【０００２】
【従来の技術】一般に、半導体装置を製造する際には、
各種パターン（例えば、コンタクトホールのパターン、
配線パターン、及びトレンチ（溝系）パターン）が形成
される。そして、パターン形成に当たっては、リソグラ
フィ技術が用いられ、所定のパターンを有するレジスト
（フォトレジスト）パターンを形成した後、このレジス
トパターンをマスクとして用いて、例えば、ドライエッ
チングによって、被加工材料（例えば、層間膜）にパタ
ーン形成を行っている。
【０００３】ドライエッチングの際には、エッチングの
深さにもよるが、レジストに対する選択比が十分大きけ
れば、レジストパターンを忠実に、つまり、精度よく被
加工材料に転写することができる。ところが、半導体素
子の集積度が増すにつれて、パターンが微細となり（パ
ターンが狭ピッチとなり）、パターンが狭ピッチとなる
と、解像度を向上させるために、レジストの膜厚を薄く
する必要がある。このように、レジストの膜厚が薄くな
ると、レジストに対する選択比が不足して、精度よく被
加工材料にレジストパターンを転写できなくなることが
ある。
【０００４】
【発明が解決しようとする課題】上述のように、パター
ンが微細化されると、レジストの膜厚を薄くする必要が
あるが、レジストの膜厚を薄くすると、選択比が不足す
ることになって、例えば、ドライエッチングによって、
パターンとしてコンタクトホールパターンを被加工材料
に形成する際には、コンタクトホールの上部において、
ホール形状が、所望の形状よりも広がってしまう等の課
題があった。
【０００５】さらに、ドライエッチングによって、被加
工材料に配線パターンを形成しようとすると、配線パタ
ーンが所望のパターン形状よりも広がってしまい、結果
的に、所望の寸法を有する配線パターンを形成できない
等の課題がある。さらに、レジストには一般的にカーボ
ン（Ｃ）が含有されている関係上、配線パターンをドラ
イエッチングによって形成する際、エッチング時間が長
い程、被加工材料にカーボンが供給される割合が高くな
る。この結果、配線パターンの形状が劣化する等の課題
もある。例えば、配線パターンの縁に凸凹ができ、寸法
のばらつきが発生する等の課題があった。
【０００６】加えて、ドライエッチングによって、被加
工材料にトレンチ（溝）を形成する場合においてもコン
タクトホールの形成及び配線パターンの形成と同様の不
具合が生じてしまう。例えば、被加工材料である溝加工
を施して、この溝に配線材料となる銅をメッキ等の手法
で埋め込み、溝外の余分な銅薄膜を化学機械研磨（ＣＭ
Ｐ）を用いて除去し、配線を形成する所謂ダマシン法等
において、絶縁膜に溝を形成する場合、コンタクトホー
ルの形成及び配線パターンの形成と同様の不具合が生じ
てしまう等の課題があった。
【０００７】上述のような不具合を防止するためには、
エッチング条件の最適化及びそのための製造装置等が必
要となって、結果的にコストアップとなってしまうとい
う課題もあった。
【０００８】この発明は上記のような課題を解決するた
めになされたもので、エッチングによって、精度よく微
細パターン形状を被加工材料に転写することのできるパ
ターン形成方法を得ることを目的とする。
【０００９】また、この発明は、安価に微細パターン形
状を被加工材料に転写することのできるパターン形成方
法を得ることを目的とする。
【００１０】
【課題を解決するための手段】この発明に係るパターン
形成方法は、被加工材料に所定のパターンを形成する際
に用いられるパターン形成方法において、前記被加工材
料上に前記所定のパターンを有するレジスト膜を形成す
る第１の工程と、前記レジスト膜をマスクとして前記被
加工材料を予め規定された深さまでエッチングする第２
の工程と、前記レジスト膜を除去した後、さらに前記被
加工材料をエッチングして前記所定のパターンを前記被
加工材料に形成する第３の工程とを有するものである。
【００１１】この発明に係るパターン形成方法は、被加
工材料中における予め規定された深さにエッチングスト
ッパー膜を形成しておき、第２の工程では前記エッチン
グストッパー膜までエッチングするものである。
【００１２】この発明に係るパターン形成方法は、被加
工材料が第１及び第２の被加工材料とに分けられてお
り、前記第１の被加工材料と前記第２の被加工材料との
間にはエッチングストッパー膜が介在しており、第１の
工程では前記第２の被加工材料上にレジスト膜を形成
し、第２の工程では前記エッチングストッパー膜までエ
ッチングを行い、第３の工程では前記第１の被加工材料
をエッチングするものである。
【００１３】この発明に係るパターン形成方法は、エッ
チングストッパー膜は反射防止層であり、レジスト膜は
フォトレジスト膜であることを特徴とするものである。
【００１４】この発明に係るパターン形成方法は、第１
の被加工材料と、該第１の被加工材料上に形成された第
２の被加工材料とを有する被加工材料体に所定のパター
ンを形成する際に用いられるパターン形成方法におい
て、前記第２の被加工材料上に前記所定のパターンを有
するレジスト膜を形成する第１の工程と、前記レジスト
膜をマスクとして前記第２の被加工材料を予め規定され
た深さまでエッチングする第２の工程と、前記レジスト
膜を除去した後、前記第２の被加工材料をさらにエッチ
ングする第３の工程と、前記第２の被加工材料をマスク
として前記第１の被加工材料をエッチングして前記被加
工材料体に前記所定のパターンを形成する第４の工程と
を有するものである。
【００１５】この発明に係るパターン形成方法は、第２
の被加工材料上には反射防止膜が形成されており、レジ
スト膜としてフォトレジスト膜が用いられ、該フォトレ
ジスト膜は前記反射防止膜上に形成されることを特徴と
するものである。
【００１６】この発明に係るパターン形成方法は、第１
の被加工材料に第１のパターンを形成するとともに、前
記第１の被加工材料上に形成された第２の被加工材料に
第２のパターンを形成して前記第１及び前記第２のパタ
ーンとを繋げるようにしたパターン形成方法において、
前記第１の被加工材料上にエッチングストッパー膜を形
成する第１の工程と、前記エッチングストッパー膜上に
前記第１のパターンを有する第１のレジスト膜を形成す
る第２の工程と、前記第１のレジスト膜をマスクとして
前記エッチングストッパー膜をエッチングする第３の工
程と、前記第１のレジスト膜を除去して前記エッチング
ストッパー膜上に前記第２の被加工材料を形成する第４
の工程と、前記第２の被加工材料上に前記第２のパター
ンを有する第２のレジスト膜を形成する第５の工程と、
前記第２のレジスト膜をマスクとして前記第２の被加工
材料を予め規定された深さまでエッチングする第６の工
程と、前記第２のレジスト膜を除去した後、さらに前記
第２の被加工材料をエッチングするとともに前記第１の
被加工材料をエッチングして前記第２の被加工材料に前
記第２のパターンを形成し前記第１の被加工材料に前記
第１のパターンを形成する第７の工程とを有するもので
ある。
【００１７】この発明に係るパターン形成方法は、第７
の工程で第１及び第２の被加工材料とエッチングストッ
パー膜との選択比が予め定められた比よりも高いエッチ
ング条件を用いることを特徴とするものである。
【００１８】この発明に係るパターン形成方法は、第１
のパターンはホールパターンであり、第２のパターンは
トレンチパターンであることを特徴とするものである。
【００１９】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１において、ここでは、下層膜１１上
に形成された層間膜（被加工材料、例えば、絶縁膜）１
２に予め規定されたパターンでコンタクトホールを形成
する場合について説明する。
【００２０】まず、層間膜１２上に予め規定された厚さ
でフォトレジスト１３を塗布した後、所定のパターンで
フォトレジスト１３を露光・現像して、所定のパターン
を有するマスクパターンを形成する。その後、フォトレ
ジスト１３をマスクとして、層間膜１２の途中まで（予
め定められた深さまで）ドライエッチングを行う（図１
（ａ））。そして、フォトレジスト１３を除去した後
（図１（ｂ））、さらに、エッチングを行って、下層膜
１１に達するコンタクトホール１４を層間膜１２に形成
する（図１（ｃ））。
【００２１】この際、層間膜１２の表面もエッチングさ
れることになるが、層間膜１２の厚さは、ホールの深さ
（例えば、ホールレート）と層間膜１２の表面における
エッチングレートとに応じて設定される（つまり、コン
タクトホール形成後において、下層膜１１と層間膜１２
上に位置する上層膜（図示せず）との絶縁等が保たれる
ように、エッチング前の層間膜１２の厚さが設定される
ことになる。言い換えると、フォトレジスト１３をマス
クとして、予め定められた深さまでエッチングを行う割
合と、フォトレジスト１３を除去した後のエッチングを
行う割合とによってエッチング前の層間膜１２の厚さが
設定されることになる）。
【００２２】以上のように、この実施の形態１によれ
ば、ホールパターンを微細化するため、フォトレジスト
１３が薄くなっても、フォトレジスト１３自体がエッチ
ングされてしまう前に、フォトレジスト１３を除去して
エッチングを続けるようにしたから、つまり、フォトレ
ジスト１３をマスクとして、被加工材料である層間膜１
２を予め定められた深さまでエッチングした後、フォト
レジスト１３を除去してさらにエッチングを行うように
したから、フォトレジスト１３を薄くしても、コンタク
トホールの上部において、ホール形状が、所望の形状よ
りも広がってしまうことがないという効果がある。その
結果、ホール形状を所望の形状に精度よく制御すること
ができるという効果がある。
【００２３】加えて、例えば、下層膜１１がメタル系で
ある場合には、エッチングの際、不可避的に、フォトレ
ジスト１３と下層膜１１とが反応して反応生成物が発生
するが、前述のように、層間膜１２を予め定められた深
さまでエッチングした後、フォトレジスト１３を除去し
てさらにエッチングを行うようにしたから、下層膜１１
とフォトレジスト１３とが反応する時間が短くなって、
結果的に反応生成物の発生を低減できるという効果もあ
る。よって、ホール形成後の後処理（反応生成物除去）
の労力を低減、若しくは、省略することができる。
【００２４】実施の形態２．図２において、図１と同一
の構成要素について、同一の参照番号を付す。図示の例
では、下層膜（第１の被加工材料）１１上にはエッチン
グストッパー膜（例えば、窒化膜（ＳｉＮ）又はポリシ
リコン膜）１５が形成されており、エッチングストッパ
ー膜１５上に層間膜（第２の被加工材料）１２が形成さ
れている（なお、層間膜１２上には上層膜（図示せず）
が形成されることもある）。第２の被加工材料である層
間膜１２にコンタクトホール１４を形成する際には、ま
ず、層間膜１２上に予め規定された厚さでフォトレジス
ト１３を塗布した後、所定のパターンでフォトレジスト
１３を露光・現像して、所定のパターンを有するマスク
パターンを形成する。
【００２５】その後、フォトレジスト１３をマスクとし
て、エッチングストッパー膜１５に達するまで、ドライ
エッチングを行う（図２（ａ））。そして、フォトレジ
スト１３を除去した後（図２（ｂ））、さらに、エッチ
ングを行って、エッチングストッパー膜１５を通って下
層膜１１に達するコンタクトホール１４を層間膜１２
（及びエッチングストッパー膜１５）に形成する（図２
（ｃ））。この際、層間膜１２の表面もエッチングされ
ることになるが、層間膜１２の厚さは、ホールの深さ
（例えば、ホールレート）と層間膜１２の表面における
エッチングレートに応じて設定されることになる。
【００２６】なお、層間膜１２のみを被加工材料とし
て、層間膜１２内にエッチングストッパー膜を設けるよ
うにしてもよい。つまり、層間膜１２を２層として、エ
ッチングストッパー膜を介在させるようにしてもよい。
【００２７】以上のように、実施の形態２によれば、エ
ッチングストッパー膜１５まで、エッチングを行った
後、フォトレジスト１３を除去してエッチングを行うよ
うにしているから、実施の形態１と同様な効果が得られ
るばかりでなく、エッチングストッパー膜１５に達する
までエッチングした後フォトレジスト１３を除去するよ
うにすればよいから、フォトレジスト１３を除去するタ
イミングを容易に知ることができるという効果がある。
【００２８】また、エッチングストッパー膜１５として
反射防止膜を用いるようにすれば、フォトレジスト１３
を露光する際、下層膜からの反射が防止され、その結
果、マスクパターン（レジストパターン）形成の際、反
射光による悪影響（パターン形状異常）等を受けること
がなくなるという効果がある。
【００２９】実施の形態３．図３において、ここでは、
基板２１上に形成された被加工材料（例えば、ポリシリ
コン層）２２に配線パターンを形成する例について説明
する。
【００３０】まず、基板２１上に形成されたポリシリコ
ン層（例えば、厚さ１００ｎｍ）２２に予め規定された
厚さでフォトレジスト２３を塗布した後、所定の配線パ
ターンでフォトレジスト２３を露光・現像して、配線パ
ターンを有するマスクパターンを形成する（図３
（ａ））。その後、フォトレジスト２３をマスクとし
て、ポリシリコン層２２の途中まで（予め定められた深
さまで）ドライエッチングを行う。つまり、ハーフエッ
チングを行う（図３（ｂ））。
【００３１】この際、例えばＥＣＲ（Ｅｌｅｃｔｒｏｎ
Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ：電子サイ
クロトロン共鳴）エッチャー（エッチング装置）を用い
て、０．４Ｐａ、ＲＦ＝５０Ｗ、μ波＝４００Ｗ、Ｃｌ
２／Ｏ２＝７０／１０ｓｃｃｍとして、６０ｎｍ／分の
割合でエッチングを行った。そして、フォトレジスト２
３を除去した後（図３（ｃ））、その表面全面にわたっ
て、基板２１が配線パターンに応じて露出するまで（つ
まり、配線パターンがポリシリコン層２２に形成される
まで）、さらにエッチングを行った（図３（ｄ））。こ
の際、ＥＣＲエッチャーを用いて、０．４Ｐａ、ＲＦ＝
５０Ｗ、μ波＝４００Ｗ、Ｃｌ２＝６０ｓｃｃｍとし
て、６０ｎｍ／分の割合でエッチングを行った。
【００３２】上述のように、配線パターンを被加工材料
であるポリシリコン層２２に形成する際、図３（ｂ）に
示す状態までエッチングを行った後、つまり、ポリシリ
コン層２２の途中までエッチングを行った後、フォトレ
ジスト２３を除去して、ポリシリコン層２２の全面にわ
たって、エッチングを行うと、配線パターンのエッジ部
分（角部分）も、プラズマに晒されるから、エッジ部分
が丸まった形状となる。そして、ポリシリコン層２２の
全面にわたって、エッチングを行うと、配線パターンに
関わらず、ウェハ開口率は１００％である。
【００３３】以上のように、この実施の形態３によれ
ば、被加工材料に微細な配線パターンを形成する際、フ
ォトレジスト２３が薄くても、フォトレジスト２３をマ
スクとしてエッチングする時間が短縮されるため、フォ
トレジスト２３自体がエッチングされてしまうことがな
く、その結果、配線パターンの形状が崩れることがない
という効果がある。言い換えると、配線パターンが崩れ
る直前まで、フォトレジスト２３を薄膜化することがで
きることなって、微細な配線パターンを容易に形成する
ことができるという効果がある。
【００３４】さらに、前述のように、フォトレジスト２
３を除去した後、被加工材料であるポリシリコン層２２
の全面にわたって、エッチングを行うと、配線パターン
のエッジ部分（角部分）も、プラズマに晒されるから、
エッジ部分が丸まった形状となる。この結果、例えば配
線間に形成される層間膜の埋め込みが容易となるという
効果もある。
【００３５】また、フォトレジスト２３を除去した後さ
らにエッチングを行っているから、フォトレジスト２３
からカーボンがポリシリコン層等に供給されることがな
く、このため、フォトレジスト２３をマスクとして用い
て全エッチング工程を行った場合に比べて、配線パター
ンの縁に形成される凹凸が改善されるという効果があ
る。
【００３６】加えて、前述のように、ウェハ（基板）開
口率は１００％であるから、マスクパターン又はウェハ
面内のパターン差によるエッチング速度の差を容易に制
御できることになって、下地層（基板）の削れ量を容易
に制御することができるという効果がある。
【００３７】実施の形態４．図４において、図３と同一
の構成要素については、同一の参照番号を付す。図示の
例では、基板２１上に、厚さ５０ｎｍのポリシリコン層
（第１の被加工材料）２２が形成され、ポリシリコン層
２２上に、厚さ９０ｎｍの酸化膜（ＳｉＯ２：第２の被
加工材料）２４が形成されている。そして、酸化膜２４
上には、厚さ４８ｎｍの窒化膜（ＳｉＮ）２５が形成さ
れて、この窒化膜２５は反射防止膜として機能する。な
お、酸化膜２４は、後述のように、ポリシリコン層２２
をエッチングする際のマスクとして機能する。
【００３８】まず、ポリシリコン層２２に予め規定され
た厚さでフォトレジスト２３を塗布した後、所定の配線
パターンでフォトレジスト２３を露光・現像して、配線
パターンを有するマスクパターンを形成する（図４
（ａ））。この際、窒化膜２５によって、下層に位置す
る膜からの反射が防止され、精度よく微細なレジストパ
ターンを形成することができる。その後、フォトレジス
ト２３をマスクとして、酸化膜２４の途中まで（予め定
められた深さまで）ドライエッチングを行う。つまり、
ハーフエッチングを行う（図４（ｂ））。
【００３９】この際、例えば、平行平板エッチャーを用
いて、２６Ｐａ、ＲＦ＝１１００Ｗ、ＣＦ４／Ａｒ／Ｏ
２＝６０／８００／２０ｓｃｃｍとして、酸化膜を６０
ｎｍ／分の割合でエッチングを行った。そして、フォト
レジスト２３を除去した後（図４（ｃ））、その表面全
面にわたって、窒化膜２５及び酸化膜２４が現れた状態
で、酸化膜２４を最後までエッチングする（図４
（ｄ））。これによって、反射防止膜、つまり、窒化膜
２５は完全に除去される。
【００４０】なお、図４（ｄ）に示すエッチングにおい
ては、２周波平行平板エッチャーを用いて、２．７Ｐ
ａ、ＲＦ（最高（ＴＯＰ）／最低（ＢＯＴＴＯＭ））＝
１０００／８００Ｗ、ＣＦ４／Ａｒ／Ｏ２＝５０／４０
０／１０ｓｃｃｍとして、６０ｎｍ／分の割合でエッチ
ングを行った。
【００４１】次に、配線パターンが形成された（転写さ
れた）酸化膜２４をマスクとして用いて、ポリシリコン
層２２をエッチングして、配線パターンを酸化膜２４及
びポリシリコン層２２に形成した（図４（ｅ））。この
際には、ＥＣＲエッチャーを用いて、０．４Ｐａ、ＲＦ
＝３０Ｗ、μ波＝４００Ｗ、Ｃｌ２／ＨＢｒ／Ｏ２＝３
０／７０／５ｓｃｃｍとして、６０ｎｍ／分の割合でエ
ッチングを行った。
【００４２】上述のように、配線パターンを被加工材料
である酸化膜２４及びポリシリコン層２２に形成する
際、図４（ｂ）に示す状態までエッチングを行った後、
つまり、酸化膜２４の途中までエッチングを行った後、
フォトレジスト２３を除去して、酸化膜２４を最後まで
エッチングし、さらに、酸化膜２４をマスクとしてポリ
シリコン層２２をエッチングすると、配線パターンのエ
ッジ部分も、プラズマに晒されるから、エッジ部分が丸
まった形状となる。そして、窒化膜２５及び酸化膜２４
が現れた状態でエッチングを行うと、配線パターンに関
わらず、ウェハ開口率は１００％である。
【００４３】以上のように、この実施の形態４によれ
ば、被加工材料に微細な配線パターンを形成する際、フ
ォトレジスト２３が薄くても、フォトレジスト２３をマ
スクとしてエッチングする時間が短縮されるため、フォ
トレジスト２３自体がエッチングされてしまうことがな
く、その結果、配線パターンの形状が崩れることがない
という効果がある。言い換えると、配線パターンが崩れ
る直前まで、フォトレジスト２３を薄膜化することがで
きることなって、微細な配線パターンを容易に形成する
ことができるという効果がある。
【００４４】さらに、前述のように、フォトレジスト２
３を除去した後、被加工材料である酸化膜２４を最後ま
でエッチングし、さらに、酸化膜２４をマスクとしてポ
リシリコン層２２をエッチングすると、配線パターンの
エッジ部分も、プラズマに晒されるから、エッジ部分が
丸まった形状となる。この結果、例えば、配線間に形成
される層間膜の埋め込みが容易となるという効果もあ
る。
【００４５】また、フォトレジスト２３を除去した後、
さらにエッチングを行っているから、フォトレジスト２
３からカーボンが酸化膜及びポリシリコン層等に供給さ
れることがなく、このため、フォトレジスト２３をマス
クとして用いて全エッチング工程を行った場合に比べ
て、配線パターンの縁に形成される凹凸が改善されると
いう効果がある。特に、配線パターンの縁に形成される
凹凸が問題となりやすい酸化膜に対して良好に改善する
ことができるという効果がある。
【００４６】さらに、前述にように、ウェハ（基板）開
口率は１００％であるから、マスクパターン又はウェハ
面内のパターン差によるエッチング速度の差を容易に制
御できることになって、下地層（基板）の削れ量を容易
に制御することができるという効果がある。
【００４７】また、フォトレジストパターン形成の際必
要な窒化膜（反射防止膜）は、フォトレジスト除去後の
エッチングによって除去されるから、特別に反射防止膜
を除去する工程を追加する必要がないという効果もあ
る。
【００４８】実施の形態５．図５を参照して、半導体装
置を製造する際のトレンチ（溝）及びホールの形成につ
いて説明する。
【００４９】図５（ａ）において、素子構成された半導
体基板（図示せず）上には、プラズマＴＥＯＳ等からな
る層間絶縁膜３１が形成されている。この層間絶縁膜３
１上に、金属膜（例えば、Ｃｕ膜）３２を、例えば、Ｐ
−ＣＶＤ法によって堆積する。さらに、金属膜３２上に
プラズマＴＥＯＳ等からなる層間絶縁膜３３を形成した
後、層間絶縁膜３３上にストッパー膜（Ｐ−ＳｉＮ等）
３４をＰ−ＣＶＤ法によって成膜する。
【００５０】次に、ストッパー膜３４上に薄膜フォトレ
ジスト３５を塗布した後、所定のホールパターン（狭ピ
ッチホールパターン：第１のパターン）でフォトレジス
ト３５を露光・現像して、ホールパターンを有するマス
クパターンを形成する。その後、フォトレジスト３５を
マスクとして、フロロカーボン系のガスを用いてストッ
パー膜３４を異方性エッチングする（図５（ａ））。こ
の際、ストッパー膜３４のみをエッチングするから、フ
ォトレジスト３５は薄くても十分精度よくエッチングを
行うことができる。
【００５１】その後、フォトレジスト３５を除去して、
残ったストッパー膜３４を覆うようにして、プラズマＴ
ＥＯＳ等からなる層間絶縁膜３６を形成する。次に、層
間絶縁膜３６上に薄膜フォトレジスト３７を塗布した
後、所定のトレンチパターン（狭ピッチトレンチパター
ン：第２のパターン）でフォトレジスト３７を露光・現
像して、トレンチパターンを有するマスクパターンを形
成する。そして、フォトレジスト３７をマスクとして、
フロロカーボン系のガスを用いて層間絶縁膜３６の途中
まで（予め定められた深さまで）エッチングする（図５
（ｂ））。この際、層間絶縁膜３６の途中までエッチン
グするだけであるから、フォトレジスト３７は薄くても
十分精度よくエッチングを行うことができる。
【００５２】その後、フォトレジスト３７を除去して、
フロロカーボン系のガスを用いて、層間絶縁膜３６の残
りと層間絶縁膜３３をエッチングする。この際、ストッ
パー膜３４と層間絶縁膜３６及び３３との選択比が高い
エッチング条件が用いられる。このため、図５（ｃ）に
示すように、層間絶縁膜３６に、狭ピッチトレンチパタ
ーンに応じたトレンチ３８が形成されるとともに、この
トレンチ３８に繋がるホール３９が層間絶縁膜３３に形
成されることになり、ホール３９は金属膜（下層配線
層）３２に達する。
【００５３】上述のようにして、トレンチ３８及びホー
ル３９を形成すると、金属膜（下層配線層）３２とトレ
ンチとの重ね合わせが若干ずれても、ストッパー膜３４
と層間絶縁膜３６及び３３との選択比が高いエッチング
条件を用いるようにすれば、ストッパー膜３４はエッチ
ングされにくく、その結果、セルフアラインで開口を行
うことができる。つまり、ストッパー膜３４によってセ
ルフアライン開口を行うことができることになる（図６
参照）。
【００５４】また、図５（ｃ）には示されていないが、
フォトレジスト３７を除去した後、層間絶縁膜３６の残
りと層間絶縁膜３３をエッチングすると、図７に示すよ
うに、トレンチ３８のエッジ部分が丸まった形状とな
る。この結果、例えば、ダマシン法において、トレンチ
に配線材料となる銅膜を埋め込みやすくなる。
【００５５】以上のように、実施の形態５によれば、被
加工材料である層間絶縁膜に微細なトレンチパターンを
形成する際、フォトレジスト３５，３７をマスクとして
エッチングする時間が短縮されるため、フォトレジスト
３５，３７自体がエッチングされてしまうことがなく、
その結果、トレンチパターンの形状が崩れることがない
という効果がある。言い換えると、フォトレジスト３
５，３７を薄膜化することができることなって、微細な
トレンチパターンを容易に形成することができるという
効果がある。
【００５６】さらに、フォトレジスト３７を除去した
後、被加工材料である層間絶縁膜３６をエッチングして
いるから、トレンチパターンのエッジ部分が丸まった形
状となる。この結果、例えば、トレンチ３８に配線材料
を埋め込むことが容易となるという効果もある。
【００５７】また、ストッパー膜３４を形成して、スト
ッパー膜３４をホールパターンに基づいてエッチングし
ておけば、トレンチ３８を形成する際、下層配線層３２
とトレンチ３８との重ね合わせが若干ずれても、ストッ
パー膜３４によってセルフアライン開口を行うことがで
きるという効果がある。
【００５８】
【発明の効果】以上のように、この発明によれば、被加
工材料上に所定のパターンを有するレジスト膜を形成し
て、レジスト膜をマスクとして被加工材料を予め規定さ
れた深さまでエッチングし、レジスト膜を除去した後さ
らに被加工材料をエッチングして所定のパターンを被加
工材料に形成するように構成したので、パターン形状を
微細化するため、レジスト膜を薄くしても、パターン形
状を所定の形状に精度よく制御することができるという
効果がある。つまり、エッチングによって精度よく微細
パターン形状を被加工材料に転写することができるとい
う効果がある。しかも、エッチングの際、エッチング条
件の最適化及びそのための製造装置等が不要であり、つ
まり、通常のエッチング手法を用いてエッチングを行え
ばよいから、安価に微細パターン形状を被加工材料に転
写することができるという効果もある。
【００５９】さらに、エッチングストッパー膜を形成し
ておけば、エッチングストッパー膜に達するまでエッチ
ングした後、フォトレジストを除去するようにすればよ
いから、フォトレジストを除去するタイミングを容易に
知ることができるという効果があり、エッチングストッ
パー膜として反射防止膜を用いるようにすれば、フォト
レジストを露光する際、反射防止膜の下側に位置する下
層膜からの反射が防止され、その結果、レジストパター
ンを形成する際、反射光による悪影響等を受けることが
なくなるという効果がある。
【００６０】この発明によれば、第２の被加工材料上に
所定のパターンを有するレジスト膜を形成した後、レジ
スト膜をマスクとして第２の被加工材料を予め規定され
た深さまでエッチングし、レジスト膜を除去した後第２
の被加工材料をさらにエッチングして、第２の被加工材
料をマスクとして第１の被加工材料をエッチングして被
加工材料体（第１及び第２の被加工材料）に所定のパタ
ーンを形成するように構成したので、レジスト膜が薄く
ても、エッチングによって精度よく微細パターン形状を
被加工材料体に形成することができるという効果があ
る。
【００６１】この発明によれば、第１の被加工材料上に
エッチングストッパー膜を形成した後、エッチングスト
ッパー膜上に第１のパターンを有する第１のレジスト膜
を形成して、第１のレジスト膜をマスクとしてエッチン
グストッパー膜をエッチングし、第１のレジスト膜を除
去してエッチングストッパー膜上に第２の被加工材料を
形成して、第２の被加工材料上に第２のパターンを有す
る第２のレジスト膜を形成し、第２のレジスト膜をマス
クとして第２の被加工材料を予め規定された深さまでエ
ッチングして、第２のレジスト膜を除去した後さらに第
２の被加工材料をエッチングするとともに第１の被加工
材料をエッチングして第２の被加工材料に第２のパター
ンを形成し第１の被加工材料に第１のパターンを形成す
るように構成したので、レジスト膜が薄くてもエッチン
グによって精度よく微細パターン形状を被加工材料体に
形成することができるという効果があるばかりでなく、
エッチングストッパー膜によってセルフアライン開口が
できるという効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１によるパターン形成
方法を示す工程図である。
【図２】 この発明の実施の形態２によるパターン形成
方法を示す工程図である。
【図３】 この発明の実施の形態３によるパターン形成
方法を示す工程図である。
【図４】 この発明の実施の形態４によるパターン形成
方法を示す工程図である。
【図５】 この発明の実施の形態５によるパターン形成
方法を示す工程図である。
【図６】 図５に示すパターン形成方法においてセルフ
アライン開口を説明するための図である。
【図７】 図５に示すパターン形成方法においてトレン
チのエッジ部分が丸みを帯びた状態を示す図である。
【符号の説明】
１１ 下層膜、１２ 層間膜（絶縁膜）、１３，２３
フォトレジスト、１４コンタクトホール、１５ エッチ
ングストッパー膜（反射防止膜）、２１ 基板、２２
ポリシリコン層、２４ 酸化膜（ＳｉＯ２）、２５ 窒
化膜（ＳｉＮ）、３１，３３，３６ 層間絶縁膜、３２
金属膜、３４ ストッパー膜、３５，３７ フォトレ
ジスト、３８ トレンチ、３９ ホール。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/768 Ｈ０１Ｌ 21/90 Ａ (72)発明者 松沼 健司 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 前田 清司 兵庫県伊丹市瑞原四丁目１番地 菱電セミ コンダクタシステムエンジニアリング株式 会社内 Ｆターム(参考） 2H025 AA02 AB16 AD05 DA34 FA39 2H096 AA25 CA05 HA17 HA23 HA30 5F004 AA16 BA04 BA14 DA00 DA01 DA04 DA23 DA26 DB02 DB03 DB07 EA01 EA06 EA22 EA23 EA28 EB01 EB02 EB03 5F033 HH04 KK11 MM01 MM02 MM05 MM15 MM20 MM25 NN32 PP12 QQ04 QQ08 QQ09 QQ10 QQ11 QQ16 QQ21 QQ25 QQ28 QQ34 QQ37 RR01 RR04 SS04 SS15 TT02 XX00 XX03 XX15 5F046 PA02 PA04

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 被加工材料に所定のパターンを形成する
    際に用いられるパターン形成方法において、 前記被加工材料上に前記所定のパターンを有するレジス
    ト膜を形成する第１の工程と、 前記レジスト膜をマスクとして前記被加工材料を予め規
    定された深さまでエッチングする第２の工程と、 前記レジスト膜を除去した後、さらに前記被加工材料を
    エッチングして前記所定のパターンを前記被加工材料に
    形成する第３の工程とを有することを特徴とするパター
    ン形成方法。
  2. 【請求項２】 被加工材料中における予め規定された深
    さにエッチングストッパー膜を形成しておき、第２の工
    程では前記エッチングストッパー膜までエッチングする
    ことを特徴とする請求項１記載のパターン形成方法。
  3. 【請求項３】 被加工材料は、第１及び第２の被加工材
    料とに分けられており、前記第１の被加工材料と前記第
    ２の被加工材料との間にはエッチングストッパー膜が介
    在しており、第１の工程では前記第２の被加工材料上に
    レジスト膜を形成し、第２の工程では前記エッチングス
    トッパー膜までエッチングを行い、第３の工程では前記
    第１の被加工材料をエッチングすることを特徴とする請
    求項１記載のパターン形成方法。
  4. 【請求項４】 エッチングストッパー膜は反射防止層で
    あり、レジスト膜はフォトレジスト膜であることを特徴
    とする請求項２又は請求項３記載のパターン形成方法。
  5. 【請求項５】 第１の被加工材料と、該第１の被加工材
    料上に形成された第２の被加工材料とを有する被加工材
    料体に所定のパターンを形成する際に用いられるパター
    ン形成方法において、 前記第２の被加工材料上に前記所定のパターンを有する
    レジスト膜を形成する第１の工程と、 前記レジスト膜をマスクとして前記第２の被加工材料を
    予め規定された深さまでエッチングする第２の工程と、 前記レジスト膜を除去した後、前記第２の被加工材料を
    さらにエッチングする第３の工程と、 前記第２の被加工材料をマスクとして前記第１の被加工
    材料をエッチングして前記被加工材料体に前記所定のパ
    ターンを形成する第４の工程とを有することを特徴とす
    るパターン形成方法。
  6. 【請求項６】 第２の被加工材料上には反射防止膜が形
    成されており、レジスト膜としてフォトレジスト膜が用
    いられ、該フォトレジスト膜は前記反射防止膜上に形成
    されることを特徴とする請求項５記載のパターン形成方
    法。
  7. 【請求項７】 第１の被加工材料に第１のパターンを形
    成するとともに、前記第１の被加工材料上に形成された
    第２の被加工材料に第２のパターンを形成して前記第１
    及び前記第２のパターンとを繋げるようにしたパターン
    形成方法において、 前記第１の被加工材料上にエッチングストッパー膜を形
    成する第１の工程と、 前記エッチングストッパー膜上に前記第１のパターンを
    有する第１のレジスト膜を形成する第２の工程と、 前記第１のレジスト膜をマスクとして前記エッチングス
    トッパー膜をエッチングする第３の工程と、 前記第１のレジスト膜を除去して前記エッチングストッ
    パー膜上に前記第２の被加工材料を形成する第４の工程
    と、 前記第２の被加工材料上に前記第２のパターンを有する
    第２のレジスト膜を形成する第５の工程と、 前記第２のレジスト膜をマスクとして前記第２の被加工
    材料を予め規定された深さまでエッチングする第６の工
    程と、 前記第２のレジスト膜を除去した後、さらに前記第２の
    被加工材料をエッチングするとともに前記第１の被加工
    材料をエッチングして前記第２の被加工材料に前記第２
    のパターンを形成し前記第１の被加工材料に前記第１の
    パターンを形成する第７の工程とを有することを特徴と
    するパターン形成方法。
  8. 【請求項８】 第７の工程では、第１及び第２の被加工
    材料とエッチングストッパー膜との選択比が予め定めら
    れた比よりも高いエッチング条件を用いることを特徴と
    する請求項７記載のパターン形成方法。
  9. 【請求項９】 第１のパターンはホールパターンであ
    り、第２のパターンはトレンチパターンであることを特
    徴とする請求項７又は請求項８記載のパターン形成方
    法。
JP2001302557A 2001-09-28 2001-09-28 パターン形成方法 Pending JP2003109943A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001302557A JP2003109943A (ja) 2001-09-28 2001-09-28 パターン形成方法
US10/214,761 US20030064599A1 (en) 2001-09-28 2002-08-09 Pattern forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001302557A JP2003109943A (ja) 2001-09-28 2001-09-28 パターン形成方法

Publications (1)

Publication Number Publication Date
JP2003109943A true JP2003109943A (ja) 2003-04-11

Family

ID=19122781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001302557A Pending JP2003109943A (ja) 2001-09-28 2001-09-28 パターン形成方法

Country Status (2)

Country Link
US (1) US20030064599A1 (ja)
JP (1) JP2003109943A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034842A (ja) * 2006-07-25 2008-02-14 Hynix Semiconductor Inc 半導体メモリ素子の金属配線形成方法
JP2012079792A (ja) * 2010-09-30 2012-04-19 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2014127479A (ja) * 2012-12-25 2014-07-07 Renesas Electronics Corp 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5651855A (en) * 1992-07-28 1997-07-29 Micron Technology, Inc. Method of making self aligned contacts to silicon substrates during the manufacture of integrated circuits
US5691238A (en) * 1995-06-07 1997-11-25 Advanced Micro Devices, Inc. Subtractive dual damascene
US6043164A (en) * 1996-06-10 2000-03-28 Sharp Laboratories Of America, Inc. Method for transferring a multi-level photoresist pattern
US5869395A (en) * 1997-01-22 1999-02-09 Lsi Logic Corporation Simplified hole interconnect process
US5801094A (en) * 1997-02-28 1998-09-01 United Microelectronics Corporation Dual damascene process
US6107191A (en) * 1997-11-07 2000-08-22 Lucent Technologies Inc. Method of creating an interconnect in a substrate and semiconductor device employing the same
US6291334B1 (en) * 1997-12-19 2001-09-18 Applied Materials, Inc. Etch stop layer for dual damascene process

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034842A (ja) * 2006-07-25 2008-02-14 Hynix Semiconductor Inc 半導体メモリ素子の金属配線形成方法
JP2012079792A (ja) * 2010-09-30 2012-04-19 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2014127479A (ja) * 2012-12-25 2014-07-07 Renesas Electronics Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US20030064599A1 (en) 2003-04-03

Similar Documents

Publication Publication Date Title
US6627557B2 (en) Semiconductor device and method for manufacturing the same
KR101048009B1 (ko) 기판 처리 방법
US20060003268A1 (en) Method of forming semiconductor patterns
US8017517B2 (en) Dual damascene process
JP2002217170A (ja) 微細パターンの形成方法、半導体装置の製造方法および半導体装置
US6187666B1 (en) CVD plasma process to fill contact hole in damascene process
US6589880B2 (en) Fine pattern formation method and semiconductor device or liquid crystal device manufacturing method employing this method
JP2003109943A (ja) パターン形成方法
JP2000150632A (ja) 半導体装置の製造方法
US6395639B1 (en) Process for improving line width variations between tightly spaced and isolated features in integrated circuits
US6511916B1 (en) Method for removing the photoresist layer in the damascene process
US6586324B2 (en) Method of forming interconnects
US6406999B1 (en) Semiconductor device having reduced line width variations between tightly spaced and isolated features
US20040121593A1 (en) Method for manufacturing semiconductor device through use of mask material
JP2006156591A (ja) 半導体装置の製造方法
JP2004363371A (ja) 電子デバイスの製造方法
KR0161878B1 (ko) 반도체장치의 콘택홀 형성방법
US6743726B2 (en) Method for etching a trench through an anti-reflective coating
KR100306374B1 (ko) 반도체소자의콘택홀형성방법
KR0174984B1 (ko) 반도체장치의 콘택 형성방법
KR100223265B1 (ko) 반도체 소자의 콘택홀 형성방법
JP2000260871A (ja) 半導体装置の製造方法
KR100607368B1 (ko) 반도체소자의 콘택홀 제조 방법
KR100460718B1 (ko) 금속 절연체 금속 캐패시터 제조 방법
KR19990065142A (ko) 실리콘을 포함하는 물질층의 버티컬 프로파일 패턴 형성 방법