JP2014127479A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2014127479A JP2014127479A JP2012280570A JP2012280570A JP2014127479A JP 2014127479 A JP2014127479 A JP 2014127479A JP 2012280570 A JP2012280570 A JP 2012280570A JP 2012280570 A JP2012280570 A JP 2012280570A JP 2014127479 A JP2014127479 A JP 2014127479A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gas
- opening
- etching
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】生産性を向上できる半導体装置の製造方法を提供すること。
【解決手段】第三の膜ＴＬの開口部ＯＰ１から露出した第二の膜ＳＬが第一の膜ＦＬを被覆した状態で、第二の膜ＳＬのエッチングを停止して、第二の膜ＳＬに凹部ＣＰ１を形成する工程と、第二の膜ＳＬ上の第三の膜ＴＬを、第一エッチングガスを用いて除去する工程と、第一エッチングガスとは異なる第二エッチングガスを用いて、凹部ＣＰ１の底部に位置する第二の膜ＳＬを除去して第二の膜ＳＬに開口部ＯＰ２を形成し、この開口部ＯＰ２から第一の膜ＦＬを露出させる工程とを含む。
【選択図】図１
【解決手段】第三の膜ＴＬの開口部ＯＰ１から露出した第二の膜ＳＬが第一の膜ＦＬを被覆した状態で、第二の膜ＳＬのエッチングを停止して、第二の膜ＳＬに凹部ＣＰ１を形成する工程と、第二の膜ＳＬ上の第三の膜ＴＬを、第一エッチングガスを用いて除去する工程と、第一エッチングガスとは異なる第二エッチングガスを用いて、凹部ＣＰ１の底部に位置する第二の膜ＳＬを除去して第二の膜ＳＬに開口部ＯＰ２を形成し、この開口部ＯＰ２から第一の膜ＦＬを露出させる工程とを含む。
【選択図】図１
Description
本発明は、半導体装置の製造方法に関し、例えば、半導体装置の配線やビア等の形成に適用可能な技術である。
近年、レジスト等のマスクを使用し、このマスク形状を金属膜等に転写して、ハードマスクを形成することが提案されている。
たとえば、特許文献１には、レジストマスクの下層にハードマスク用金属膜が配置された構造が開示されている。この特許文献１では、レジストマスクの開口部から露出するハードマスク用金属膜を除去することで、マスクパターンをレジストマスクから、ハードマスク用金属膜に転写している。これにより、ハードマスクを形成している。
たとえば、特許文献１には、レジストマスクの下層にハードマスク用金属膜が配置された構造が開示されている。この特許文献１では、レジストマスクの開口部から露出するハードマスク用金属膜を除去することで、マスクパターンをレジストマスクから、ハードマスク用金属膜に転写している。これにより、ハードマスクを形成している。
本発明者は、ハードマスクを形成する方法について検討を行った。そして、ハードマスクとなる膜上に、複数の層を積層し、上層に対する下層のエッチング選択比を適宜調整して、微細なマスクパターンを形成することを検討した。
具体的には、最上層に開口部を形成して第一のマスクを作成する。その後、第一のマスクの開口部から露出する下層を除去して、第一のマスクのマスクパターンを下層に転写し、これを第二のマスクとする。その後、この第二のマスクのマスクパターンをハードマスクとなる膜に転写し、ハードマスクを形成する。
具体的には、最上層に開口部を形成して第一のマスクを作成する。その後、第一のマスクの開口部から露出する下層を除去して、第一のマスクのマスクパターンを下層に転写し、これを第二のマスクとする。その後、この第二のマスクのマスクパターンをハードマスクとなる膜に転写し、ハードマスクを形成する。
ここで、近年、半導体装置の生産性をさらに向上させることが求められている。本発明者は、上述したハードマスクを形成する方法に関して、さらなる検討を行い、生産性の向上の要求にこたえる方法を発案した。
その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
一実施の形態によれば、第一の膜、第二の膜、第三の膜をこの順で積層する。そして、第三の膜の一部を除去して、第三の膜に開口部を形成する。次に、第三の膜をマスクとして、第二の膜をエッチングする。この際、第三の膜のマスクの開口部から露出した第二の膜が第一の膜を被覆した状態で、第二の膜のエッチングを停止する。その後、第二の膜上の第三の膜を、第一エッチングガスを用いて除去する。さらに、第一エッチングガスとは異なる第二エッチングガスを用いて、第二の膜を除去して第二の膜に開口部を形成し、この開口部から第一の膜を露出させる。
前記一実施の形態によれば、生産性を向上できる半導体装置の製造方法が提供される。
以下、実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
はじめに、図１および図２を参照して、本実施形態の概要を説明する。
本実施形態の半導体装置ＳＤ（図６参照）の製造方法は、
第一の膜ＦＬ上に、第一の膜ＦＬとは異なる材料で構成された第二の膜ＳＬを形成する工程と、
第二の膜ＳＬ上に、第一の膜ＦＬおよび第二の膜ＳＬとは異なる材料で構成された第三の膜ＴＬを形成する工程と、
第三の膜ＴＬの一部を選択的に除去して開口部ＯＰ１を形成する工程と、
第三の膜ＴＬをマスクとして、開口部ＯＰ１から露出する第二の膜ＳＬをエッチングするとともに、
第三の膜ＴＬの開口部ＯＰ１から露出した第二の膜ＳＬが第一の膜ＦＬを被覆した状態で、第二の膜ＳＬのエッチングを停止して、第二の膜ＳＬに凹部ＣＰ１を形成する工程と、
第二の膜ＳＬ上の第三の膜ＴＬを、第一エッチングガスを用いて除去する工程と、
第一エッチングガスとは異なる第二エッチングガスを用いて、凹部ＣＰ１の底部に位置する第二の膜ＳＬを除去して第二の膜ＳＬに開口部ＯＰ２を形成し、この開口部ＯＰ２から第一の膜ＦＬを露出させる工程とを含む。
本実施形態の半導体装置ＳＤ（図６参照）の製造方法は、
第一の膜ＦＬ上に、第一の膜ＦＬとは異なる材料で構成された第二の膜ＳＬを形成する工程と、
第二の膜ＳＬ上に、第一の膜ＦＬおよび第二の膜ＳＬとは異なる材料で構成された第三の膜ＴＬを形成する工程と、
第三の膜ＴＬの一部を選択的に除去して開口部ＯＰ１を形成する工程と、
第三の膜ＴＬをマスクとして、開口部ＯＰ１から露出する第二の膜ＳＬをエッチングするとともに、
第三の膜ＴＬの開口部ＯＰ１から露出した第二の膜ＳＬが第一の膜ＦＬを被覆した状態で、第二の膜ＳＬのエッチングを停止して、第二の膜ＳＬに凹部ＣＰ１を形成する工程と、
第二の膜ＳＬ上の第三の膜ＴＬを、第一エッチングガスを用いて除去する工程と、
第一エッチングガスとは異なる第二エッチングガスを用いて、凹部ＣＰ１の底部に位置する第二の膜ＳＬを除去して第二の膜ＳＬに開口部ＯＰ２を形成し、この開口部ＯＰ２から第一の膜ＦＬを露出させる工程とを含む。
（基本構成）
図１および図２を参照して、本実施形態の半導体装置の製造方法の基本構成について説明する。
図１（ａ）に示すように、図示しない半導体基板上に、下地層（絶縁層ＩＬ１）を設ける。
本実施形態では、下地層は絶縁層ＩＬ１であり、たとえばlow-K膜である。この絶縁層ＩＬ１は、構成元素として炭素を含む低誘電率材料で構成されており、誘電率が３．０以下となっている。絶縁層ＩＬ１は、たとえば、炭素を含む酸化ケイ素膜（ＳｉＯＣ膜）、ＳｉＯＣＨ膜、ＭＳＱ（ｍｅｔｈｙｌ ｓｉｌｓｅｓｑｕｉｏｘａｎｅ膜）、およびこれらの膜の多孔質膜のいずれかである。
図１および図２を参照して、本実施形態の半導体装置の製造方法の基本構成について説明する。
図１（ａ）に示すように、図示しない半導体基板上に、下地層（絶縁層ＩＬ１）を設ける。
本実施形態では、下地層は絶縁層ＩＬ１であり、たとえばlow-K膜である。この絶縁層ＩＬ１は、構成元素として炭素を含む低誘電率材料で構成されており、誘電率が３．０以下となっている。絶縁層ＩＬ１は、たとえば、炭素を含む酸化ケイ素膜（ＳｉＯＣ膜）、ＳｉＯＣＨ膜、ＭＳＱ（ｍｅｔｈｙｌ ｓｉｌｓｅｓｑｕｉｏｘａｎｅ膜）、およびこれらの膜の多孔質膜のいずれかである。
次に、この絶縁層ＩＬ１上に、第一の膜ＦＬ、第二の膜ＳＬ、第三の膜ＴＬを積層する。
第一の膜ＦＬは、絶縁層ＩＬ１上に直接設けられ、絶縁層ＩＬ１の一方の面を被覆している。本実施形態では、第一の膜ＦＬは、構成元素として金属元素を含む膜であり、たとえば、ＴｉおよびＴａの少なくともいずれか一方を含む膜である。第一の膜ＦＬは、たとえば、ＴｉＮ層あるいは、ＴａＮ層である。このような膜は、取り扱い性がよい。第一の膜ＦＬの厚みは、たとえば、１０ｎｍ〜５０ｎｍである。
第一の膜ＦＬは、絶縁層ＩＬ１上に直接設けられ、絶縁層ＩＬ１の一方の面を被覆している。本実施形態では、第一の膜ＦＬは、構成元素として金属元素を含む膜であり、たとえば、ＴｉおよびＴａの少なくともいずれか一方を含む膜である。第一の膜ＦＬは、たとえば、ＴｉＮ層あるいは、ＴａＮ層である。このような膜は、取り扱い性がよい。第一の膜ＦＬの厚みは、たとえば、１０ｎｍ〜５０ｎｍである。
第二の膜ＳＬは、第一の膜ＦＬ上に直接設けられ、第一の膜ＦＬの絶縁層ＩＬ１と反対側の面を被覆している。第二の膜ＳＬは、第一の膜ＦＬとは異なる材料から構成されている。この第二の膜ＳＬは、たとえば、有機膜である。第二の膜ＳＬとしては、たとえば、ノボラック樹脂、アクリル樹脂あるいはポリヒドロキシスチレンを主成分とする有機膜である。この第二の膜ＳＬの厚みは、第一の膜ＦＬよりも厚く、たとえば、１００〜３００ｎｍである。
第三の膜ＴＬは、第二の膜ＳＬ上に直接設けられ、第二の膜ＳＬの第一の膜ＦＬ側の面と反対側の面を被覆している。この第三の膜ＴＬは、第二の膜ＳＬおよび第一の膜ＦＬと異なる材料で構成されている。第三の膜ＴＬは、たとえば、構成元素としてシリコン元素を含む、シリコン含有膜である。第三の膜ＴＬとしては、たとえば、ＳｉＯ２膜、ＳｉＣ膜、ＳｉＮ膜、ＳｉＯＣ膜のいずれかから選択することができる。また、第三の膜ＴＬとして、有機シリコン酸化膜を使用してもよい。第二の膜ＳＬとのエッチング選択比の観点から、有機シリコン酸化膜を使用する場合には、Ｓｉ濃度は、２５ｗｔ％〜４０ｗｔ％であることが好ましい。有機シリコン酸化膜は、たとえば、ポリシリルキオキサン等、ＳｉとＯとを含む膜である。なお、前述した第二の膜ＳＬは、第三の膜ＴＬとのエッチング選択比を確保する観点から、構成元素としてシリコンを含まない有機膜であることが好ましい。この第三の膜ＴＬの厚みは、第二の膜ＳＬよりも薄く、たとえば、３０ｎｍ〜１００ｎｍである。
次に、第三の膜ＳＬ上にレジスト層ＲＬを設ける。レジスト層ＲＬには、たとえば、ＡｒＦ液浸露光用のレジスト等を使用することができ、ポリメタクリレートを主鎖とする有機材料を用いることができる。
このレジスト層ＲＬに選択的に光を照射し、現像を行う。これにより、レジスト層ＲＬの一部を選択的に除去して、レジスト層ＲＬに開口部ＯＰを形成する。
このレジスト層ＲＬに選択的に光を照射し、現像を行う。これにより、レジスト層ＲＬの一部を選択的に除去して、レジスト層ＲＬに開口部ＯＰを形成する。
次に、このレジスト層ＲＬのパターンを第三の膜ＴＬに転写する。具体的には、第三の膜ＴＬのうち、レジスト層ＲＬの開口部ＯＰから露出する部分を除去する。これにより、第三の膜ＴＬに開口部ＯＰ１を形成する（図１（ｂ）参照）。第三の膜ＴＬを選択的に除去して開口部ＯＰ１を形成する際には、ドライエッチングを行なう。ドライエッチングのエッチングガスとしては、ハロゲン原子を含むガスを使用する。ハロゲン原子を含むガスとしては、フッ素原子を含むガスが好ましく、たとえば、炭素原子とフッ素原子を含んだガス（例えば、ＣＦ４、Ｃ２Ｆ６、Ｃ３Ｆ８）ガス、ＳＦ６ガス、ＣＨＦ3ガスのうちの、少なくともいずれか１種以上含むガスをエッチングガスとして使用することができる。
このようなフッ素原子を含むガスを使用することで、第三の膜ＴＬを迅速にエッチングすることができ、半導体装置の生産性を高めることができる。
エッチングガスの流量は、たとえば、１〜１５００ｓｃｃｍとすることが好ましい。
ここでドライエッチングを行う際には、チャンバーの上部のＲＦ電源に交流電圧（ソースパワー）を印加して、プラズマを発生させ、チャンバー下部のＲＦ電源に交流電圧（バイアスパワー）を印加してプラズマ中のイオンを引き込み、異方性よくエッチングを行う。
ソースパワーは、たとえば、１０〜２０００Ｗとし、かつバイアスパワーを印加する。バイアスパワーは、たとえば、１０〜２０００Ｗとする。
また、エッチングガスの圧力は、たとえば、１〜２００ｍＴｏｒｒである。
さらに、エッチングする際の半導体基板の温度は、たとえば、０℃〜８０℃であることが好ましい。
なお、これらのエッチング条件（バイアスパワー、ソースパワー、エッチングガスの圧力）の好ましい範囲は、後述する他の膜をエッチングする際も同じである。そして、後述する他の膜をエッチングする際にも、上述した範囲で適宜調整することが好ましい。
このようなフッ素原子を含むガスを使用することで、第三の膜ＴＬを迅速にエッチングすることができ、半導体装置の生産性を高めることができる。
エッチングガスの流量は、たとえば、１〜１５００ｓｃｃｍとすることが好ましい。
ここでドライエッチングを行う際には、チャンバーの上部のＲＦ電源に交流電圧（ソースパワー）を印加して、プラズマを発生させ、チャンバー下部のＲＦ電源に交流電圧（バイアスパワー）を印加してプラズマ中のイオンを引き込み、異方性よくエッチングを行う。
ソースパワーは、たとえば、１０〜２０００Ｗとし、かつバイアスパワーを印加する。バイアスパワーは、たとえば、１０〜２０００Ｗとする。
また、エッチングガスの圧力は、たとえば、１〜２００ｍＴｏｒｒである。
さらに、エッチングする際の半導体基板の温度は、たとえば、０℃〜８０℃であることが好ましい。
なお、これらのエッチング条件（バイアスパワー、ソースパワー、エッチングガスの圧力）の好ましい範囲は、後述する他の膜をエッチングする際も同じである。そして、後述する他の膜をエッチングする際にも、上述した範囲で適宜調整することが好ましい。
次に、第二の膜ＳＬのうち、第三の膜ＴＬの開口部ＯＰ１から露出した部分を除去する。これにより、第三の膜ＴＬのマスクパターンが第二の膜ＳＬに転写されることとなる。
ただし、この工程では、図１（ｂ）に示すように、第三の膜ＴＬの開口部ＯＰ１から露出した第二の膜ＳＬが第一の膜ＦＬを被覆した状態で、第二の膜ＳＬのエッチングを停止する。これにより、第二の膜ＳＬには、凹部ＣＰ１が形成されることとなる。第二の膜ＳＬのうち、凹部ＣＰ１の底面を構成する部分（底部ＢＴ）は、第一の膜ＦＬを被覆している。第一の膜ＦＬの第二の膜ＳＬ側の表面は、第二の膜ＳＬに被覆され、露出していない。
ただし、この工程では、図１（ｂ）に示すように、第三の膜ＴＬの開口部ＯＰ１から露出した第二の膜ＳＬが第一の膜ＦＬを被覆した状態で、第二の膜ＳＬのエッチングを停止する。これにより、第二の膜ＳＬには、凹部ＣＰ１が形成されることとなる。第二の膜ＳＬのうち、凹部ＣＰ１の底面を構成する部分（底部ＢＴ）は、第一の膜ＦＬを被覆している。第一の膜ＦＬの第二の膜ＳＬ側の表面は、第二の膜ＳＬに被覆され、露出していない。
凹部ＣＰ１は、第二の膜ＳＬをドライエッチングすることで形成される。エッチングガスとしては、特に限定されないが、たとえば、酸素原子を含むガス（酸化性ガス）や、実質的に酸素原子を含まないガス（非酸化性ガス）のいずれかを使用することができる。
酸素原子を含むガスとしては、たとえば、Ｏ２ガス、ＣＯガス、ＣＯ２ガス、これらのガスのうち、２種以上を混合した混合ガスのいずれかを使用することができる。さらには、以上のようないずれかのガスに、窒素ガスおよびアルゴンガスのいずれかの少なくとも一方を添加してもよい。このようにすることで、第二の膜ＳＬの凹部ＣＰ１の側壁が大きくエッチング（サイドエッチング）されてしまうことを抑制することができる。
酸素原子を含むガスとしては、たとえば、Ｏ２ガス、ＣＯガス、ＣＯ２ガス、これらのガスのうち、２種以上を混合した混合ガスのいずれかを使用することができる。さらには、以上のようないずれかのガスに、窒素ガスおよびアルゴンガスのいずれかの少なくとも一方を添加してもよい。このようにすることで、第二の膜ＳＬの凹部ＣＰ１の側壁が大きくエッチング（サイドエッチング）されてしまうことを抑制することができる。
また、実質的に酸素原子を含まないガスとしては、窒素ガスと水素ガスの混合ガス、アンモニアガスのいずれかを使用することができる。実質的に酸素原子を含まないガスとは、意図的に酸素原子を含むようにしたガスは含まないものの、酸素原子が不可避的に混入してしまうガスは含む趣旨である。
エッチングガスの流量は、たとえば、１〜１５００ｓｃｃｍとすることが好ましい。
ここでエッチングを行う際には、前述したように、バイアスを印加して、エッチングすることが好ましい。これにより、第二の膜ＳＬの凹部ＣＰ１の側壁が大きくエッチング（サイドエッチング）されてしまうことを抑制することができる。
また、エッチングガスの圧力を低圧化（たとえば、５０ｍＴｏｒｒ未満）させることによっても、前記サイドエッチングを抑制することができる。
なお、レジスト層ＲＬは、第二の膜ＳＬに凹部ＣＰ１を形成する過程で、第二の膜ＳＬの一部とともに、除去される。そのため、この工程において、第三の膜ＴＬの第二の膜ＳＬと反対側の表面が露出することとなる。
エッチングガスの流量は、たとえば、１〜１５００ｓｃｃｍとすることが好ましい。
ここでエッチングを行う際には、前述したように、バイアスを印加して、エッチングすることが好ましい。これにより、第二の膜ＳＬの凹部ＣＰ１の側壁が大きくエッチング（サイドエッチング）されてしまうことを抑制することができる。
また、エッチングガスの圧力を低圧化（たとえば、５０ｍＴｏｒｒ未満）させることによっても、前記サイドエッチングを抑制することができる。
なお、レジスト層ＲＬは、第二の膜ＳＬに凹部ＣＰ１を形成する過程で、第二の膜ＳＬの一部とともに、除去される。そのため、この工程において、第三の膜ＴＬの第二の膜ＳＬと反対側の表面が露出することとなる。
その後、第一の膜ＦＬの第二の膜ＳＬ側の表面が、第二の膜ＳＬに被覆された状態で、図１（ｃ）および図２（ａ）に示すように、第二の膜ＳＬ上の第三の膜ＴＬを除去する。
図１（ｃ）は、第三の膜ＴＬがエッチングガスにより、エッチングされている途中の工程を示しており、図１（ｂ）の第三の膜ＴＬの厚みよりも、図１（ｃ）の第三の膜ＴＬの厚みは薄くなっている。
第三の膜ＴＬは、ドライエッチングされて、除去される。エッチングガスとしては、第三の膜ＴＬに、開口部ＯＰ１を形成した際に使用したガスを使用することができる。
具体的には、エッチングガスとして、ハロゲン原子を含むガスを使用する。ハロゲン原子を含むガスとしては、フッ素原子を含むガスが好ましく、たとえば、炭素原子とフッ素原子を含んだガス（例えば、ＣＦ４ガス、Ｃ２Ｆ６ガス、Ｃ３Ｆ８ガス）、ＳＦ６ガス、ＣＨＦ3ガスのすくなくともいずれか１種以上含むガスをエッチングガスとして使用することができる。
また、エッチング条件は、第三の膜ＴＬに、開口部ＯＰ１を形成する工程と、同様である。
以上の工程により、第三の膜ＴＬが除去されて、第二の膜ＳＬの第一の膜ＦＬと反対側の表面が露出することとなる。
図１（ｃ）は、第三の膜ＴＬがエッチングガスにより、エッチングされている途中の工程を示しており、図１（ｂ）の第三の膜ＴＬの厚みよりも、図１（ｃ）の第三の膜ＴＬの厚みは薄くなっている。
第三の膜ＴＬは、ドライエッチングされて、除去される。エッチングガスとしては、第三の膜ＴＬに、開口部ＯＰ１を形成した際に使用したガスを使用することができる。
具体的には、エッチングガスとして、ハロゲン原子を含むガスを使用する。ハロゲン原子を含むガスとしては、フッ素原子を含むガスが好ましく、たとえば、炭素原子とフッ素原子を含んだガス（例えば、ＣＦ４ガス、Ｃ２Ｆ６ガス、Ｃ３Ｆ８ガス）、ＳＦ６ガス、ＣＨＦ3ガスのすくなくともいずれか１種以上含むガスをエッチングガスとして使用することができる。
また、エッチング条件は、第三の膜ＴＬに、開口部ＯＰ１を形成する工程と、同様である。
以上の工程により、第三の膜ＴＬが除去されて、第二の膜ＳＬの第一の膜ＦＬと反対側の表面が露出することとなる。
次に、図２（ｂ）に示すように、第二の膜ＳＬの凹部ＣＰ１の底部ＢＴを除去して、開口部ＯＰ２を形成する。この開口部ＯＰ２からは第一の膜ＦＬが露出する。
開口部ＯＰ２を形成する際に、凹部ＣＰ１の底部ＢＴをドライエッチングにより除去する。エッチングガスとしては、第三の膜ＴＬを第二の膜ＳＬから除去する際に使用したエッチングガスとは異なるガスを使用する。具体的には、フッ素原子を実質的に含まないこのエッチングガスを使用する。フッ素原子を実質的に含まないガスとは、意図的にフッ素原子を含むようにしたガスは含まないものの、フッ素原子が不可避的に混入してしまうガスは含む趣旨である。
具体的には、エッチングガスとしては、凹部ＣＰ１を形成する際のエッチングガスとして例示したエッチングガスを使用できる。
酸素原子を含むガスをエッチングガスとして用いてもよく、Ｏ２ガス、ＣＯガス、ＣＯ２ガス、これらのガスのうち、２種以上を混合した混合ガスのいずれかを使用することができる。さらには、以上のようないずれかのガスに、窒素ガスおよびアルゴンガスのいずれかの少なくとも一方を添加してもよい。
なお、エッチングガスとして、窒素ガスと水素ガスの混合ガス、アンモニアガスのいずれかを使用してもよい。このガスは、酸素原子を実質的に含んでいない。なお、バイアスパワー、ソースパワー、エッチングガスの圧力、温度等のエッチング条件は、凹部ＣＰ１を形成する際のエッチング条件と同様とすることができる。
開口部ＯＰ２を形成する際に、凹部ＣＰ１の底部ＢＴをドライエッチングにより除去する。エッチングガスとしては、第三の膜ＴＬを第二の膜ＳＬから除去する際に使用したエッチングガスとは異なるガスを使用する。具体的には、フッ素原子を実質的に含まないこのエッチングガスを使用する。フッ素原子を実質的に含まないガスとは、意図的にフッ素原子を含むようにしたガスは含まないものの、フッ素原子が不可避的に混入してしまうガスは含む趣旨である。
具体的には、エッチングガスとしては、凹部ＣＰ１を形成する際のエッチングガスとして例示したエッチングガスを使用できる。
酸素原子を含むガスをエッチングガスとして用いてもよく、Ｏ２ガス、ＣＯガス、ＣＯ２ガス、これらのガスのうち、２種以上を混合した混合ガスのいずれかを使用することができる。さらには、以上のようないずれかのガスに、窒素ガスおよびアルゴンガスのいずれかの少なくとも一方を添加してもよい。
なお、エッチングガスとして、窒素ガスと水素ガスの混合ガス、アンモニアガスのいずれかを使用してもよい。このガスは、酸素原子を実質的に含んでいない。なお、バイアスパワー、ソースパワー、エッチングガスの圧力、温度等のエッチング条件は、凹部ＣＰ１を形成する際のエッチング条件と同様とすることができる。
次に、開口部ＯＰ２が形成された第二の膜ＳＬをマスクとして、第一の膜ＦＬを選択的に除去する。第一の膜ＦＬの開口部ＯＰ２から露出した部分をドライエッチングにより除去する。エッチングガスとしては、フッ素原子を実質的に含まないガスを使用する。ただし、フッ素原子が不可避的に混入してしまうものは使用してもよい。
さらには、フッ素原子および酸素原子を実質的に含まないガスが好ましく、たとえば、Ｃｌ２を主成分とするエッチングガスを使用する。エッチングガスの流量は、たとえば、１〜５００ｓｃｃｍとすることが好ましい。
酸素原子を実質的に含まないガスを使用することで、絶縁層ＩＬ１中の炭素原子が、酸素原子と結合して、絶縁層ＩＬ１中から抜けてしまうことを抑制することができる。これにより、絶縁層ＩＬ１の誘電率の増加を抑制することができる。
この工程により、図２（ｃ）に示すように、第二の膜ＳＬのマスクパターンが第一の膜ＦＬに転写されることとなる。
その後、図２（ｃ）に示すように、第一の膜ＦＬ上の第二の膜ＳＬをドライエッチングにより、除去する。
ここでは、実質的に酸素原子を含まないガスをエッチングガスとして、使用することが好ましい。たとえば、窒素ガスと水素ガスの混合ガス、アンモニアガスのいずれかを使用することができる。
前述したように酸素原子を実質的に含まないガスを使用することで、絶縁層ＩＬ１中の炭素原子が、酸素原子と結合して、絶縁層ＩＬ１中から抜けてしまうことを抑制することができる。これにより、絶縁層ＩＬ１の誘電率の増加を抑制することができる。
ここで、図１（ａ）〜図２（ｃ）までの工程を一つのチャンバー内で実施してもよい。ただし、たとえば、図１（ａ）〜図２（ｂ）までの工程を一つのチャンバー内で実施した後、このチャンバーから第一の膜ＦＬおよび第二の膜ＳＬが積層された半導体基板を取り出してもよい。第一の膜ＦＬおよび第二の膜ＳＬが積層された半導体基板を、外気にさらしたのち、他のチャンバー内に搬送する。そして、この他のチャンバ内で、第一の膜ＦＬに開口部ＯＰ３を形成する工程を実施してもよい。
さらには、フッ素原子および酸素原子を実質的に含まないガスが好ましく、たとえば、Ｃｌ２を主成分とするエッチングガスを使用する。エッチングガスの流量は、たとえば、１〜５００ｓｃｃｍとすることが好ましい。
酸素原子を実質的に含まないガスを使用することで、絶縁層ＩＬ１中の炭素原子が、酸素原子と結合して、絶縁層ＩＬ１中から抜けてしまうことを抑制することができる。これにより、絶縁層ＩＬ１の誘電率の増加を抑制することができる。
この工程により、図２（ｃ）に示すように、第二の膜ＳＬのマスクパターンが第一の膜ＦＬに転写されることとなる。
その後、図２（ｃ）に示すように、第一の膜ＦＬ上の第二の膜ＳＬをドライエッチングにより、除去する。
ここでは、実質的に酸素原子を含まないガスをエッチングガスとして、使用することが好ましい。たとえば、窒素ガスと水素ガスの混合ガス、アンモニアガスのいずれかを使用することができる。
前述したように酸素原子を実質的に含まないガスを使用することで、絶縁層ＩＬ１中の炭素原子が、酸素原子と結合して、絶縁層ＩＬ１中から抜けてしまうことを抑制することができる。これにより、絶縁層ＩＬ１の誘電率の増加を抑制することができる。
ここで、図１（ａ）〜図２（ｃ）までの工程を一つのチャンバー内で実施してもよい。ただし、たとえば、図１（ａ）〜図２（ｂ）までの工程を一つのチャンバー内で実施した後、このチャンバーから第一の膜ＦＬおよび第二の膜ＳＬが積層された半導体基板を取り出してもよい。第一の膜ＦＬおよび第二の膜ＳＬが積層された半導体基板を、外気にさらしたのち、他のチャンバー内に搬送する。そして、この他のチャンバ内で、第一の膜ＦＬに開口部ＯＰ３を形成する工程を実施してもよい。
その後、第一の膜ＦＬをマスクとして、第一の膜ＦＬの開口部ＯＰ３から露出した下地層をエッチングする。ここでは、下地層を絶縁層ＩＬ１としている。絶縁層ＩＬ１を選択的に除去して、ビア溝、あるいは、配線溝およびビア溝からなる溝を形成する。たとえば、デュアルダマシン法により、配線溝およびビア溝が一体化された溝を形成してもよい。
ただし、下地層を金属層としてもよい。第一の膜ＦＬをマスクとして下地層をエッチングすることで配線を形成することも可能である。
ただし、下地層を金属層としてもよい。第一の膜ＦＬをマスクとして下地層をエッチングすることで配線を形成することも可能である。
（デュアルダマシン法による配線およびビアの形成）
次に、図３〜図５を参照して、上述した製造方法を使用したデュアルダマシン法による配線およびビアの形成方法について詳細に説明する。
ここでは、図３（ａ）に示すように、絶縁層ＩＬ１の下方に、エッチングストッパ膜ＥＳが設けられ、このエッチングストッパ膜ＥＳの下方に絶縁層ＩＬ２が設けられている。絶縁層ＩＬ２内には、配線Ｉが形成されている。他の点は、図１、図２と同様である。
エッチングストッパ膜ＥＳとしては、たとえば、ＳｉＮ膜あるいはＳｉＣＮ膜を使用できる。
次に、図３〜図５を参照して、上述した製造方法を使用したデュアルダマシン法による配線およびビアの形成方法について詳細に説明する。
ここでは、図３（ａ）に示すように、絶縁層ＩＬ１の下方に、エッチングストッパ膜ＥＳが設けられ、このエッチングストッパ膜ＥＳの下方に絶縁層ＩＬ２が設けられている。絶縁層ＩＬ２内には、配線Ｉが形成されている。他の点は、図１、図２と同様である。
エッチングストッパ膜ＥＳとしては、たとえば、ＳｉＮ膜あるいはＳｉＣＮ膜を使用できる。
ここで、第三の膜ＴＬに開口部ＯＰ３を形成し、第二の膜ＳＬを除去するまでの工程（図３（ａ）〜図３（ｃ））は、上述した基本構成の欄で説明した製造方法が適用される。
まず、図３（ａ）に示すように、図１（ａ）と同様、絶縁層ＩＬ１上に、第一の膜ＦＬ，第二の膜ＳＬ、第三の膜ＴＬを積層する。次に、前述したように、第三の膜ＴＬに開口部ＯＰ１を形成し、この開口部ＯＰ１を通じて、第二の膜ＳＬに凹部ＣＰ１を形成する。次に、前述したように、第二の膜ＳＬ上の第三の膜ＴＬを、フッ素を含むガスでエッチングして除去する。その後、前述したように、第二の膜ＳＬの凹部ＣＰ１の底部ＢＴを、フッ素を実質的に含まないガスでエッチングし、除去する。これにより、第二の膜ＳＬに開口部ＯＰ２を形成する（図３（ｂ）参照）。
まず、図３（ａ）に示すように、図１（ａ）と同様、絶縁層ＩＬ１上に、第一の膜ＦＬ，第二の膜ＳＬ、第三の膜ＴＬを積層する。次に、前述したように、第三の膜ＴＬに開口部ＯＰ１を形成し、この開口部ＯＰ１を通じて、第二の膜ＳＬに凹部ＣＰ１を形成する。次に、前述したように、第二の膜ＳＬ上の第三の膜ＴＬを、フッ素を含むガスでエッチングして除去する。その後、前述したように、第二の膜ＳＬの凹部ＣＰ１の底部ＢＴを、フッ素を実質的に含まないガスでエッチングし、除去する。これにより、第二の膜ＳＬに開口部ＯＰ２を形成する（図３（ｂ）参照）。
次に、前述したように、第二の膜ＳＬの開口部ＯＰ２から露出する第一の膜ＦＬを除去する。これにより、第一の膜ＦＬに開口部ＯＰ３が形成される。
その後、前述したように、第一の膜ＦＬ上の第二の膜ＳＬを除去して、第一の膜ＦＬを露出させる（図３（ｃ）参照）。
次に、図４（ａ）に示すように、第一の膜ＦＬ上に、膜ＳＬ２を設ける。なお、図３（ａ）〜（ｃ）の工程を同一のチャンバー内で実施した後、このチャンバーから半導体基板を取り出し、外気にさらしたのち、図４以降の工程を他のチャンバー内で実施してもよい。
膜ＳＬ２は、第二の膜ＳＬと同様、第一の膜ＦＬと異なる材料で構成されており、本実施形態では、有機膜である。膜ＳＬ２の材料としては、第二の膜ＳＬで述べた材料と同様のものを使用することができる。
この膜ＳＬ２は、第一の膜ＦＬの開口部ＯＰ３内部を埋め込むとともに、第一の膜ＦＬを被覆する。膜ＳＬ２の厚みは、たとえば、２００〜５００ｎｍである。
次に、この膜ＳＬ２上に、膜ＴＬ２を設ける。膜ＴＬ２は、第一の膜ＦＬ、第二の膜ＳＬ、膜ＳＬ２と異なる材料で構成されている。膜ＴＬ２の材料としては、第三の膜ＴＬで述べた材料と同様のものを使用することができる。
膜ＴＬ２の厚みは、膜ＳＬ２よりも薄く、たとえば、３０ｎｍ〜１００ｎｍである。
膜ＳＬ２は、第二の膜ＳＬと同様、第一の膜ＦＬと異なる材料で構成されており、本実施形態では、有機膜である。膜ＳＬ２の材料としては、第二の膜ＳＬで述べた材料と同様のものを使用することができる。
この膜ＳＬ２は、第一の膜ＦＬの開口部ＯＰ３内部を埋め込むとともに、第一の膜ＦＬを被覆する。膜ＳＬ２の厚みは、たとえば、２００〜５００ｎｍである。
次に、この膜ＳＬ２上に、膜ＴＬ２を設ける。膜ＴＬ２は、第一の膜ＦＬ、第二の膜ＳＬ、膜ＳＬ２と異なる材料で構成されている。膜ＴＬ２の材料としては、第三の膜ＴＬで述べた材料と同様のものを使用することができる。
膜ＴＬ２の厚みは、膜ＳＬ２よりも薄く、たとえば、３０ｎｍ〜１００ｎｍである。
その後、膜ＴＬ２上にレジスト層ＲＬ２を設ける。レジスト層ＲＬ２には、たとえば、ＡｒＦ液浸露光用のレジスト等を使用することができ、ポリメタクリレートを主鎖とする有機材料を用いることができる。
このレジスト層ＲＬ２に選択的に光を照射し、現像を行う。これにより、レジスト層ＲＬ２の一部を選択的に除去して、レジスト層ＲＬ２に開口部ＯＰ４を形成する。
このレジスト層ＲＬ２に選択的に光を照射し、現像を行う。これにより、レジスト層ＲＬ２の一部を選択的に除去して、レジスト層ＲＬ２に開口部ＯＰ４を形成する。
その後、レジスト層ＲＬ２の開口部ＯＰ４から露出する膜ＴＬ２をドライエッチングして、膜ＴＬ２を選択的に除去する。これにより、膜ＴＬ２に開口部ＯＰ５が形成される。開口部ＯＰ５の形成方法は、第三の膜ＴＬに開口部ＯＰ１を形成する方法と同様である。
次に、膜ＴＬ２の開口部ＯＰ５から露出する膜ＳＬ２をドライエッチングして、膜ＳＬ２を選択的に除去する。これにより、膜ＳＬ２に開口部ＯＰ６が形成される（図４（ｂ）参照）。開口部ＯＰ６の形成方法は、第二の膜ＳＬに開口部ＯＰ２を形成する方法と同様である。
次に、膜ＴＬ２の開口部ＯＰ５から露出する膜ＳＬ２をドライエッチングして、膜ＳＬ２を選択的に除去する。これにより、膜ＳＬ２に開口部ＯＰ６が形成される（図４（ｂ）参照）。開口部ＯＰ６の形成方法は、第二の膜ＳＬに開口部ＯＰ２を形成する方法と同様である。
次に、開口部ＯＰ６および開口部ＯＰ５から露出する絶縁層ＩＬ１を除去する。図４（ｃ）に示すように、絶縁層ＩＬ１に貫通孔ＴＨが形成されることとなる。貫通孔ＴＨを形成する際には、絶縁層ＩＬ１をドライエッチングするが、エッチングガスとしては、実質的に酸素を含まず、フッ素原子を含むガスが好ましい。たとえば、炭素原子とフッ素原子を含んだガス（例えば、ＣＦ４ガス、Ｃ２Ｆ６ガス、Ｃ３Ｆ８ガス）、ＳＦ６ガス、ＣＨＦ3ガスのすくなくともいずれか１種以上含むガスをエッチングガスとして使用することができる。
これにより、貫通孔ＴＨが形成され、貫通孔ＴＨの開口からは、エッチングストッパ膜ＥＳが露出する。
これにより、貫通孔ＴＨが形成され、貫通孔ＴＨの開口からは、エッチングストッパ膜ＥＳが露出する。
その後、図５（ａ）に示すように、膜ＳＬ２を、第一の膜ＦＬ上からドライエッチングにより、除去する。ここでは、実質的に酸素原子を含まないガスをエッチングガスとして、使用することが好ましい。たとえば、窒素ガスと水素ガスの混合ガス、アンモニアガスのいずれかを使用することができる。
次に、図５（ｂ）に示すように、第一の膜ＦＬをマスクとして、絶縁層ＩＬ１をドライエッチングし、配線溝ＩＴを形成する。このドライエッチング工程で、貫通孔ＴＨの上部側部分の径が広がり、配線溝ＩＴが形成される。なお、貫通孔ＴＨの下部側部分の径は広がらず、貫通孔ＴＨの下部側部分は、ビア溝ＶＴとなる。
ここでは、エッチングガスとして、フッ素原子を含むガスを使用する。たとえば、炭素原子とフッ素原子を含んだガス（例えば、ＣＦ４ガス、Ｃ２Ｆ６ガス、Ｃ３Ｆ８ガス）、ＳＦ６ガス、ＣＨＦ3ガスのすくなくともいずれか１種以上含むガスをエッチングガスとして使用することができる。このとき、第一の膜ＦＬとエッチングガスとが反応してＴｉＦ等の金属フッ化物が発生しないように、チャンバ内の温度（基板温度）を上昇させることが好ましい。たとえば、６０℃〜８０℃とする。
この工程において、エッチングストッパ膜ＥＳにも開口部ＯＰ７が形成され、エッチングストッパ膜の開口から配線Ｉの表面が露出することとなる。
ここでは、エッチングガスとして、フッ素原子を含むガスを使用する。たとえば、炭素原子とフッ素原子を含んだガス（例えば、ＣＦ４ガス、Ｃ２Ｆ６ガス、Ｃ３Ｆ８ガス）、ＳＦ６ガス、ＣＨＦ3ガスのすくなくともいずれか１種以上含むガスをエッチングガスとして使用することができる。このとき、第一の膜ＦＬとエッチングガスとが反応してＴｉＦ等の金属フッ化物が発生しないように、チャンバ内の温度（基板温度）を上昇させることが好ましい。たとえば、６０℃〜８０℃とする。
この工程において、エッチングストッパ膜ＥＳにも開口部ＯＰ７が形成され、エッチングストッパ膜の開口から配線Ｉの表面が露出することとなる。
次に、図５（ｃ）に示すように、配線溝ＩＴおよびこの配線溝ＩＴに連通するビア溝ＶＴを埋め込むように導電膜ＣＬを形成する。導電膜ＣＬは、配線溝ＩＴおよびビア溝ＶＴ内に充填されるとともに、第一の膜ＦＬの表面も被覆する。
導電膜ＣＬは、金属膜であり、たとえば、Ｃｕ等の膜である。
その後、第一の膜ＦＬ上の導電膜ＣＬ、および、第一の膜ＦＬをＣＭＰ（Chemical Mechanical Polishing）により研磨して、配線Ｉ２およびビアＶを形成する。配線Ｉ２は配線溝ＩＴ内に形成され、ビアＶは、ビア溝ＶＴ内に形成されている。ビアＶは、配線Ｉ２と一体的に形成されるとともに、配線Ｉに接続される。
導電膜ＣＬは、金属膜であり、たとえば、Ｃｕ等の膜である。
その後、第一の膜ＦＬ上の導電膜ＣＬ、および、第一の膜ＦＬをＣＭＰ（Chemical Mechanical Polishing）により研磨して、配線Ｉ２およびビアＶを形成する。配線Ｉ２は配線溝ＩＴ内に形成され、ビアＶは、ビア溝ＶＴ内に形成されている。ビアＶは、配線Ｉ２と一体的に形成されるとともに、配線Ｉに接続される。
以上の工程を繰り返すことで、図６に示す半導体装置ＳＤを製造することができる。
この半導体装置ＳＤは、前述した絶縁層ＩＬ２の下方に配置された、半導体基板ＳＳと、この半導体基板ＳＳ上に形成された絶縁層ＩＬ３とを備える。
エッチングストッパ膜ＥＳと、絶縁層ＩＬ１とは、この順でそれぞれ多層積層されている。
半導体基板ＳＳには、トランジスタＴＲが設けられている。トランジスタＴＲは、不純物拡散により、ソース領域ＳＲと、ドレイン領域ＤＲとが形成されている。また、ソース領域ＳＲと、ドレイン領域ＤＲとの間にはゲート電極ＧＥが設けられている。そして、ゲート電極ＧＥを被覆するように、エッチングストッパ膜ＥＳ２が形成されている。
絶縁層ＩＬ３は、エッチングストッパ膜ＥＳ２およびトランジスタＴＲを被覆している。絶縁層ＩＬ３中には、絶縁層ＩＬ３を貫通し、ソース領域ＳＲあるいはドレイン領域ＤＲに接続されたコンタクトＣが形成されている。このコンタクトＣに、配線Ｉが接続されている。
この半導体装置ＳＤは、前述した絶縁層ＩＬ２の下方に配置された、半導体基板ＳＳと、この半導体基板ＳＳ上に形成された絶縁層ＩＬ３とを備える。
エッチングストッパ膜ＥＳと、絶縁層ＩＬ１とは、この順でそれぞれ多層積層されている。
半導体基板ＳＳには、トランジスタＴＲが設けられている。トランジスタＴＲは、不純物拡散により、ソース領域ＳＲと、ドレイン領域ＤＲとが形成されている。また、ソース領域ＳＲと、ドレイン領域ＤＲとの間にはゲート電極ＧＥが設けられている。そして、ゲート電極ＧＥを被覆するように、エッチングストッパ膜ＥＳ２が形成されている。
絶縁層ＩＬ３は、エッチングストッパ膜ＥＳ２およびトランジスタＴＲを被覆している。絶縁層ＩＬ３中には、絶縁層ＩＬ３を貫通し、ソース領域ＳＲあるいはドレイン領域ＤＲに接続されたコンタクトＣが形成されている。このコンタクトＣに、配線Ｉが接続されている。
このような本実施形態によれば、以下の効果を奏することができる。
本実施形態では、図１（ｃ）、図２（ａ）に示すように、第一の膜ＦＬが第二の膜ＳＬにより被覆された状態で、エッチングガスにより第三の膜ＴＬを除去している。これにより、第一の膜ＦＬを第三の膜ＴＬをエッチングするためのエッチングガスから保護することができる。そのため、第三の膜ＴＬをエッチングするためのエッチングガスを選択する際に、第一の膜ＦＬとの関係を考慮せずに、選択することができる。これにより、第三の膜ＴＬをエッチングするためのエッチングガスの選択の幅が広がり、半導体装置ＳＤの生産性を向上させることができる。
なお、第二の膜ＳＬに開口部ＯＰ２を形成する際のエッチングガスとしては、第三の膜ＴＬをエッチングするためのエッチングガスと異なり、第二の膜ＳＬをエッチングでき、かつ、露出する第一の膜ＦＬに適したガスを選択すればよい。
本実施形態では、図１（ｃ）、図２（ａ）に示すように、第一の膜ＦＬが第二の膜ＳＬにより被覆された状態で、エッチングガスにより第三の膜ＴＬを除去している。これにより、第一の膜ＦＬを第三の膜ＴＬをエッチングするためのエッチングガスから保護することができる。そのため、第三の膜ＴＬをエッチングするためのエッチングガスを選択する際に、第一の膜ＦＬとの関係を考慮せずに、選択することができる。これにより、第三の膜ＴＬをエッチングするためのエッチングガスの選択の幅が広がり、半導体装置ＳＤの生産性を向上させることができる。
なお、第二の膜ＳＬに開口部ＯＰ２を形成する際のエッチングガスとしては、第三の膜ＴＬをエッチングするためのエッチングガスと異なり、第二の膜ＳＬをエッチングでき、かつ、露出する第一の膜ＦＬに適したガスを選択すればよい。
また、前述したように、本実施形態では、ＴｉあるいはＴａを含む膜である第一の膜ＦＬが第二の膜ＳＬにより被覆された状態で、フッ素原子を含むガスにより第三の膜ＴＬを除去している。
ここで、図７（ａ）に示すように、第二の膜ＳＬを貫通する開口部を形成してしまった場合について説明する。第一の膜ＦＬが第二の膜ＳＬに被覆されておらず、第一の膜ＦＬが露出した状態で、第三の膜ＴＬをエッチングすると、以下の問題が生じる。
第三の膜ＴＬのエッチングガスに含まれるフッ素原子は、第一の膜ＦＬに含まれるＴｉや、Ｔａと結合して、金属フッ化物ＭＦ（ＴｉＮやＴａＮ）を形成してしまう（図７（ｂ）、（ｃ）参照）。金属フッ化物ＭＦが発生すると、この金属フッ化物ＭＦの存在により、第一の膜ＦＬを所望の形状に、微細加工できなくなったり、絶縁層ＩＬに形成する配線溝等の溝の形状を所望の形状としたりすることが困難となる。
これに対し、本実施形態では、第一の膜ＦＬが第二の膜ＳＬにより被覆された状態で、エッチングガスにより第三の膜ＴＬを除去している。これにより、第三の膜ＴＬのエッチングガス中のフッ素原子が第一の膜ＦＬと反応してしまうことを抑制することができ、所望の形状のマスクパターンや、配線溝を形成することができる。
ここで、図７（ａ）に示すように、第二の膜ＳＬを貫通する開口部を形成してしまった場合について説明する。第一の膜ＦＬが第二の膜ＳＬに被覆されておらず、第一の膜ＦＬが露出した状態で、第三の膜ＴＬをエッチングすると、以下の問題が生じる。
第三の膜ＴＬのエッチングガスに含まれるフッ素原子は、第一の膜ＦＬに含まれるＴｉや、Ｔａと結合して、金属フッ化物ＭＦ（ＴｉＮやＴａＮ）を形成してしまう（図７（ｂ）、（ｃ）参照）。金属フッ化物ＭＦが発生すると、この金属フッ化物ＭＦの存在により、第一の膜ＦＬを所望の形状に、微細加工できなくなったり、絶縁層ＩＬに形成する配線溝等の溝の形状を所望の形状としたりすることが困難となる。
これに対し、本実施形態では、第一の膜ＦＬが第二の膜ＳＬにより被覆された状態で、エッチングガスにより第三の膜ＴＬを除去している。これにより、第三の膜ＴＬのエッチングガス中のフッ素原子が第一の膜ＦＬと反応してしまうことを抑制することができ、所望の形状のマスクパターンや、配線溝を形成することができる。
また、このように第一の膜ＦＬが第二の膜ＳＬにより被覆された状態で、エッチングガスにより第三の膜ＴＬを除去するので、第一の膜ＦＬとの関係を考慮せずに、第三の膜ＴＬのエッチングガスとして、フッ素原子を含むガスとすることができるのである。これにより、第三の膜ＴＬを迅速にエッチングすることができる。
また、本実施形態では、第二の膜ＳＬに開口部ＯＰ２を形成する際のエッチングガスを、酸素原子を含むガスとしている。これにより、第二の膜ＳＬを迅速にエッチングできる。また、第二の膜ＳＬの下層には、第一の膜ＦＬが存在し、この第一の膜ＦＬが絶縁層ＩＬ１を被覆しているので、絶縁層ＩＬ１中の炭素が、エッチングガス中の酸素原子と反応して、絶縁層ＩＬ１中から抜けてしまうことを防止できる。そのため、絶縁層ＩＬ１の誘電率の上昇を抑制できる。
また、本実施形態では、第一の膜ＦＬをドライエッチングする際に、酸素原子を実質的に含まないガスをエッチングガスとして使用している。これにより、第一の膜ＦＬの下層の絶縁層ＩＬ１中の炭素が、エッチングガス中の酸素原子と反応して、絶縁層ＩＬ１中から抜けてしまうことを防止できる。そのため、絶縁層ＩＬ１の誘電率を低いものとすることができる。
また、本実施形態では、第一の膜ＦＬをドライエッチングする際に、酸素原子を実質的に含まないガスをエッチングガスとして使用している。これにより、第一の膜ＦＬの下層の絶縁層ＩＬ１中の炭素が、エッチングガス中の酸素原子と反応して、絶縁層ＩＬ１中から抜けてしまうことを防止できる。そのため、絶縁層ＩＬ１の誘電率を低いものとすることができる。
さらに、本実施形態では、第一の膜ＦＬに開口部ＯＰ３を形成した後、チャンバーから半導体基板を取り出し、その後の工程を他のチャンバー内で実施することができる。
前述した金属フッ化物が析出している場合には、チャンバーから外部に半導体基板を取り出すと、金属フッ化物が空気中の水分を吸着して水和物を形成し、膨潤して、金属フッ化物が大きくなってしまう。これにより、微細な配線溝ＴＩを形成することが困難となる。
これに対し、本実施形態では、前述したように、金属フッ化物の析出を抑制できる。そのため、第一の膜ＦＬに開口部ＯＰ３を形成した後、チャンバーから半導体基板を取り出し、その後の工程を他のチャンバー内で実施しても、微細な配線溝ＴＩを形成することができる。
前述した金属フッ化物が析出している場合には、チャンバーから外部に半導体基板を取り出すと、金属フッ化物が空気中の水分を吸着して水和物を形成し、膨潤して、金属フッ化物が大きくなってしまう。これにより、微細な配線溝ＴＩを形成することが困難となる。
これに対し、本実施形態では、前述したように、金属フッ化物の析出を抑制できる。そのため、第一の膜ＦＬに開口部ＯＰ３を形成した後、チャンバーから半導体基板を取り出し、その後の工程を他のチャンバー内で実施しても、微細な配線溝ＴＩを形成することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
次に、本発明の実施例について説明する。
（実施例１）
前記実施形態と同様に、図１（ａ）〜（ｃ）、図２（ａ）〜（ｃ）に示す工程を実施した。
はじめに、シリコン基板上に、１００ｎｍの多孔質のＳｉＯＣ膜（絶縁層ＩＬ１）を形成し、この絶縁層ＩＬ１上に４０ｎｍのＴｉＮ膜（第一の膜ＦＬ）を形成した。次に、第一の膜ＦＬ上に、２００ｎｍの有機膜（第二の膜ＳＬ）を形成した。有機膜は、ノボラック樹脂（ノボラック型フェノール樹脂）を主成分とする組成物（であり、この組成物を第一の膜ＦＬ上に塗布し、熱硬化することで形成された。
（実施例１）
前記実施形態と同様に、図１（ａ）〜（ｃ）、図２（ａ）〜（ｃ）に示す工程を実施した。
はじめに、シリコン基板上に、１００ｎｍの多孔質のＳｉＯＣ膜（絶縁層ＩＬ１）を形成し、この絶縁層ＩＬ１上に４０ｎｍのＴｉＮ膜（第一の膜ＦＬ）を形成した。次に、第一の膜ＦＬ上に、２００ｎｍの有機膜（第二の膜ＳＬ）を形成した。有機膜は、ノボラック樹脂（ノボラック型フェノール樹脂）を主成分とする組成物（であり、この組成物を第一の膜ＦＬ上に塗布し、熱硬化することで形成された。
次に、第二の膜ＳＬ上に、４０ｎｍの有機シリコン酸化膜（第三の膜ＴＬ）を形成した。その後、レジスト層ＲＬとして、ＡｒＦ液浸レジストを１２０ｎｍの厚さで形成した。
その後、ＡｒＦ液浸によるフォトリソグラフィー法にて、レジスト層ＲＬを露光現像し、開口部ＯＰ１を形成した。
その後、ＡｒＦ液浸によるフォトリソグラフィー法にて、レジスト層ＲＬを露光現像し、開口部ＯＰ１を形成した。
次に、開口部ＯＰ１から露出した第三の膜ＴＬを圧力３０ｍＴｏｒｒ、ソースパワー６００Ｗ、バイアスパワー３００Ｗ、基板温度４０℃の条件で、ドライエッチングし、開口部ＯＰ２を形成した。エッチングガスとしては、ＣＦ４を用い、流量を１５０ｓｃｃｍとした。
次に、開口部ＯＰ２から露出する第二の膜ＳＬをドライエッチングして、凹部ＣＰ１を形成した。圧力１５ｍＴｏｒｒ、ソースパワー８００Ｗ、バイアスパワー２００Ｗ、基板温度４０℃とし、エッチングガスとしては、ＣＯ２ガスを使用し、流量を５００ｓｃｃｍとした。
第二の膜ＳＬの凹部ＣＰ１の底部ＢＴが第一の膜ＦＬを被覆している状態でエッチングを停止した。
次に、開口部ＯＰ２から露出する第二の膜ＳＬをドライエッチングして、凹部ＣＰ１を形成した。圧力１５ｍＴｏｒｒ、ソースパワー８００Ｗ、バイアスパワー２００Ｗ、基板温度４０℃とし、エッチングガスとしては、ＣＯ２ガスを使用し、流量を５００ｓｃｃｍとした。
第二の膜ＳＬの凹部ＣＰ１の底部ＢＴが第一の膜ＦＬを被覆している状態でエッチングを停止した。
次に、第二の膜ＳＬ上に残存する第三の膜ＴＬをドライエッチングで除去した。圧力３０ｍＴｏｒｒ、ソースパワー６００Ｗ、バイアスパワー３００Ｗ、基板温度４０℃の条件で、ドライエッチングした。エッチングガスとしては、ＣＦ４を用い、流量を１５０ｓｃｃｍとした。
その後、第二の膜ＳＬの凹部ＣＰ１の底部ＢＴをドライエッチングで除去して、開口部ＯＰ３を形成して、第一の膜ＦＬを露出させた。圧力１５ｍＴｏｒｒ、ソースパワー８００Ｗ、バイアスパワー２００Ｗ、基板温度４０℃の条件で、ドライエッチングした。エッチングガスとしては、ＣＯ２ガスを用い、流量を５００ｓｃｃｍとした。
次に、開口部ＯＰ３から露出した第一の膜ＦＬを除去して、第一の膜ＦＬに開口部ＯＰ４を形成した。
圧力１５ｍＴｏｒｒ、ソースパワー６００Ｗ、バイアスパワー２００Ｗ、基板温度４０℃の条件で、ドライエッチングした。エッチングガスとしては、Ｃｌ２ガスを用い、流量を１３０ｓｃｃｍとした。
その後、第二の膜ＳＬの凹部ＣＰ１の底部ＢＴをドライエッチングで除去して、開口部ＯＰ３を形成して、第一の膜ＦＬを露出させた。圧力１５ｍＴｏｒｒ、ソースパワー８００Ｗ、バイアスパワー２００Ｗ、基板温度４０℃の条件で、ドライエッチングした。エッチングガスとしては、ＣＯ２ガスを用い、流量を５００ｓｃｃｍとした。
次に、開口部ＯＰ３から露出した第一の膜ＦＬを除去して、第一の膜ＦＬに開口部ＯＰ４を形成した。
圧力１５ｍＴｏｒｒ、ソースパワー６００Ｗ、バイアスパワー２００Ｗ、基板温度４０℃の条件で、ドライエッチングした。エッチングガスとしては、Ｃｌ２ガスを用い、流量を１３０ｓｃｃｍとした。
以上のような工程において、ＴｉＦが析出することはなかった。
図８（ａ）にＳＥＭ（Scanning Electron Microscope）により観察した断面図（基板面と直交する方向の断面図）を示す。図８（ａ）は、第二の膜ＳＬに開口部ＯＰ２を形成した直後の図である。図８（ａ）によれば、ＴｉＦ等の析出物が析出していないことが確認できた。
図８（ａ）にＳＥＭ（Scanning Electron Microscope）により観察した断面図（基板面と直交する方向の断面図）を示す。図８（ａ）は、第二の膜ＳＬに開口部ＯＰ２を形成した直後の図である。図８（ａ）によれば、ＴｉＦ等の析出物が析出していないことが確認できた。
（比較例１）
比較例１では、第三の膜ＴＬに開口部ＯＰ１を形成した後、この開口部ＯＰ１から露出する第二の膜ＳＬを除去して、第二の膜ＳＬを貫通する貫通孔を形成した。その後、ＣＦ４ガスをエッチングガスとして、第二の膜ＳＬ上の第三の膜ＴＬを除去した。他の点は、実施例１と同じである。
具体的には、以下のようである。
実施例１と同様に、シリコン基板上に、ＳｉＯＣ膜（絶縁層ＩＬ１）、ＴｉＮ膜（第一の膜ＦＬ）、有機膜（第二の膜ＳＬ）、ＳｉＯ２膜（第三の膜ＴＬ）を積層し、レジスト層ＲＬを形成した。
次に、実施例１と同様の方法で、第三の膜ＴＬに開口部ＯＰ１を形成し、その後、前記開口部ＯＰ１から露出した第二の膜ＳＬを選択的に除去した。このとき、図７（ａ）に示すように、第二の膜ＳＬには、貫通孔ＴＨ２が形成され、この貫通孔ＴＨ２からは、第一の膜ＦＬが露出していた。
次に、実施例１と同様の方法で、図７（ｂ）に示すように、第二の膜ＳＬ上の第三の膜ＴＬを除去した。
その後、実施例１と同様の方法で、第二の膜ＳＬの貫通孔ＴＨ２から露出する第一の膜ＦＬを選択的に除去した（図７（ｃ）参照）。
この場合には、ＴｉＦである析出物ＭＦが析出してしまった。
図８（ｂ）に、ＳＥＭによる観察結果を示す。図８（ｂ）は、第二の膜ＳＬ上の第三の膜ＴＬを除去した際の、半導体基板の基板面と直交する方向の断面図を示す。第二の膜ＳＬの貫通孔をふさぐように、ＴｉＦ化合物が析出していることがわかる。そのため、比較例１では、第一の膜ＦＬを所望の形状にエッチングすることが困難となってしまった。
比較例１では、第三の膜ＴＬに開口部ＯＰ１を形成した後、この開口部ＯＰ１から露出する第二の膜ＳＬを除去して、第二の膜ＳＬを貫通する貫通孔を形成した。その後、ＣＦ４ガスをエッチングガスとして、第二の膜ＳＬ上の第三の膜ＴＬを除去した。他の点は、実施例１と同じである。
具体的には、以下のようである。
実施例１と同様に、シリコン基板上に、ＳｉＯＣ膜（絶縁層ＩＬ１）、ＴｉＮ膜（第一の膜ＦＬ）、有機膜（第二の膜ＳＬ）、ＳｉＯ２膜（第三の膜ＴＬ）を積層し、レジスト層ＲＬを形成した。
次に、実施例１と同様の方法で、第三の膜ＴＬに開口部ＯＰ１を形成し、その後、前記開口部ＯＰ１から露出した第二の膜ＳＬを選択的に除去した。このとき、図７（ａ）に示すように、第二の膜ＳＬには、貫通孔ＴＨ２が形成され、この貫通孔ＴＨ２からは、第一の膜ＦＬが露出していた。
次に、実施例１と同様の方法で、図７（ｂ）に示すように、第二の膜ＳＬ上の第三の膜ＴＬを除去した。
その後、実施例１と同様の方法で、第二の膜ＳＬの貫通孔ＴＨ２から露出する第一の膜ＦＬを選択的に除去した（図７（ｃ）参照）。
この場合には、ＴｉＦである析出物ＭＦが析出してしまった。
図８（ｂ）に、ＳＥＭによる観察結果を示す。図８（ｂ）は、第二の膜ＳＬ上の第三の膜ＴＬを除去した際の、半導体基板の基板面と直交する方向の断面図を示す。第二の膜ＳＬの貫通孔をふさぐように、ＴｉＦ化合物が析出していることがわかる。そのため、比較例１では、第一の膜ＦＬを所望の形状にエッチングすることが困難となってしまった。
ＢＴ 底部
ＣＬ 導電膜
ＣＰ１ 凹部
ＤＲ ドレイン領域
ＥＳ エッチングストッパ膜
ＥＳ２ エッチングストッパ膜
ＦＬ 第一の膜
ＧＥ ゲート電極
Ｉ 配線
Ｉ２ 配線
ＩＬ１ 絶縁層
ＩＬ２ 絶縁層
ＩＴ 配線溝
ＭＦ 析出物
ＯＰ 開口部
ＯＰ１ 開口部
ＯＰ２ 開口部
ＯＰ３ 開口部
ＯＰ４ 開口部
ＯＰ５ 開口部
ＯＰ６ 開口部
ＯＰ７ 開口部
ＲＬ レジスト層
ＲＬ２ レジスト層
ＳＤ 半導体装置
ＳＬ 第二の膜
ＳＬ２ 膜
ＳＲ ソース領域
ＳＳ 半導体基板
ＴＨ 貫通孔
ＴＨ２ 貫通孔
ＴＩ 配線溝
ＴＬ 第三の膜
ＴＬ２ 膜
ＴＲ トランジスタ
Ｖ ビア
ＶＴ ビア溝
Ｃ コンタクト
ＩＬ３ 絶縁層
ＣＬ 導電膜
ＣＰ１ 凹部
ＤＲ ドレイン領域
ＥＳ エッチングストッパ膜
ＥＳ２ エッチングストッパ膜
ＦＬ 第一の膜
ＧＥ ゲート電極
Ｉ 配線
Ｉ２ 配線
ＩＬ１ 絶縁層
ＩＬ２ 絶縁層
ＩＴ 配線溝
ＭＦ 析出物
ＯＰ 開口部
ＯＰ１ 開口部
ＯＰ２ 開口部
ＯＰ３ 開口部
ＯＰ４ 開口部
ＯＰ５ 開口部
ＯＰ６ 開口部
ＯＰ７ 開口部
ＲＬ レジスト層
ＲＬ２ レジスト層
ＳＤ 半導体装置
ＳＬ 第二の膜
ＳＬ２ 膜
ＳＲ ソース領域
ＳＳ 半導体基板
ＴＨ 貫通孔
ＴＨ２ 貫通孔
ＴＩ 配線溝
ＴＬ 第三の膜
ＴＬ２ 膜
ＴＲ トランジスタ
Ｖ ビア
ＶＴ ビア溝
Ｃ コンタクト
ＩＬ３ 絶縁層
Claims (6)
- 第一の膜上に、前記第一の膜とは異なる材料で構成された第二の膜を形成する工程と、
前記第二の膜上に、前記第一の膜および前記第二の膜とは異なる材料で構成された第三の膜を形成する工程と、
前記第三の膜の一部を選択的に除去して開口部を形成する工程と、
前記第三の膜をマスクとして、前記開口部から露出する前記第二の膜をエッチングするとともに、
前記マスクの前記開口部から露出した前記第二の膜が前記第一の膜を被覆した状態で、前記第二の膜のエッチングを停止することで、前記第二の膜に凹部を形成する工程と、
前記第二の膜上の前記第三の膜を、第一エッチングガスを用いて除去する工程と、
第一エッチングガスとは異なる第二エッチングガスを用いて、前記凹部の底部に位置する前記第二の膜を除去して前記第二の膜に開口部を形成し、この開口部から第一の膜を露出させる工程とを含む半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記第二の膜の開口部から露出した前記第一の膜を除去して、前記第一の膜に開口部を形成する工程を含む半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記第一の膜は金属元素を含む膜であり、
前記第二の膜は、有機膜であり、
前記第三の膜は、シリコン含有膜であり、
前記第一エッチングガスは、フッ素原子を含むガスであり、
前記第二エッチングガスは、フッ素原子を含まないガスである半導体装置の製造方法。 - 請求項３に記載の半導体装置の製造方法において、
前記第一の膜の下層には、構成元素として炭素を含み、誘電率が３．０以下の低誘電率の絶縁層があり、
前記第二の膜の開口部から露出した前記第一の膜を除去して、前記第一の膜に開口部を形成する工程と、
前記第一の膜の開口部から露出する前記絶縁層を除去して、前記絶縁層に凹部を形成する工程と、
前記凹部を埋め込むように導電性膜を形成する工程とを含み、
前記第二エッチングガスは、酸素原子を含むガスである半導体装置の製造方法。 - 請求項４に記載の半導体装置の製造方法において、
前記第一の膜に開口部を形成する前記工程と、
前記絶縁層に凹部を形成する前記工程とは、異なるチャンバー内で実施される半導体装置の製造方法。 - 請求項３に記載の半導体装置の製造方法において、
前記第一の膜は、チタンあるいはタンタルのいずれかを含む膜である半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012280570A JP2014127479A (ja) | 2012-12-25 | 2012-12-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012280570A JP2014127479A (ja) | 2012-12-25 | 2012-12-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014127479A true JP2014127479A (ja) | 2014-07-07 |
Family
ID=51406781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012280570A Pending JP2014127479A (ja) | 2012-12-25 | 2012-12-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2014127479A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023214575A1 (ja) * | 2022-05-02 | 2023-11-09 | 東京エレクトロン株式会社 | プラズマ処理方法及びプラズマ処理装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003109943A (ja) * | 2001-09-28 | 2003-04-11 | Mitsubishi Electric Corp | パターン形成方法 |
| JP2004095902A (ja) * | 2002-08-30 | 2004-03-25 | Sony Corp | 半導体装置の製造方法 |
| JP2008171922A (ja) * | 2007-01-10 | 2008-07-24 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2010161166A (ja) * | 2009-01-07 | 2010-07-22 | Fujitsu Semiconductor Ltd | 配線の形成方法 |
| JP2012235124A (ja) * | 2011-04-29 | 2012-11-29 | Renesas Electronics Corp | 半導体装置の製造方法 |
-
2012
- 2012-12-25 JP JP2012280570A patent/JP2014127479A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003109943A (ja) * | 2001-09-28 | 2003-04-11 | Mitsubishi Electric Corp | パターン形成方法 |
| JP2004095902A (ja) * | 2002-08-30 | 2004-03-25 | Sony Corp | 半導体装置の製造方法 |
| JP2008171922A (ja) * | 2007-01-10 | 2008-07-24 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2010161166A (ja) * | 2009-01-07 | 2010-07-22 | Fujitsu Semiconductor Ltd | 配線の形成方法 |
| JP2012235124A (ja) * | 2011-04-29 | 2012-11-29 | Renesas Electronics Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023214575A1 (ja) * | 2022-05-02 | 2023-11-09 | 東京エレクトロン株式会社 | プラズマ処理方法及びプラズマ処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5168142B2 (ja) | 半導体装置 | |
| US7871923B2 (en) | Self-aligned air-gap in interconnect structures | |
| US6617244B2 (en) | Etching method | |
| JP5123924B2 (ja) | 半導体集積回路装置の製造方法 | |
| US11694955B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7611994B2 (en) | Fine patterning method for semiconductor device | |
| KR20170083943A (ko) | 다수의 포토 다수의 에칭을 사용하는 비아 패턴화 | |
| JP4256347B2 (ja) | 半導体装置の製造方法 | |
| US7855138B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2006128543A (ja) | 電子デバイスの製造方法 | |
| JP2012235124A (ja) | 半導体装置の製造方法 | |
| US6495448B1 (en) | Dual damascene process | |
| JP2007134717A (ja) | デュアルダマシン工程を利用した低誘電率物質層内のコンタクト構造形成方法 | |
| US20120329272A1 (en) | Method for forming small dimension openings in the organic masking layer of tri-layer lithography | |
| JP2003100724A (ja) | 誘電体エッチング用アルミニウムハードマスク | |
| JP4492949B2 (ja) | 電子デバイスの製造方法 | |
| US20060099802A1 (en) | Diffusion barrier for damascene structures | |
| JP2006128542A (ja) | 電子デバイスの製造方法 | |
| JP3781729B2 (ja) | 半導体装置の製造方法 | |
| JP4523351B2 (ja) | 半導体装置の製造方法 | |
| JP2014127479A (ja) | 半導体装置の製造方法 | |
| JP2004193627A (ja) | 半導体集積回路装置の製造方法 | |
| US7538037B2 (en) | Method for manufacturing semiconductor device | |
| JP2010034490A (ja) | 半導体装置の製造方法 | |
| US20130056874A1 (en) | Protection of intermetal dielectric layers in multilevel wiring structures |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150812 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160524 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160526 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161206 |