TW201304056A - 半導體裝置內開口之形成方法 - Google Patents

半導體裝置內開口之形成方法 Download PDF

Info

Publication number
TW201304056A
TW201304056A TW100125077A TW100125077A TW201304056A TW 201304056 A TW201304056 A TW 201304056A TW 100125077 A TW100125077 A TW 100125077A TW 100125077 A TW100125077 A TW 100125077A TW 201304056 A TW201304056 A TW 201304056A
Authority
TW
Taiwan
Prior art keywords
opening
forming
semiconductor device
dielectric layer
layer
Prior art date
Application number
TW100125077A
Other languages
English (en)
Other versions
TWI456690B (zh
Inventor
Chih-Ching Lin
Yi-Nan Chen
Hsien-Wen Liu
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of TW201304056A publication Critical patent/TW201304056A/zh
Application granted granted Critical
Publication of TWI456690B publication Critical patent/TWI456690B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種半導體裝置內開口之形成方法，包括：提供一半導體基板，該半導體基板具有依序形成於其上之氧化矽層、多晶矽層與氮化矽層；圖案化該氮化矽層，形成一第一開口於該氮化矽層內，其中該第一開口露出了該多晶矽之一表面；施行一第一蝕刻程序，使用包括溴化氫、氧氣及氟碳化合物(CxFy)之蝕刻氣體以形成一第二開口於該多晶矽層內，其中鄰近於該第二開口之該多晶矽層之一側壁大體垂直於該氧化矽層之一頂面，其中該氟碳化合物內之x約介於1-5及y約介於2-8；移除該氮化矽層；以及施行一第二蝕刻程序，形成一第三開口於為該第二開口所露出之該氧化矽層內。

Description

半導體裝置內開口之形成方法
本發明係關於半導體製造技術，且特別是關於一種半導體裝置內開口之形成方法。
隨著積體電路技術的快速發展，元件微縮及整合為現今電子工業之一重要趨勢與課題。
習知之一種半導體裝置內開口之形成方法包括提供一半導體基板，並接著形成一介電層於半導體基板上。接著，於介電層上形成一阻劑層。接著，施行一習知微影程序以定義與形成一圖案化阻劑層。接著，使用圖案化阻劑層作為蝕刻罩幕，並施行一蝕刻操作以移除為圖案化阻劑層所露出之介電層之一部，進而留下了露出半導體基板表面一部之數個開口之一圖案化介電層。形成於圖案化介電層內之開口可作為接觸窗(contact holes)或接觸孔(contact vias)之用，而可接著於此些開口內填入導電材料以於其內形成導電接觸物(conductive contacts)或導電介層物(contact vias)。
然而於前述半導體裝置內開口之形成方法中，仍存在有需要被解決之部分問題。舉例來說，由於阻劑層內通常形成具有傾斜側壁輪廓之開口，因而形成於阻劑層內之欲轉移至介電層內開口之開口的特徵尺寸(critical dimension，CD)可能不準確，以致於形成於介電層內之開口的特徵尺寸恐不同於形成於阻劑層內之開口的特徵尺寸。最後，形成於介電層內如導電接觸物之功能將會受到影醒，且包括上述導電接觸物之半導體裝置的可靠度與良率亦會受到了影響。
有鑑於此，本發明提供了一種半導體裝置內開口之形成方法，以解決上述習知問題。
依據一實施例，本發明提供了一種半導體裝置內開口之形成方法，包括：提供一半導體基板，該半導體基板具有依序形成於其上之氧化矽層、多晶矽層與氮化矽層；圖案化該氮化矽層，形成一第一開口於該氮化矽層內，其中該第一開口露出了該多晶矽之一表面；施行一第一蝕刻程序，使用包括溴化氫、氧氣及氟碳化合物(CxFy)之蝕刻氣體以形成一第二開口於該多晶矽層內，其中鄰近於該第二開口之該多晶矽層之一側壁大體垂直於該氧化矽層之一頂面，其中該氟碳化合物內之x約介於1-5及y約介於2-8；移除該氮化矽層；以及施行一第二蝕刻程序，形成一第三開口於為該第二開口所露出之該氧化矽層內。
為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉一較佳實施例，並配合所附的圖式，作詳細說明如下：
第1-3圖為一系列剖面圖，顯示了依據本發明一實施例之一種半導體裝置內開口之形成方法。在此，上述方法為發明人所知悉之方法且作為比較例之用，藉以解說發明人所發現之問題，而非用於限定本發明。
請參照第1圖，首先提供依序形成有一第一介電層101、一第二介電層102與一第三介電層104於其上之一半導體基板100。半導體基板100例如為矽基板，而第一介電層101例如為氧化矽層，其具有約1000-30000埃之厚度，而第二介電層102例如為多晶矽層，其具有約500-5000埃之厚度，而第三介電層104例如為氮化矽層，其具有約500-2000埃之厚度。接著，於第三介電層104之上形成具有數個開口形成於其內之一圖案化阻劑層(未顯示)。接著施行一蝕刻程序(未顯示)，採用圖案化阻劑層作為蝕刻罩幕，以蝕刻為此些開口所露出之第三介電層104之數個部分，進而於第三介電層104內形成數個開口OP1。此些開口OP1具有約3:1-1:1之深寬比。接著移除圖案化阻劑層以形成如第1圖所示之結構。如第1圖所示，每一開口OP1部分露出了第二介電層102之一部。接著施行一蝕刻程序106以蝕刻為此些開口OP1所露出之第二介電層的部分。於一實施例中，蝕刻程序106可為如電漿蝕刻之乾蝕刻程序，且使用如溴化氫(HBr)與氧氣(O2)之蝕刻氣體。於另一實施例中，於蝕刻程序106內所使用蝕刻氣體中之溴化氫與氧氣的比例則約為50:0至200:15。
請參照第2圖，於蝕刻程序106後，為開口OP1所露出第二介電層102的部分經過蝕刻及移除，因而於第二介電層102內形成了數個開口OP2。如第2圖所示，此些開口OP2可具有約5:1-1:1之深寬比且具有一拔錐狀輪廓(tapered profile)，其具有由上往下遞減之一特徵尺寸(critical dimension)。因此，鄰近於開口OP2之第二介電層102的側壁與第一介電層101之頂面具有約為80-90度之夾角α1，而開口OP2頂部之特徵尺寸係大於開口OP2底部之特徵尺寸。形成於第二介電層102內之開口OP2則部分露出了第一介電層101之一部。接著，施行如蝕刻程序108之一濕蝕刻程序，接著於蝕刻程序108內移除具有開口OP1形成於其內之第一介電層104。
請參照第3圖，接著施行如乾蝕刻程序之一蝕刻程序110以蝕刻為開口OP2所露出第一介電層101的部分，並採用第二介電層102作為蝕刻罩幕，進而蝕刻穿過第一介電層101並於第一介電層101內形成數個開口OP3。形成於第一介電層101內之此些開口OP3可具有約30:1-1:1之深寬比，且可作為常用於半導體裝置之接觸窗或接觸孔之用。如第3圖所示，所形成之開口OP3具有相同於形成於第二介電層102內開口OP2底部部分之特徵尺寸之一減少的特徵尺寸，而非相同於開口OP2頂部部份之特徵尺寸之一預定特徵尺寸。
於如第1-3圖所示方法中，由於開口OP2的特徵尺寸自其頂部至底部產生變化，因此便造成了形成於第一介電層101內之開口OP3的特徵尺寸的減少情形，因而使得開口OP3的特徵尺寸並不符合設計目標。因此，於第一介電層101內便無法形成符合設計特徵尺寸之開口，後續形成於第一介電層101內開口OP3內作為導電接觸物(未顯示)之元件的功能將會受到影響，而具有上述元件之半導體裝置的可靠度與量率亦將受到影響。
第4-6圖為一系列剖面圖，顯示了依據本發明一實施例之一種半導體裝置內開口之形成方法，其具有於不同介電層間之較準確之開口臨界尺寸的轉移情形。
請參照第4圖，首先提供依序形成有一第一介電層201、一第二介電層202與一第三介電層204於其上之一半導體基板200。半導體基板200例如為矽基板，而第一介電層201例如為氧化矽層，其具有約1000-30000埃之厚度，而第二介電層202例如為多晶矽層，其具有約500-5000埃之厚度，而第三介電層204例如為氮化矽層，其具有約500-2000埃之厚度。接著，於第三介電層204之上形成具有數個開口形成於其內之一圖案化阻劑層(未顯示)。接著施行一蝕刻程序(未顯示)，採用圖案化阻劑層作為蝕刻罩幕，以蝕刻為此些開口所露出之第三介電層204之數個部分，進而於第三介電層204內形成數個開口OP4。此些開口OP4具有約3:1-1:1之深寬比。接著移除圖案化阻劑層以形成如第4圖所示之結構。如第4圖所示，每一開口OP4部分露出了第二介電層202之一部。接著施行一蝕刻程序206以蝕刻為此些開口OP1所露出之第二介電層的部分。於一實施例中，蝕刻程序206可為如電漿蝕刻之乾蝕刻程序，且可使用如溴化氫(HBr)、氧氣(O2)與氟碳化合物(fluorocarbons，CxHy)之蝕刻氣體。於一實施例中，氟碳化合物中之x約為1-5而y約為2-8，氟碳化合物可包括CF4、C4F8、CHF3或C2F6。於另一實施例中，於蝕刻程序206內所使用蝕刻氣體內的溴化氫、氧氣與氟碳化合物的比例則約為50:0:0至200:15:50，而氟碳化合物的流速例如為0-50sccm。
請參照第5圖，於蝕刻程序206後，為開口OP4所露出第二介電層202之部分經過蝕刻及移除，因而於第二介電層202內形成了數個開口OP5。如第5圖所示，此些開口OP5可具有約5:1-1:1之深寬比，且其具有從上到下為均勻特徵尺寸之一垂直輪廓(vertical profiles)。鄰近於開口OP5之第二介電層202的側壁與第一介電層201之頂面之間因而形成有約為88-90度之夾角α2，而開口OP5頂部之特徵尺寸約相同於開口OP5底部之特徵尺寸。形成於第二介電層202內之開口OP5部分露出了第一介電層201之部分。接著，施行如蝕刻程序208之一濕蝕刻程序，接著於蝕刻程序208內移除具有開口OP4形成於其內之第一介電層204。
請參照第6圖，接著施行如乾蝕刻程序之一蝕刻程序210以蝕刻為開口OP5所露出第一介電層201之部分，並採用第二介電層202作為蝕刻罩幕，進而蝕刻穿過第一介電層201之部分並於第一介電層201內形成數個開口OP6。形成於第一介電層201內之此些開口OP6可具有約30:1-1:1之深寬比，且通常可做為一半導體裝置內之接觸窗或接觸孔之用。如第6圖所示，所形成之開口OP6具有相同於形成於第二介電層202內之開口OP5特徵尺寸之特徵尺寸，其符合預定特徵尺寸。
於如第4-6圖所示方法中，由於開口OP5的特徵尺寸自其頂部至底部為一致的，而後續形成於第一介電層201內之開口OP6的特徵尺寸不會有減少情形並符合設計目標。因此，後續形成於第一介電層201內開口OP6內作為導電接觸物(未顯示)之元件的功能將不會受到影響，而具有上述元件之半導體裝置的可靠度與量率亦不會受到影響。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可作更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100．．．半導體基板
101．．．第一介電層
102．．．第二介電層
104．．．第三介電層
106．．．蝕刻程序
108．．．蝕刻程序
110．．．蝕刻程序
200．．．半導體基板
201．．．第一介電層
202．．．第二介電層
204．．．第三介電層
206．．．蝕刻程序
208．．．蝕刻程序
210．．．蝕刻程序
OP1、OP2、OP3．．．開口
OP4、OP5、OP6．．．開口
α1．．．夾角
α2．．．夾角
第1-3圖為一系列剖面圖，顯示了依據本發明一實施例之一種半導體裝置內開口之形成方法；以及
第4-6圖為一系列剖面圖，顯示了依據本發明一實施例之一種半導體裝置內開口之形成方法。
200．．．半導體基板
201．．．第一介電層
202．．．第二介電層
204．．．第三介電層
208．．．蝕刻程序
OP4、OP5．．．開口
α2．．．夾角

Claims (10)

  1. 一種半導體裝置內開口之形成方法，包括：提供一半導體基板，該半導體基板具有依序形成於其上之氧化矽層、多晶矽層與氮化矽層；圖案化該氮化矽層，形成一第一開口於該氮化矽層內，其中該第一開口露出了該多晶矽之一表面；施行一第一蝕刻程序，使用包括溴化氫、氧氣及氟碳化合物(CxFy)之蝕刻氣體以形成一第二開口於該多晶矽層內，其中鄰近於該第二開口之該多晶矽層之一側壁大體垂直於該氧化矽層之一頂面，其中該氟碳化合物內之x約介於1-5及y約介於2-8；移除該氮化矽層；以及施行一第二蝕刻程序，形成一第三開口於為該第二開口所露出之該氧化矽層內。
  2. 如申請專利範圍第1項所述之半導體裝置內開口之形成方法，其中該第一蝕刻程序為一乾蝕刻程序。
  3. 如申請專利範圍第1項所述之半導體裝置內開口之形成方法，其中該第二蝕刻程序為一乾蝕刻程序。
  4. 如申請專利範圍第1項所述之半導體裝置內開口之形成方法，其中該氮化矽層係藉由一濕蝕刻程序所移除。
  5. 如申請專利範圍第1項所述之半導體裝置內開口之形成方法，其中該第二開口具有從上至下之一均勻特徵尺寸，而該第三開口具有相似於該第二開口之該特徵尺寸之一特徵尺寸。
  6. 如申請專利範圍第1項所述之半導體裝置內開口之形成方法，其中該氟碳化合物包括CF4、C4F8、CHF3或C2F6。
  7. 如申請專利範圍第1項所述之半導體裝置內開口之形成方法，其中於該第一蝕刻程序中，該氟碳化化物具有約0-50 sccm之一流速。
  8. 如申請專利範圍第1項所述之半導體裝置內開口之形成方法，其中於該第一蝕刻程序中，該溴化氫、該氧氣與該氟碳化物具有約50:0:0-200:20:50之一比例。
  9. 如申請專利範圍第1項所述之半導體裝置內開口之形成方法，其中該半導體基板為一矽基板。
  10. 如申請專利範圍第1項所述之半導體裝置內開口之形成方法，其中鄰近該第二開口之該多晶矽層的該側壁與該氧化物層之該表面間具有約88-90度之夾角。
TW100125077A 2011-07-14 2011-07-15 半導體裝置內開口之形成方法 TWI456690B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/183,358 US8642479B2 (en) 2011-07-14 2011-07-14 Method for forming openings in semiconductor device

Publications (2)

Publication Number Publication Date
TW201304056A true TW201304056A (zh) 2013-01-16
TWI456690B TWI456690B (zh) 2014-10-11

Family

ID=47482915

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100125077A TWI456690B (zh) 2011-07-14 2011-07-15 半導體裝置內開口之形成方法

Country Status (3)

Country Link
US (1) US8642479B2 (zh)
CN (1) CN102881635B (zh)
TW (1) TWI456690B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014005879B4 (de) * 2014-04-16 2021-12-16 Infineon Technologies Ag Vertikale Halbleitervorrichtung
US11627574B2 (en) 2020-06-09 2023-04-11 Qualcomm Incorporated Grouping user equipment based on downlink power

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100280622B1 (ko) * 1998-04-02 2001-03-02 윤종용 반도체 장치의 콘택 형성 방법
US6383941B1 (en) * 2000-07-06 2002-05-07 Applied Materials, Inc. Method of etching organic ARCs in patterns having variable spacings
JP2004006708A (ja) * 2002-03-27 2004-01-08 Sanyo Electric Co Ltd 半導体装置の製造方法
US6849531B1 (en) * 2003-11-21 2005-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Phosphoric acid free process for polysilicon gate definition
TW200729309A (en) * 2006-01-16 2007-08-01 Promos Technologies Inc Method for fabricating a gate
TW200941579A (en) * 2008-01-24 2009-10-01 Tokyo Electron Ltd Method for forming silicon oxide film, storage medium, and plasma processing apparatus
KR20100098843A (ko) * 2009-03-02 2010-09-10 삼성전자주식회사 패턴 형성 방법
US20110244398A1 (en) * 2010-03-30 2011-10-06 United Microelectronics Corp Patterning method

Also Published As

Publication number Publication date
TWI456690B (zh) 2014-10-11
CN102881635B (zh) 2015-09-30
CN102881635A (zh) 2013-01-16
US20130017687A1 (en) 2013-01-17
US8642479B2 (en) 2014-02-04

Similar Documents

Publication Publication Date Title
JP2001308076A (ja) 半導体装置の製造方法
US6589880B2 (en) Fine pattern formation method and semiconductor device or liquid crystal device manufacturing method employing this method
JP2008066713A (ja) フラッシュメモリ素子の製造方法
JP2010087300A (ja) 半導体装置の製造方法
US9230812B2 (en) Method for forming semiconductor structure having opening
US20180211921A1 (en) Interconnect structure and fabricating method thereof
TW201304056A (zh) 半導體裝置內開口之形成方法
US7928000B2 (en) Method for forming self aligned contacts for integrated circuit devices
US7648924B2 (en) Method of manufacturing spacer
JP3585039B2 (ja) ホール形成方法
JP2006032721A (ja) 半導体装置の製造方法
US6613680B2 (en) Method of manufacturing a semiconductor device
TWI642087B (zh) 形成半導體元件的方法
US20020137331A1 (en) Method of forming contact holes of reduced dimensions by using reverse-transcription process
JP2009295785A (ja) 半導体装置の製造方法
JP2008218553A (ja) 半導体装置及びその製造方法
JP2009059855A (ja) ドライエッチング方法及び半導体装置の製造方法
TW508696B (en) Method for etching of mask layer and passivation layer of metal contact windows
KR20060067395A (ko) 금속-절연체-금속 커패시터의 제조 방법
KR100440081B1 (ko) 반도체소자의 도전배선 형성방법
KR100281270B1 (ko) 반도체소자의 콘택 제조방법
US8815740B2 (en) Method for forming pattern and method for fabricating semiconductor device
KR100265340B1 (ko) 반도체소자 제조방법
KR20050068363A (ko) 하드 마스크를 이용한 미세 패턴 형성 방법
KR100443123B1 (ko) 반도체소자의 제조방법