TWI642087B - 形成半導體元件的方法 - Google Patents
形成半導體元件的方法 Download PDFInfo
- Publication number
- TWI642087B TWI642087B TW104105677A TW104105677A TWI642087B TW I642087 B TWI642087 B TW I642087B TW 104105677 A TW104105677 A TW 104105677A TW 104105677 A TW104105677 A TW 104105677A TW I642087 B TWI642087 B TW I642087B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- forming
- semiconductor device
- mask layer
- metal
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一種形成半導體元件的方法,其包含以下步驟。首先,提供一介電層。接著,在該介電層上形成一雙層遮罩層,其中該雙層遮罩層包含金屬濃度不同的二金屬氮化物層。最後,透過該雙層遮罩層在該介電層中形成一第一開口。以及,另一種形成半導體元件的方法,其包含形成一遮罩層,該遮罩層包含金屬濃度是呈一梯度分布的一金屬氮化物層。
Description
本發明是關於一種形成半導體元件的方法,尤指一種利用富氮(nitrogen-rich)的遮罩層於介電層中形成開口的方法。
積體電路(integrated circuit,IC)是藉由形成於基底或不同膜層中的圖案化特徵構成的裝置以及內連線結構所建構。舉例來說,作為半導體積體電路中主要多重金屬內連線(multi-level interconnects)技術的鑲嵌技術,即為在介電材料層中蝕刻出電路圖案,然後將導電材料例如銅填入該電路圖案中,並加以平坦化,進而完成金屬內連線之製作。
隨著半導體元件的持續微型化及半導體製作技術的進步,目前業界常採用雙重曝光技術(double patterning lithography,DPL),或是多重曝光技術(multiple patterning lithography,MPL),以克服原有曝光技術的極限。也就是說,藉由一次以上的微影及蝕刻製程,在目標層(例如介電材料層)的特定區域中定義出較為複雜而密集的圖案。
然而,在每次進行微影及蝕刻製程之後,多少會造成遮罩層的損傷或是表面性質的改變,而後當該遮罩層再次接觸進行後續
微影及蝕刻製程時所使用的清洗溶液、蝕刻劑或化學溶劑,將可能造成遮罩層的遮罩圖案發生變形、變性,或者暴露並損傷目標層的表面,進而影響該遮罩圖案的精確度,其將不利於後續製程的進行或導致後續完成的半導體元件的良率下降。
因此,如何改善圖案化技術以獲得完整的圖案化結構,實為相關技術者所欲改進之課題。
本發明之一目的在於提供一種形成半導體元件的方法,可避免遮罩層的變形、變性,有利於形成具有更佳可靠度的半導體元件。
為達上述目的,本發明之一實施例提供一種形成半導體元件的方法,其包含以下步驟。首先,提供一介電層。接著,在該介電層上形成一雙層遮罩層,其中該雙層遮罩層包含金屬濃度不同的二金屬氮化物層。最後,透過該雙層遮罩層在該介電層中形成一第一開口。
為達上述目的,本發明之另一實施例提供一種形成半導體元件的方法,其包含以下步驟。首先提供一介電層。接著,在該介電層上行成一遮罩層,其中該遮罩層包含金屬濃度是呈一梯度分布的一金屬氮化物。最後,透過該遮罩層在該介電層中形成一第一開口。
本發明的形成半導體元件的方法,其是在介電層上形成有
富氮的金屬遮罩層,透過該金屬遮罩層可避免蝕刻製程所使用的蝕刻劑過度消耗其中的氮成分,因而可有效防止該金屬遮罩層的變形及變性。
100‧‧‧基底
101‧‧‧導電層
110‧‧‧介電層
111、112‧‧‧介電材料層
130‧‧‧金屬遮罩層
131、133‧‧‧第一層
132、134‧‧‧第二層
140‧‧‧圖案化遮罩層
141‧‧‧開口圖案
150‧‧‧雙鑲嵌結構
151、152‧‧‧開口
160‧‧‧插塞結構
170‧‧‧圖案化遮罩層
171、172‧‧‧開口圖案
180‧‧‧開口
190‧‧‧插塞結構
200‧‧‧圖案化光阻層
210‧‧‧有機介電層
220‧‧‧含矽硬遮層
230‧‧‧光阻層
231‧‧‧開口圖案
400‧‧‧圖案化犧牲遮罩層
H1、H2‧‧‧厚度
h‧‧‧厚度
第1圖至第5圖繪示本發明第一實施例中形成半導體元件方法的步驟示意圖。
第6圖繪示本發明第二實施例中形成半導體元件方法的步驟示意圖。
第7圖至第9圖繪示本發明第三實施例中形成半導體元件方法的步驟示意圖。
為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明,下文特列舉本發明之數個較佳實施例,並配合所附圖式,詳細說明本發明的構成內容及所欲達成之功效。
請參考第1圖至第5圖,其繪示本發明一實施例的形成方法的步驟示意圖。首先,如第1圖所示,提供一基底100,並於基底100之上或基底100內形成至少一個導電層101。其中,基底100可以是具有半導體材料的基底,例如是矽基底(silicon substrate)、磊晶矽基底(epitaxial silicon substrate)、矽鍺半導體基底(silicon germanium substrate)、碳化矽基底(silicon carbide substrate)或矽覆絕緣(silicon-on-insulator,SOI)基底等,也可以是具有非半導體材質之基底,例如是玻璃基底(glass substrate),但不以此為限。
在一實施例中,導電層101可以是各式導電單元或金屬接點(metal contact),例如為形成在基底100上的一閘極、接觸插塞(contact plug)、介層插塞(via plug)或導線等,或者是形成在基底100內的汲極、源極等。然而,在其他實施例中,基底100中亦可選擇另包含其他的半導體元件(未繪示)。
接著,再如第1圖所示,依序在基底100上形成一介電層110、一金屬遮罩層130與一圖案化遮罩層140,覆蓋基底100的導電層101。在一實施例中,介電層110可包含多層結構的介電材料層111、112,例如是氧化矽(silicon oxide,SiO)、氮氧化矽(silicon oxynitride,SiNO)、碳氮化矽(silicon carbonitride,SiCN)等低介電常數材料(介電常數值小於3.9)層,但不以此為限。在另一實施例中,可更包含在介電層110內形成一蝕刻停止層(未繪示),例如是形成在二介電材料層111、112之間,以作為後續開口形成時的停止層;或者是亦可選擇形成僅具有單層結構的介電層(未繪示)。
此外,值得特別說明的是,在一實施例中,金屬遮罩層130是包含一富氮的金屬氮化物層,且較佳可具有一雙層結構,且至少該雙層結構的頂層具有富氮的金屬氮化物層。如第1圖所示,金屬遮罩層130包含一第一層131及位在第一層上的一第二層132,其中,第一層131及第二層132可選擇包含相同的金屬氮化物,例如是同時包含氮化鈦(titanium nitride,TiN),或是同時包含氮化鉭(tantalum nitride,TaN),但僅第二層132具有富氮的金屬氮化物層,但不以此為限。在另一實施例中,第一層131及第二層132皆可具有富氮的金屬氮化物層,但分別包含不同濃度的氮化鈦(或氮化鉭)。也就是說,在一實施例中,第二層132可相對於第一層
131具有較低的鈦(或鉭),或者是說,第二層132相對於第一層131具有較高濃度的氮。舉例來說,第一層131中鈦(或鉭)相對於氮的比例例如是0.8至0.9,較佳是0.87;第二層132中鈦(或鉭)相對於氮的比例則例如是0.6至0.8,較佳是0.7,但不以此為限。另外,在另一實施例中,第一層131可相對於第二層132具有較大的厚度,舉例來說,第一層131的厚度H1大體上約為30奈米至400奈米,較佳為360奈米;第二層132(富氮的金屬氮化物層)的厚度H2則大體上不大於10埃,較佳是約為1埃(angstrom)至10埃。而圖案化遮罩層140具有一開口圖案141,例如是包含與金屬遮罩層130具有蝕刻選擇比的材質,如氧化矽、氮化矽(silicon nitride)、氮氧化矽、碳氮化矽等,但不以此為限。
接著,如第2圖所示,在基底100上形成一圖案化光阻層200,覆蓋圖案化遮罩層140,其中,圖案化光阻層200具有至少一開口圖案231。具體來說,在一實施例中,圖案化光阻層200可具有三層結構,包含一有機介電層(organic dielectric layer,ODL)210,例如是由波長365奈米(nm)的I-line光阻材料或酚醛樹脂(novolac resin)所構成;一含矽硬遮罩(silicon-containing hard mask,SHB)層220,例如是由含矽之有機高分子聚合物(organo-silicon polymer)或聚矽物(polysilane)所構成;以及一光阻層230,例如是由波長248奈米(nm)或193奈米波長的光阻材料所構成,例如KrF光阻層,如第2圖所示。然而,本發明的圖案化光阻層200並不以前述結構或材質為限,在另一實施例中,圖案化光阻層200也可選擇具有雙層結構或包含其他材質等,如額外再形成一底抗反射層(bottom anti-reflective coating,BARC,未繪示)。
需進一步說明的是,本發明是以「前溝槽(trench first)」之「雙鑲嵌(dual damascene)製程」為說明態樣,例如包含先利用圖案化遮罩層140的開口圖案141定義一溝槽(trench),再利用光阻層230(圖案化光阻層200)的開口圖案231定義與該接觸溝槽部分重疊的一介質孔(via hole)或一接觸孔(contact hole),如第2圖所示。然而,本領域者應可輕易理解,在本發明的其他實施例中,亦可應用於「前介質孔/接觸孔(via first)」之「雙鑲嵌製程」,先利用圖案化遮罩層140的開口圖案定義一介質孔/接觸孔,之後再利用光阻層230的開口圖案定義一溝槽;或者是應用於其他本領域者熟知的雙鑲嵌製程,如「自對準(self-aligned)」之雙鑲嵌製程等。
後續,如第3圖所示,則可直接進行一蝕刻製程,以透過圖案化光阻層200在介電層110形成至少一開口151。其中,該蝕刻製程,例如是一乾蝕刻製程、濕蝕刻製程或是依序進行乾蝕刻製程及濕蝕刻製程,以將圖案化光阻層200的圖案直接轉移至下方的金屬遮罩層130及介電層110(包含介電材料層112、111),形成穿透介電層110而直接接觸導電層101的開口151。而後,再如第4圖所示,完全移除圖案化光阻層200。此外,在一實施例中,另可選擇在該蝕刻製程後,即進行一清洗製程,例如以氬氣(Ar)對前述形成的開口151的表面進行清洗,以去除蝕刻殘留物。然而,該蝕刻製程並不以前述方式為限,在其他實施例中,也可選擇先將圖案化光阻層200的圖案轉移至下方的金屬遮罩層130,隨即移除圖案化光阻層200。後續再以圖案化的金屬遮罩層為蝕刻遮罩,蝕刻介電層110以形成開口151。
值得特別說明的是,因本發明的方法形成有富氮的金屬遮
罩層130(如前述的第二層132),因此,在進行該蝕刻製程移除圖案化光阻層200時,可避免該蝕刻製程所使用的蝕刻劑,例如是包含氧(O2)、臭氧(O3)、一氧化碳(CO)、二氧化碳(CO2)、碳酸氯(COCl2)或前述成分之組合等,與下方金屬遮罩層130發生反應,消耗金屬遮罩層130的氮而致變形、變性。除此之外,在另一實施例中,當透過圖案化光阻層200定義開口圖案231時,若在完成顯影後檢視(after-develop-inspection,ADI)製程,發現需移除圖案化光阻層200以重新定義新的開口圖案(未繪示)時,或者是在完成前述形成圖案化遮罩層140的開口圖案141的蝕刻後檢視(after-etch-inspection,AEI)製程後,發現需移除圖案化遮罩層140以進行重工(reworking)時,本發明即可以利用此富氮的金屬遮罩層130阻擋該移除製程所使用的蝕刻劑,避免該蝕刻劑過度反應並消耗金屬遮罩層130內的氮,進而有效防止金屬遮罩層130的變形及變性。
最後,進一步以圖案化遮罩層140為蝕刻遮罩,移除被曝露的部份金屬遮罩層130(包含第二層132及第一層131),以在介電層110內形成一開口152,如第5圖所示。具體來說,開口152例如是僅形成在介電材料層112內,並與開口151部分重疊而可共同構成位在介電層110內的一雙鑲嵌結構(開口)150,如第5圖所示。後續,則可完全移除圖案化遮罩層140,並且在雙鑲嵌結構150內形成一插塞結構160,以直接接觸並電連接基底100的導電層101。在一實施例中,插塞結構160可包含一阻障層(barrier layer,未繪示),例如是一鈦(Ti)層、氮化鈦層、鉭(Ta)層或氮化鉭層;以及一接觸金屬層(contact metal layer,未繪示),例如是鎢(W)或鋁(Al),但不以此為限。並且,在另一實施例中,插塞結構160
的形成方法,例如是在完全移除圖案化遮罩層140後,先於雙鑲嵌結構150內依序形成一阻障材料層(未繪示)以及一金屬材料層(未繪示),並透過一平坦化製程,如化學機械拋光製程、蝕刻製程或兩者之組合,移除一部分的該金屬材料層及該阻障材料層,形成包含該阻障層以及該接觸金屬層的插塞結構160,同時完全移除金屬遮罩層130。
由前述步驟,即完成本發明第一實施例的形成方法。其中,該形成方法是在介電層上形成有富氮的金屬遮罩層,透過該金屬遮罩層可避免蝕刻製程所使用的蝕刻劑過度消耗其中的氮成分,因而可有效防止該金屬遮罩層的變形及變性。據此,本發明的方法可適用於前述之雙鑲嵌(dual damascenes)製程,避免在進行第二次圖案化/蝕刻製程或者是後續的清潔製程所使用的蝕刻劑、清洗溶液或化學溶劑等過度反應或消耗遮罩層內的氮成分。或者,亦可在顯影後檢視(after-develop-inspection,ADI)製程或蝕刻後檢視(after-etch-inspection,AEI)製程之後,發現需另進行一重工,以移除圖案化光阻層200來重新定義新的開口圖案(未繪示)時,可避免該移除製程所使用的蝕刻劑,或者是後續清潔製程所使用的清洗溶液或化學溶劑等過度反應或消耗遮罩層內的氮成分。因此,本發明的形成方法主要是利用富氮的金屬遮罩層,防止遮罩層發生變形及變性。
然而,本領域通常知識者也應了解,本發明的形成方法並不限於前述,而可能包含其他步驟或實施樣態。下文將針對本發明形成半導體元件方法的其他實施例或變化型進行說明。且為簡化說明,以下說明主要針對各實施例不同之處進行詳述,而不再對相同
之處作重覆贅述。此外,本發明之各實施例中相同之元件係以相同之標號進行標示,以利於各實施例間互相對照。
請參照第6圖所示,其繪示本發明第二實施例中形成半導體元件方法的步驟示意圖。本實施例的形成方法大體上和前述第一實施例相同,其差異處如第6圖所示,主要在於本實施例的金屬遮罩層130雖同樣具有雙層的富氮金屬氮化物層,且包含一第一層133及一第二層134。然而,在本實施例中,第二層134所含的金屬濃度是從底部朝頂部呈梯度遞減,也就是說,第二層134所含的氮成分是從底部朝頂部呈梯度遞增,如第6圖所示。在一實施例中,第二層134中具有最高氮濃度的該頂部具有一厚度h,該厚度大體上是不大於10埃,較佳是約為1埃(angstrom)至10埃。除前述差異之外,本實施例的其他步驟皆與前述實施例相同,故不再贅述。然而,本發明並不以此為限,在另一實施例中,也可選擇僅形成單層結構的富氮金屬氮化物層(未繪示),且該富氮金屬氮化物層所含的金屬濃度是從底部朝頂部呈梯度遞減(意即,其所含的氮成分是從底部朝頂部呈梯度遞增)。其中,該富氮金屬氮化物層大體上具有一厚度,例如是介於30奈米至400奈米之間,當中具有最高氮濃度的該頂部則大體上具有不大於10埃的一厚度,較佳是約為1埃(angstrom)至10埃。
其次,請參照第7圖至第9圖所示,其繪示本發明第三實施例中形成半導體元件方法的步驟示意圖。本實施例的形成方法雖是以雙重曝光技術來定義接觸溝槽圖案,但其前段製程與前述第一實施例的第1圖大體相同。具體來說,其主要差異在於,在形成如第1圖所示的雙層金屬遮罩層130(包含第一層131及第二層132)
後,接著形成如第7圖所示的圖案化遮罩層170。在一實施例中,圖案化遮罩層170具有一開口圖案171,以定義一部份的介質孔/接觸孔圖案。此外,圖案化遮罩層170例如較佳是包含與金屬遮罩層130具有蝕刻選擇比的材質,如氧化矽、氮化矽(silicon nitride)、氮氧化矽、碳氮化矽等,但不以此為限。
接著,再如第7圖所示,於基底100上形成一圖案化犧牲遮罩層400,填滿圖案化遮罩層170的開口圖案171,以定義另一部分的該介質孔/接觸孔圖案。後續,則進行一蝕刻製程,例如是一乾蝕刻製程、濕蝕刻製程或是依序進行乾蝕刻製程及濕蝕刻製程,以將圖案化犧牲遮罩層400的圖案轉移至下方的圖案化遮罩層170,形成開口圖案172。而後,完全移除圖案化犧牲遮罩層400。
請參照第8圖所示,在形成開口圖案172之後,直接進行另一蝕刻製程,例如是一乾蝕刻製程、濕蝕刻製程或是依序進行乾蝕刻製程及濕蝕刻製程,以將圖案化遮罩層170的開口圖案171、172直接轉移至下方的金屬遮罩層130(包含第二層132及第一層131),以及介電層110(包含介電材料層112、111)中,形成穿透介電層110而直接接觸導電層101的開口180。而後,可選擇性地進行一清洗製程,例如以氬氣對前述形成的開口180的表面進行清洗,以去除蝕刻殘留物。
其中,本實施例雖是以顯影-顯影-蝕刻(photolithography-photolithography-etch,2P1E)的操作方式為說明樣態,例如包含先在圖案化遮罩層170形成開口圖案171、172,再同時將開口圖案171、172轉移至介電層110以形成開口180,但本發明並不以此為
限。在另一實施例中,亦可選擇以顯影-蝕刻-顯影-蝕刻(photolithography-etch-photolithography-etch,2P2E)的操作方式進行,例如是在形成開口圖案171後,先操作一蝕刻製程,將開口圖案171轉移至介電層110而形成一部份的開口180,再依序形成開口圖案172及另一部份的開口180。
最後,如第9圖所示,完全移除圖案化遮罩層170,並且在開口180內形成一插塞結構190,以直接接觸並電連接基底100的導電層101。其中,插塞結構190的形成方法,例如是在完全移除圖案化遮罩層170後,先於開口180內依序形成一阻障材料層(未繪示)以及一金屬材料層(未繪示),並透過一平坦化製程,如化學機械拋光製程、蝕刻製程或兩者之組合,移除一部分的該金屬材料層及該阻障材料層,形成包含一阻障層(未繪示)以及一接觸金屬層(未繪示)的插塞結構190,同時完全移除金屬遮罩層130。
由前述步驟,即完成本發明第三實施例的形成方法,其中,該形成方法是在介電層上形成有富氮的金屬遮罩層。據此,本發明的方法可用於雙重曝光技術來定義介質孔/接觸孔圖案,避免在進行第二次圖案化/蝕刻製程或者是後續的清潔製程所使用的蝕刻劑、清洗溶液或化學溶劑等過度反應或消耗遮罩層內的氮成分,又或者是,在完成顯影後檢視(ADI)製程或蝕刻後檢視(AEI)製程之後,發現需進行一重工步驟,以移除圖案化光阻層來重新定義新的開口圖案時,進而防止遮罩層發生變形及變性。
此外,在其他實施例中,也可選擇形成雙層的金屬遮罩層,但僅有其底層具有富氮金屬氮化物層(未繪示),藉此,即可省略圖案
化遮罩層170而直接將開口圖案形成在金屬遮罩層,並直接以該金屬遮罩層的頂層作為形成介質孔/接觸孔的蝕刻遮罩。同時,利用該金屬遮罩層的底層(富氮金屬氮化物層)阻擋圖案化/蝕刻製程或者是後續的清潔製程所使用的蝕刻劑、清洗溶液或化學溶劑等,避免過度反應或消耗遮罩層內的氮成分。前述僅底層具有富氮金屬氮化物層的金屬遮罩層亦可進一步應用於前述的第一及第二實施例中,容不再贅述。
綜上而言,本發明的形成半導體元件的方法主要是在介電層上形成有包含富氮的金屬遮罩層的金屬遮罩層。其中,該金屬遮罩層可具有一雙層結構的一金屬氮化物,如同時包含氮化鈦或氮化鉭;並且,該雙層結構的頂層較佳可相對於底層具有較低的金屬濃度(也就是說,其頂層可相對於底層具有較高的氮濃度)以及較薄的厚度(不大於10埃,較佳是約為1埃至10埃)。舉例來說,底層中的金屬濃度相對於氮濃度的比例例如是0.8至0.9,較佳是0.87,而頂層的金屬濃度相對於氮濃度的比例則例如是0.6至0.8。反之,亦可使底層相對於頂層具有較低的金屬濃度(即具有較高的氮濃度)。此外,該頂層所含的金屬濃度亦可選擇呈一梯度,例如是從該底層的底部朝頂部呈梯度遞減(也就是說,該頂層所含的氮濃度亦可選擇是從該底層的底部朝頂部呈梯度遞增)。或者,該金屬遮罩層也可具有一單層結構,且該單層金屬遮罩層所含的金屬濃度從該底層的底部朝頂部呈梯度遞減(意即,其所含的氮成分是從底部朝頂部呈梯度遞增);且該金屬遮罩層具有最高氮濃度的頂部大體上具有不大於10埃的一厚度,較佳是約為1埃至10埃。透過形成前述的富氮金屬遮罩層,本發明的形成方法可防止蝕刻製程所使用的蝕刻劑過度消耗其中的氮成分,以避免該金屬遮罩層的變形及變性。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
Claims (16)
- 一種形成半導體元件的方法,包含以下步驟:提供一介電層;在該介電層上形成一雙層遮罩層,其中該雙層遮罩層包含金屬濃度不同的二金屬氮化物層;以及透過該雙層遮罩層在該介電層中形成一第一開口。
- 如申請專利範圍第1項所述之形成半導體元件的方法,其中,該二金屬氮化物層包含一第一層以及設置在該第一層上的一第二層,且該第二層的金屬濃度小於該第一層的金屬濃度。
- 如申請專利範圍第2項所述之形成半導體元件的方法,其中,該第二層的金屬濃度是呈梯度分布。
- 如申請專利範圍第3項所述之形成半導體元件的方法,其中,該第二層的金屬濃度是從底部朝頂部呈梯度遞減。
- 如申請專利範圍第2項所述之形成半導體元件的方法,其中,該第二層的金屬濃度相對於氮濃度的比例大體上介於0.6至0.8。
- 如申請專利範圍第2項所述之形成半導體元件的方法,其中,該第一層及該第二層皆包含氮化鈦或氮化鉭。
- 如申請專利範圍第2項所述之形成半導體元件的方法,其中,該第二層具有一厚度,該厚度介於1埃至10埃。
- 如申請專利範圍第1項所述之形成半導體元件的方法,其中,該第一開口包含一雙鑲嵌結構。
- 如申請專利範圍第8項所述之形成半導體元件的方法,其中,該第一開口的形成步驟包含:在該介電層中形成一溝槽;以及在該介電層中形成一介質孔或一接觸孔。
- 如申請專利範圍第1項所述之形成半導體元件的方法,更包含:透過該雙層遮罩層在該介電層中形成一第二開口,其中該第一開口及該第二開口是利用一雙重曝光技術形成。
- 一種形成半導體元件的方法,包含以下步驟:提供一介電層;在該介電層上形成一遮罩層,其中該遮罩層包含金屬濃度是呈一梯度分布的一金屬氮化物層;以及透過該遮罩層在該介電層中形成一第一開口。
- 如申請專利範圍第11項所述之形成半導體元件的方法,其中,該遮罩層的頂部具有最小的金屬濃度。
- 如申請專利範圍第12項所述之形成半導體元件的方法,其中,該金屬濃度相對於氮濃度的比例大體上介於0.6至0.8。
- 如申請專利範圍第12項所述之形成半導體元件的方法,其中,該頂部具有一厚度,該厚度介於1埃至10埃。
- 如申請專利範圍第11項所述之形成半導體元件的方法,其中,該遮罩層包含氮化鈦或氮化鉭。
- 如申請專利範圍第11項所述之形成半導體元件的方法,其中,該遮罩層具有一厚度,該厚度介於30奈米至400奈米。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104105677A TWI642087B (zh) | 2015-02-17 | 2015-02-17 | 形成半導體元件的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104105677A TWI642087B (zh) | 2015-02-17 | 2015-02-17 | 形成半導體元件的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201631628A TW201631628A (zh) | 2016-09-01 |
TWI642087B true TWI642087B (zh) | 2018-11-21 |
Family
ID=57443020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104105677A TWI642087B (zh) | 2015-02-17 | 2015-02-17 | 形成半導體元件的方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI642087B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI771021B (zh) * | 2021-05-26 | 2022-07-11 | 南亞科技股份有限公司 | 形成半導體結構的方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010045389A (ko) * | 1999-11-04 | 2001-06-05 | 박종섭 | 반도체 소자의 게이트 전극 형성 방법 |
KR20060003261A (ko) * | 2004-07-05 | 2006-01-10 | 삼성전자주식회사 | 엠아이엠 캐패시터를 갖는 반도체 소자의 형성 방법 |
KR20100025715A (ko) * | 2008-08-28 | 2010-03-10 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 패턴 형성방법 |
US20100093144A1 (en) * | 2005-08-18 | 2010-04-15 | Hynix Semiconductor Inc. | Semiconductor device utilizing a metal gate material such as tungsten and method of manufacturing the same |
US20110241107A1 (en) * | 2005-12-01 | 2011-10-06 | Hynix Semiconductor Inc. | Semiconductor device and method of manufacturing the same |
-
2015
- 2015-02-17 TW TW104105677A patent/TWI642087B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010045389A (ko) * | 1999-11-04 | 2001-06-05 | 박종섭 | 반도체 소자의 게이트 전극 형성 방법 |
KR20060003261A (ko) * | 2004-07-05 | 2006-01-10 | 삼성전자주식회사 | 엠아이엠 캐패시터를 갖는 반도체 소자의 형성 방법 |
US20100093144A1 (en) * | 2005-08-18 | 2010-04-15 | Hynix Semiconductor Inc. | Semiconductor device utilizing a metal gate material such as tungsten and method of manufacturing the same |
US20110241107A1 (en) * | 2005-12-01 | 2011-10-06 | Hynix Semiconductor Inc. | Semiconductor device and method of manufacturing the same |
KR20100025715A (ko) * | 2008-08-28 | 2010-03-10 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 패턴 형성방법 |
Also Published As
Publication number | Publication date |
---|---|
TW201631628A (zh) | 2016-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI544517B (zh) | 半導體裝置的製作方法 | |
US9508560B1 (en) | SiARC removal with plasma etch and fluorinated wet chemical solution combination | |
US6291137B1 (en) | Sidewall formation for sidewall patterning of sub 100 nm structures | |
US7939446B1 (en) | Process for reversing tone of patterns on integerated circuit and structural process for nanoscale fabrication | |
US20050214694A1 (en) | Pattern formation method | |
TWI536520B (zh) | 半導體裝置及方法 | |
US7611994B2 (en) | Fine patterning method for semiconductor device | |
KR19990007413A (ko) | 다중층 배선을 갖는 반도체 장치의 제조 방법 | |
JP3757213B2 (ja) | 半導体装置の製造方法 | |
JP2003045964A (ja) | 半導体装置及びその製造方法 | |
CN110931354B (zh) | 半导体结构以及半导体结构的制造方法 | |
TW201801181A (zh) | 半導體裝置之形成方法 | |
TW202145392A (zh) | 半導體結構 | |
US6767825B1 (en) | Etching process for forming damascene structure of the semiconductor | |
US20070238306A1 (en) | Method of forming dual damascene semiconductor device | |
TWI744897B (zh) | 形成半導體裝置結構的方法 | |
TWI642087B (zh) | 形成半導體元件的方法 | |
JP2005328060A (ja) | 半導体装置の製造方法 | |
JP3000935B2 (ja) | 半導体装置の製造方法 | |
US9018097B2 (en) | Semiconductor device processing with reduced wiring puddle formation | |
JP2010056112A (ja) | 半導体装置の製造方法 | |
JP3704030B2 (ja) | 半導体装置の製造方法 | |
US6815337B1 (en) | Method to improve borderless metal line process window for sub-micron designs | |
JP2006344815A (ja) | 半導体装置の製造方法 | |
TW201304056A (zh) | 半導體裝置內開口之形成方法 |