KR100839952B1 - 다결정 3Ｃ－ＳｉＣ 박막 식각방법 - Google Patents

다결정 3Ｃ－ＳｉＣ 박막 식각방법 Download PDF

Info

Publication number
KR100839952B1
KR100839952B1 KR1020070035140A KR20070035140A KR100839952B1 KR 100839952 B1 KR100839952 B1 KR 100839952B1 KR 1020070035140 A KR1020070035140 A KR 1020070035140A KR 20070035140 A KR20070035140 A KR 20070035140A KR 100839952 B1 KR100839952 B1 KR 100839952B1
Authority
KR
South Korea
Prior art keywords
etching
polycrystalline
thin film
sic thin
sic
Prior art date
Application number
KR1020070035140A
Other languages
English (en)
Inventor
정귀상
Original Assignee
울산대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 울산대학교 산학협력단 filed Critical 울산대학교 산학협력단
Priority to KR1020070035140A priority Critical patent/KR100839952B1/ko
Application granted granted Critical
Publication of KR100839952B1 publication Critical patent/KR100839952B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 다결정 3C-SiC 박막 식각방법에 관한 것으로서, 이산화규소/실리콘(SiO2/Si) 기판위에 주입되는 캐리어 가스, 전구체 및 수소(H2)를 주입하여 대기압 고온 화학기상증착(APCVD)법으로 다결정 3C-SiC 박막을 성장시키는 다결정성장단계, 상기 성장한 다결정 3C-SiC 박막 상에 식각 마스크를 형성한 후 하드 베이킹(Hard Baking)하는 마스크형성단계 및 원하는 패턴 형상만을 남겨 놓기 위한 건식식각을 통해 패턴을 형성하는 식각수행단계를 포함하는 식각방법을 제공함으로써, 산소 유량, 고주파 전력, 챔브 압력, 및 전극간격을 조절하여 언더컷(undercut)의 형성 없이 수직적인 식각을 할 수 있고, 박막에 손상 없이 M/NEMS 구조물을 제작이 가능하며 빠른 식각율을 가지는 효과가 있다.
또한, 전극 간격을 조절하여 CHF3 특유의 고분자인 폴리머가 측벽에 형성되어 수직적인 식각이 가능하며, 아르곤 가스를 조절하여 가장 이상적인 식각을 얻을 수 있어 표면/벌크 마이크로머시닝기술을 이용한 차세대 극한 환경, RF 그리고 바이오용 M/NEMS에서도 쉽게 적용 할 수 있도록 하는 효과가 있다.
다결정 3C-SiC 박막, RF 마그네트론 반응성 이온 식각(RIE)

Description

다결정 3Ｃ－ＳｉＣ 박막 식각방법{Etching method of poly-crystal 3C-SiC thin film}
도 1은 본 발명의 실시예에 따른 RF 마그네트론 RIE 장치의 구성을 간략하게 보인 예시도.
도 2는 본 발명의 실시예에 따른 산소 유량과 고주파 전력에 따른 다결정 3C-SiC의 식각율 변화를 보인 그래프.
도 3은 본 발명의 실시예에 따른 챔브 압력과 전극간격에 따른 다결정 3C-SiC의 식각율을 보인 그래프.
도 4는 본 발명의 실시예에 따른 산소 주입량과 고주파 전력에 따라 식각된 다결정 3C-SiC 박막의 표면 평탄도 변화를 보인 그래프.
도 5a,5b는 본 발명의 실시예에 따른 식각 전후 다결정 3C-SiC 박막의 표면 AFM 이미지를 보인 예시도.
도 6은 본 발명의 실시예에 따른 챔브 압력과 전극 간격에 의해 식각된 다결정 3C-SiC의 표면 평탄도를 보인 그래프.
도 7a~7d는 본 발명의 실시예에 따른 트리 플로로 메탄(CHF3)과 산소(O2)의 혼합가스에 첨가되는 아르곤(Ar) 가스의 양에 의한 다결정 3C-SiC 박막의 식각 변 화를 보인 예시도.
**도면에 사용된 주요부호에 대한 설명**
100 : 챔버 100 : 접지된 전극
120 : 파워된 전극 130 : 로타리 펌프
본 발명은 다결정 3C-SiC 박막 식각방법에 관한 것으로서, 더욱 상세하게는 RF 마그네트론 반응성 이온 식각을 이용하여 성장한 다결정 3C-SiC 박막을 식각하는 방법에 관한 것이다.
최근, 고온, 고압, 고주파수, 내방사성, 내마모성 및 내부식성을 가지는 탄화규소(Silicon carbide, SiC)가 차세대 반도체로 빠른 성장을 보이고 있다.
특히, SiC는 Si보다 우수한 공진 주파수(600 ㎒)와, 생체와 고온에서 매우 안정적이기 때문에 향후 자동차, 선박, 우주항공 산업 등의 극한 환경뿐만 아니라 차세대 RF 및 바이오용 미세전자기계시스템(MEMS)으로써 주목을 받고 있다.
상기 SiC중에서도 육방형 결정 구조로 벌크형으로 성장된 4H, 6H-SiC는 비교적 성장이 쉽지만, 대면적화가 어려우며 미세가공이 불가능하고 고가격화로 인해 대량생산이 어렵다. 또한 화학적으로 결합력이 강하여 모스(Mohs’) 지수가 약 9 정도로 다이아몬드에 상응하는 견고함을 지니고 있어 고온, 고압, 진동 등 극한 환 경에서도 사용 가능하지만, 마이크로머시닝에 의한 미세가공기술이 어렵다.
그러나 Si기판위에 이종결정 성장된 ?- 혹은 3C-SiC는 저가격으로 대면적 성장이 가능하며 미세구조물 제작이 용이할 뿐만 아니라 400℃ 이상의 초고용 MEMS 분야에 활용이 가능하지만, 한국공개특허 제2003-34304호에 개시된 바와 같이 Si기판위에 1300℃ 이상의 고온에서 이종결정 성장된 단결정 3C-SiC는 Si와 SiC 경계면에서 8%의 열팽창 계수차이와 20%의 격자 부정합 등으로 발생한 큰 잔류응력 그리고 고온에서의 계면 누설전류 때문에 제조된 부품의 성능을 크게 떨어뜨리는 문제점이 있었다.
이러한 문제점을 해결하고자 산화막 혹은 질화막위에 저온에서 성장 가능한 다결정 3C-SiC가 주목을 받고 있는데, 다결정 3C-SiC는 400 GPa 이상의 우수한 Young's module과 표면/벌크 마이크로머시닝기술을 쉽게 적용할 수 있기 때문에 SiC-M/NEMS용으로써 연구가 활발히 진행되고 있다.
물리적, 화학적으로 안정하고 광대역 반도체인 다결정 3C-SiC를 차세대 M/NEMS에 적용하기 위해서는 무엇보다도 미세가공공정 즉, 식각공정 기술개발이 필요한데, 건식식각을 주로 사용하였다. 특히 건식식각 중에서도 유도/트랜스 결합 플라즈마(inductively/ transformer coupled plasma, ICP/TCP) 및 전자 사이클로트론 공명(electron cyclotron resonance, ECR)은 식각속도는 빠르지만 고가의 장비이며, 반응성 이온 식각(Reactive Ion Etching, RIE)는 사불화탄소(CF4)와 불화유황(SF6)을 산소(O2)와 혼합한 가스를 사용하여 식각을 하는데, 반응 생성물이 시료 에 부착됨에 따라 식각 후 표면이 거칠어지고, 높은 이온 에너지 충돌로 인하여 기판에 손상을 줄 뿐만 아니라 낮은 식각 선택비를 갖는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 창안한 것으로서, RF 마그네트론 반응성 이온 식각(RIE)을 이용하여 적은 에너지로 기판에 손상 없이 식각이 가능하고, 측벽 보호막의 형성으로 수직적 식각이 가능하도록 하는 방법을 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 다결정 3C-SiC 박막 식각방법은, 이산화규소/실리콘(SiO2/Si) 기판위에 주입되는 캐리어 가스, 전구체 및 수소(H2)를 주입하여 대기압 고온 화학기상증착(APCVD)법으로 다결정 3C-SiC 박막을 성장시키는 다결정성장단계, 상기 성장한 다결정 3C-SiC 박막 상에 식각 마스크를 형성한 후 하드 베이킹(Hard Baking)하는 마스크형성단계 및 원하는 패턴 형상만을 남겨 놓기 위한 건식식각을 통해 패턴을 형성하는 식각수행단계를 포함하는 것을 특징으로 한다.
이하, 본 발명의 실시예에 따른 구성을 첨부한 도면을 참조하여 상세히 설명 하면 다음과 같다.
도 1은 본 발명의 실시예에 따른 RF 마그네트론 RIE 장치의 구성을 간략하게 보인 예시도이다.
도 1에 도시한 바와 같이 챔버(100)와 접지된 전극(grounded electrode, 110)과 파워된 전극(powered electrode, 120)은 산화 피막이 입혀진 알루미늄(Al)으로 만들어 졌으며, 웨이퍼가 한 장씩 처리될 수 있도록 설계된 상기 평행판 전극(110, 120)에 13.56 ㎒의 고주파가 가해지고, 반응성 가스는 MFC(미도시)에 의해 제어되어 접지된 전극(110)을 통해 공급되며, 배기는 로타리 펌프(130)로 이루어진다.
이와 같이 구성한, 본 발명의 실시예에 따른 동작 과정을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
먼저, 이산화규소/실리콘(SiO2/Si) 기판위에 캐리어 가스(Ar) 10 slm, 전구체 HMDS (Si2(CH3)6)를 2 sccm 및 수소(H2)를 100 sccm 주입하여 대기압 고온 화학기상증착(APCVD)법으로 다결정 3C-SiC 박막을 5000 ? 성장시킨다.
이후, 성장한 다결정 3C-SiC 박막 상에 식각 마스크를 형성한 후 하드 베이킹(Hard Baking)한다.
즉, 성장한 다결정 3C-SiC 박막 상에 SiC와 10의 선택비를 가지는 알루미늄(Al)막(식각 마스크)을 RF 마그네트론 스퍼터링법으로 5000 ? 성장시킨 다음 그 위에 사진감광제를 이용하여 패턴을 형성한 후 하드베이킹 한다.
상기 하드베이킹 수행이 완료되면 원하는 패턴 형상만을 남겨 놓기 위한 식각을 통해 패턴을 형성하는데, 상기 식각 마스크 상에 반응성 가스인 혼합가스를 주입한 후 RF 마그네트론 반응성 이온 식각(RIE)을 이용하여 건식식각을 수행함으로써, 원하는 패턴을 형성한다. 이때 상기 혼합가스는 트리 플로로 메탄(CHF3), 아르곤(Ar) 및 산소(O2)의 혼합가스를 사용한다.
또한, 상기 식각 과정을 수행 중 소정 범위에서 산소 주입량, 고주파 전력(RF power), 챔프 압력 및 전극간격을 조절하여 식각속도 및 표면 평탄도를 향상시킨다.
즉, 먼저 산소 주입량과 고주파 전력을 조절하여 식각속도를 향상시키는 과정을 설명하면, 도 2에 도시한 바와 같이 트리 플로로 메탄(CHF3) 가스를 30 sccm만 주입하였을 경우, 식각율이 약 130 Å/min 으로 매우 낮았으나, 산소(O2) 유량이 증가할수록 F radical이 다량으로 생성되기 때문에 식각 속도가 증가했다. 그러나, 산소(O2) 유량이 포화되면 F radical과 산소(O2)가 반응하여 SiOxFy가 시료 표면에 퇴적되면서 식각 속도는 오히려 더 낮아지지만, 산소(O2) 40 %에서 약 345 Å/min의 식각 속도로 SiOxFy가 측벽에 부착 되어 측벽 보호막을 형성함으로써, 언더컷(undercut)이 발생하지 않고 수직적인 식각이 가능함을 알 수 있다.
또한, 일반적으로 반응성 이온 식각(RIE)으로 식각할 경우, 고주파 전력(RF power) 역시 증가할수록 식각율은 증가하는데, 이는 전력이 증가하면 이온 에너지가 커지고 이 때문에 표면층에서의 반응이 활발하게 되어 식각 속도가 증가한다. 그러나, 이온 에너지가 너무 크게 되면 시료 표면에 손상이 생겨 비수직적 식각 특성이 나타나거나 이온이 시료에 확산하는 현상이 일어날 가능성이 커진다. 따라서, 200 W에 약 300 Å/min의 식각 속도를 보였지만, 도 2에서와 같이 110W의 비교적 낮은 에너지에서는 약 345 Å/min의 높은 식각율이 나타났다.
도 3은 본 발명의 실시예에 따른 챔브 압력과 전극간격에 따른 다결정 3C-SiC의 식각율을 보인 그래프이다.
도 3에 도시한 바와 같이 챔프 압력이 20 mTorr에서 약 400 Å/min로 가장 빠른 식각율이 보였다. 압력을 계속 증가 시키면 radical과 이온양이 포화되어 재결합 확률이 높아짐에 따라 radical이 감소하기 때문에 식각율이 감소한다. 또한, 일부 가스가 챔브 밖으로 빠져나가 완전한 플라즈마를 형성할 수 없었기 때문에 10 mTorr이하의 저압에서도 식각율이 매우 저조한 것을 알 수 있다.
또한, 전극간격이 2 cm에서는 식각율이 약 310 Å/min으로 나타났지만, 기판의 이온 충격량이 증가하여 패턴이 제대로 형성되지 못했다. 5 cm에서는 트리 플로로 메탄(CHF3) 특유의 고분자인 폴리머가 생성됨에 따라 측벽보호막으로 작용하여 식각 속도가 225 Å/min로 감소함을 알 수 있으며, 이는 수직적인 식각이 가능하다는 의미이다. 그러나 더욱 더 간격을 넓히면 8 cm에서 다시 식각 속도가 증가하였지만, 수직적 식각이 형성되지 않음을 알 수 있다.
도 4는 본 발명의 실시예에 따른 산소 주입량과 고주파 전력에 따라 식각된 다결정 3C-SiC 박막의 표면 평탄도 변화를 보인 그래프이다.
도 4에 도시한 바와 같이 식각 전 다결정 3C-SiC의 RMS는 13.09 nm이였다. 트리 플로로 메탄(CHF3) 가스만 주입했을 경우, 화학적 클리닝(cleaning) 작용으로 RMS 값이 11.78 nm로 식각 전보다 감소했다. 그러나, 산소(O2) 양이 증가할수록 F radical이 증가하여 식각 속도는 증가하고 거칠기 또한 증가하였다. 반면에 산소(O2) 60 %에서는 표면 전체에 퇴적물이 발생하여 RMS가 다시 감소하였다. 또한, 고주파 전력이 낮을수록 식각된 3C-SiC 박막 표면의 RMS 값은 감소함을 알 수 있다.
즉, 도 5a, 5b에 도시한 바와 같이 다결정 3C-SiC의 식각 전 이미지(도 5a)와 70 W에서 식각했을 경우의 표면 이미지(도 5b)를 비교하여 보면, 70 W 이하부터는 식각 속도는 느리지만 식각된 다결정 3C-SiC의 표면에 손상이 거의 발생하지 않아 M/NEMS 구조물을 제작이 가능함을 알 수 있다.
도 6은 본 발명의 실시예에 따른 챔브 압력과 전극 간격에 의해 식각된 다결정 3C-SiC의 표면 평탄도를 보인 그래프이다.
도 6에 도시한 바와 같이 압력이 낮을수록 RMS의 값은 감소하여, 20 mTorr에서 가장 빠른 식각율을 보인 반면, RMS는 40 mTorr 보다 거칠지 않았다. 그러나 전극 간격은 짧아질수록 기판의 닿은 이온 충격량이 증가하여 RMS 값이 커진다. 특 히, 3 cm에서는 RMS의 값이 18 nm 이상으로 높은 값으로 나타나기 때문에 간격을 3 cm 미만으로 선택하는 것이 바람직함을 알 수 있다.
또한, 아르곤(Ar) 가스의 양을 조절하여 이상적인 이방성 식각이 가능하도록 한다. 즉 도 7a~7d에 도시한 바와 같이 CHF3와 O2 가스로만 식각했을 경우(도 7a), 수직적인 식각이 가능했지만 식각된 단면에 거칠음을 확인할 수 있다. 그러나, 이르곤(Ar) 가스를 5 sccm (16 %)를 추가한 경우 가장 이상적인 이방성 식각을 나타냈다(도 7b). 이때 평균 식각 속도는 약 330 ?/min였다. 반면에 아르곤(Ar)가스 양이 증가할수록 표면에 이온 충돌 계수가 증가하여 식각된 표면에 손상을 줄 뿐만 아니라(도 7c), 마스크까지 제거되어 마스크 역할을 할 수 없게 된다(도 7d).
이상에서 설명한 바와 같이 본 발명에 따른 다결정 3C-SiC 박막 식각방법은, 산소 유량, 고주파 전력, 챔브 압력, 및 전극간격을 조절하여 언더컷(undercut)의 형성 없이 수직적인 식각을 할 수 있고, 박막에 손상 없이 M/NEMS 구조물을 제작이 가능하며 빠른 식각율을 가지는 효과가 있다.
또한, 전극 간격을 조절하여 CHF3 특유의 고분자인 폴리머가 측벽에 형성되어 수직적인 식각이 가능하며, 아르곤 가스를 조절하여 가장 이상적인 식각을 얻을 수 있어 표면/벌크 마이크로머시닝기술을 이용한 차세대 극한 환경, RF 그리고 바이오용 M/NEMS에서도 쉽게 적용 할 수 있도록 하는 효과가 있다.

Claims (13)

  1. 이산화규소/실리콘(SiO2/Si) 기판위에 주입되는 캐리어 가스, 전구체 및 수소(H2)를 주입하여 대기압 고온 화학기상증착(APCVD)법으로 다결정 3C-SiC 박막을 성장시키는 다결정성장단계,
    상기 성장한 다결정 3C-SiC 박막 상에 식각 마스크를 형성한 후 하드 베이킹(Hard Baking)하는 마스크형성단계 및
    원하는 패턴 형상만을 남겨 놓기 위한 건식식각을 통해 패턴을 형성하는 식각수행단계를 포함하는 것을 특징으로 하는 다결정 3C-SiC 박막 식각방법.
  2. 제1항에 있어서, 상기 마스크형성단계는
    성장한 다결정 3C-SiC 박막 상에 SiC와 10의 선택비를 가지는 알루미늄(Al)막을 성장시키는 단계 및
    상기 알루미늄막을 사진감광제를 이용하여 패턴 형성 후 하드베이킹 하는 단계를 더 포함하는 것을 특징으로 하는 다결정 3C-SiC 박막 식각방법.
  3. 제2항에 있어서, 상기 알루미늄(Al)막을 성장시키는 단계는
    RF 마그네트론 스퍼터링법으로 성장시키는 것을 특징으로 하는 다결정 3C-SiC 박막 식각방법.
  4. 제1항에 있어서, 상기 식각수행단계는
    상기 식각 마스크 상에 반응성 가스인 혼합가스의 주입을 통한 건식식각을 수행하여 원하는 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 다결정 3C-SiC 박막 식각방법.
  5. 제4항에 있어서, 상기 식각수행단계는
    RF 마그네트론 반응성 이온 식각(RIE)을 이용하여 식각하는 것을 특징으로 하는 다결정 3C-SiC 박막 식각방법.
  6. 제4항에 있어서, 상기 혼합가스는
    트리 플로로 메탄(CHF3), 아르곤(Ar) 및 산소(O2)의 혼합가스인 것을 특징으로 하는 다결정 3C-SiC 박막 식각방법.
  7. 제4항에 있어서, 상기 식각수행단계는
    상기 트리 플로로 메탄(CHF3)과 산소(O2)가 반응하여 측벽 보호막(SiOxFy)이 발생하는 것을 특징으로 하는 다결정 3C-SiC 박막 식각방법.
  8. 제7항에 있어서,
    상기 식각수행단계는 식각 마스크 식각 시 수직적인 식각을 수행하는 것을 특징으로 하는 다결정 3C-SiC 박막 식각방법.
  9. 제4항에 있어서, 상기 식각수행단계는
    산소 주입량, 고주파 전력(RF power), 챔프 압력 및 전극간격을 조절하여 식각하는 것을 특징으로 하는 다결정 3C-SiC 박막 식각방법.
  10. 제9항에 있어서,
    상기 산소 주입량은 30% ~ 50%의 범위에서 선택하는 것을 특징으로 하는 다결정 3C-SiC 박막 식각방법.
  11. 제9항에 있어서,
    상기 고주파 전력은 110W ~ 200W의 범위에서 선택하는 것을 특징으로 하는 다결정 3C-SiC 박막 식각방법.
  12. 제9항에 있어서,
    상기 챔프 압력은 10 ~ 20 mTorr의 범위에서 선택하는 것을 특징으로 하는 다결정 3C-SiC 박막 식각방법.
  13. 제9항에 있어서,
    상기 전극간격은 3 ~ 5 ㎝의 범위에서 선택하는 것을 특징으로 하는 다결정 3C-SiC 박막 식각방법.
KR1020070035140A 2007-04-10 2007-04-10 다결정 3Ｃ－ＳｉＣ 박막 식각방법 KR100839952B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070035140A KR100839952B1 (ko) 2007-04-10 2007-04-10 다결정 3Ｃ－ＳｉＣ 박막 식각방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070035140A KR100839952B1 (ko) 2007-04-10 2007-04-10 다결정 3Ｃ－ＳｉＣ 박막 식각방법

Publications (1)

Publication Number Publication Date
KR100839952B1 true KR100839952B1 (ko) 2008-06-20

Family

ID=39771979

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070035140A KR100839952B1 (ko) 2007-04-10 2007-04-10 다결정 3Ｃ－ＳｉＣ 박막 식각방법

Country Status (1)

Country Link
KR (1) KR100839952B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317670A (ja) 2004-04-27 2005-11-10 Japan Science & Technology Agency （１００）配向した立方晶炭化珪素結晶膜の作製方法
JP2006036613A (ja) 2004-07-30 2006-02-09 Nagaoka Univ Of Technology ケイ素基板上に立方晶炭化ケイ素結晶膜を形成する方法
KR20060038597A (ko) * 2004-10-30 2006-05-04 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317670A (ja) 2004-04-27 2005-11-10 Japan Science & Technology Agency （１００）配向した立方晶炭化珪素結晶膜の作製方法
JP2006036613A (ja) 2004-07-30 2006-02-09 Nagaoka Univ Of Technology ケイ素基板上に立方晶炭化ケイ素結晶膜を形成する方法
KR20060038597A (ko) * 2004-10-30 2006-05-04 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법

Similar Documents

Publication Publication Date Title
JP3000717B2 (ja) ドライエッチング方法
EP2595180B1 (en) Etching method
CN109690735B (zh) 用于高纵横比结构的剥离方法
Chen et al. Vertical high quality mirrorlike facet of GaN-based device by reactive ion etching
KR100707983B1 (ko) 산화막의 원자층 에칭방법
JP4755421B2 (ja) ウェハ用二層ｌｔｏ背面シール
KR100839952B1 (ko) 다결정 3Ｃ－ＳｉＣ 박막 식각방법
US11894230B2 (en) Tribological properties of diamond films
US20230260800A1 (en) Methods to reduce uncd film roughness
JP3611729B2 (ja) エッチングガス
JPH06283477A (ja) 半導体装置の製造方法
JP2023035931A (ja) 半導体製造装置の部品及びその製造方法
CN117038432B (zh) 碳化硅衬底的缺陷修复方法
US11393689B2 (en) Method for forming spacers of a transistor
CN112136203A (zh) SiC外延基板的制造方法
US11946134B2 (en) In situ nucleation for nanocrystalline diamond film deposition
JP4350120B2 (ja) ダイヤモンドのエッチング方法
Wang et al. Self-Limited Etching of Silicon Nitride Using Cyclic Process with CH2F2 Chemistry
Ohn et al. Etching of poly 3C-SiC by magnetron RIE and its application to surface micromachining
CN112397382A (zh) 一种多晶硅薄膜的处理方法
CN117334575A (zh) 对碳化硅半导体衬底进行等离子蚀刻的方法和设备
WO2023150043A1 (en) Sidewall passivation for plasma etching
CN116417337A (zh) 一种减少金属膜层等离子体刻蚀损伤的方法
CN118263091A (en) Method for repairing lattice defects on surface of wafer epitaxial wafer
CN117587384A (zh) 使用低温ald工艺的牺牲钝化膜沉积方法、沟槽刻蚀方法和半导体处理设备

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120608

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee