CN117334575A - 对碳化硅半导体衬底进行等离子蚀刻的方法和设备 - Google Patents

对碳化硅半导体衬底进行等离子蚀刻的方法和设备 Download PDF

Info

Publication number
CN117334575A
CN117334575A CN202310748331.2A CN202310748331A CN117334575A CN 117334575 A CN117334575 A CN 117334575A CN 202310748331 A CN202310748331 A CN 202310748331A CN 117334575 A CN117334575 A CN 117334575A
Authority
CN
China
Prior art keywords
chamber
plasma
containing component
gas
plasma etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310748331.2A
Other languages
English (en)
Inventor
H·阿什拉夫
K·里德尔
A·克鲁特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SPTS Technologies Ltd
Original Assignee
SPTS Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SPTS Technologies Ltd filed Critical SPTS Technologies Ltd
Publication of CN117334575A publication Critical patent/CN117334575A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3345—Problems associated with etching anisotropy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本申请案涉及对碳化硅半导体衬底进行等离子蚀刻的方法和设备。本发明提供一种等离子蚀刻碳化硅半导体衬底的方法和用于等离子蚀刻碳化硅半导体衬底的等离子蚀刻设备。

Description

对碳化硅半导体衬底进行等离子蚀刻的方法和设备
技术领域
本发明涉及一种等离子蚀刻碳化硅半导体衬底的方法。本发明还涉及一种等离子蚀刻设备。
背景技术
碳化硅(SiC)为可支持约2.2MV/cm的极高击穿电压的宽带隙(对于4H-SiC为3.28eV)半导体，其为纯硅的击穿电压的约七倍，大于纯硅的热导率的两倍。归因于与成熟的Si IGBT(绝缘栅双极晶体管)技术相比的热和频率益处，SiC广泛用于高功率、高频应用，例如用于电动车辆的电池充电器、反相器以及能量存储和传输。
为了制造SiC装置、MOSFET、肖特基二极管或基于MEMS的结构，相对惰性的SiC材料需要用掩模图案化，且通常使用各向异性等离子蚀刻工艺蚀刻。掩模可以是金属的，例如Ni，基于金属的，例如ITO，或介电SiO2或SiN。如US 2016/016385 A1中所公开，当在SiC表面中蚀刻沟槽时，频繁地需要产生在与水平方向成85°到90°的范围内的明确界定的锥形。如图1B中所示，“正”锥形(小于90°)不仅使涂布和填充沟槽对后续过程(例如，PE-CVD、CVD或PVD沉积步骤)不太需要，而且还可能通过将特征与SiC矩阵中的晶体平面对准来影响装置的电气性能。
干式蚀刻碳化硅沟槽可在1到10μm宽之间且在1到10μm深之间，且可具有平坦或经圆整基底后等离子蚀刻。后蚀刻有可能通过使用高温H2退火工艺来对基底进行圆整。
传统上，六氟化硫(SF6)为在高蚀刻速率下用于等离子蚀刻SiC的主要气体，可实现600nm/min与1000nm/min之间的蚀刻速率。通常，SF6与He或Ar和O2组合。需要高功率和低压力两者来破坏SiC中的强键并且防止形成“微沟槽”，在沟槽基底拐角处形成辅助沟槽可能会致使经蚀刻沟槽的侧壁轮廓具有“折返式”轮廓(即，大于90°的侧壁锥形)，如图1A中所示。这会约束使用常规基于氟的蚀刻化学物质的工艺窗口。
已经进行了先前尝试来克服基于氟的蚀刻化学物质的缺点。举例来说，F.A.Khan等人在《电化学学会杂志》(Journal of The Electrochemical Society)(149(7)G420-G423(2002))的“基于Cl2的等离子对碳化硅的低损坏蚀刻(Low-damage etching ofsilicon carbide in Cl2-based plasmas)”尝试使用SF6与BCl3或HCl的蚀刻混合物在SiC衬底中蚀刻出通孔。然而，这些蚀刻混合物可实现的蚀刻速率低于标准SF6蚀刻化学物质。
因此，本领域中需要提供一种等离子蚀刻碳化硅半导体以形成特征的改进的方法，相较于成熟的SiF6/O2蚀刻工艺，所述方法使得能够在不降低蚀刻速率的情况下对特征内的锥形进行微调。
发明内容
在本发明的实施例中的至少一些中，本发明试图解决上述问题、需求和需要。
根据本发明的第一实施例，提供一种等离子蚀刻碳化硅半导体衬底以形成特征的方法，所述方法包括以下步骤：
●在腔室中的衬底支撑件上提供上面形成有掩模的衬底，所述掩模具有开口，其中所述衬底是由碳化硅形成；
●执行等离子蚀刻步骤以经由所述开口各向异性地蚀刻所述衬底以产生特征，
其中所述等离子蚀刻步骤包括从包括至少一种含氟组分和氯气的蚀刻剂气体混合物产生等离子。
本发明人已发现，蚀刻剂气体混合物中的至少一种含氟组分与氯气的组合允许特征的锥形的微调，而不牺牲例如蚀刻速率和选择性等其它蚀刻特性。
所述至少一种含氟组分可包括SF6、SiF4或其组合。所述至少一种含氟组分可包括SF6和SiF4两者。所述蚀刻剂气体混合物可进一步包括SiCl4。
所述蚀刻剂气体混合物可进一步包括含氧组分。所述含氧组分可包括O2、H2O、N2O和/或O3。所述含氧组分可以是O2气体。
所述至少一种含氟组分、氯气以及当存在时SiCl4和所述含氧组分中的每一者的流动速率可为至多100sccm。如果存在SF6，那么流动速率可从30sccm到60sccm。如果存在SiF4，那么流动速率可从20sccm到98sccm。如果存在SiCl4，那么流动速率可为5sccm到95sccm。如果存在，那么含氧组分的流动速率可为5sccm到95sccm，任选地50sccm到80sccm。
所述蚀刻剂气体混合物可进一步包括惰性气体组分。惰性气体组分可以是氦气(He)或氩气(Ar)。所述惰性气体组分可由氩气组成。如果存在，那么惰性气体组分的流动速率可为至多500sccm。如果存在，那么惰性气体组分的流动速率可为至少300sccm。
所述蚀刻剂气体混合物可由以下组成或基本上由以下组成：至少一种含氟组分、氯气、SiCl4、含氧组分和惰性气体组分。所述蚀刻剂气体混合物可由以下组成或基本上由以下组成：SF6、SiF4、氯气、SiCl4、O2和Ar。
所述等离子蚀刻步骤可包括以下步骤：更改含氟组分流动速率和含氯组分流动速率，以便改变含氟组分:含氯组分比率且进而改变所述特征的轮廓角度。所述等离子蚀刻步骤可包括以下步骤：设定SF6流动速率和Cl2流动速率，且更改SiF4流动速率和SiCl4流动速率以便改变含氟组分:含氯组分比率且进而改变所述特征的所述轮廓角度。含氟组分:含氯组分比率可在等离子蚀刻步骤的持续时间期间保持恒定。或者，含氟组分:含氟组分比率可在等离子蚀刻步骤的持续时间期间更改。
可以使用将800W到2500W的功率供应到等离子的等离子源执行等离子蚀刻步骤。等离子源可将2200W的功率供应到等离子。在等离子蚀刻步骤期间，可将700W到1400W的电功率施加到衬底支撑件。在等离子蚀刻步骤期间施加到衬底支撑件的电功率可为约1300W。在辅助蚀刻过程期间施加到衬底的电功率可为RF偏压功率。
衬底支撑件可维持在10℃与30℃之间的温度。衬底支撑件可维持在约20℃的温度。腔室可以冷却到55℃的温度。腔室可以通过水冷却来冷却。
腔室内的压力可为2毫托(0.267Pa)到20毫托(2.67Pa)。腔室内的压力可以是约10毫托(1.33Pa)。
掩模可以是硬掩模，例如无机介电掩模。掩模可包括含硅组分，例如SiO2或SiN。掩模可包括SiO2。
在等离子蚀刻步骤中产生的等离子可为电感耦合等离子。可使用电感耦合等离子(ICP)蚀刻设备执行等离子蚀刻步骤。
衬底可以是沉积在载体晶片上的至少一个外延碳化硅层。载体晶片可由碳化硅形成。
根据本发明的第二实施例，提供一种用于使用根据本发明的第一实施例的方法等离子蚀刻衬底以形成特征的等离子蚀刻设备，所述设备包括：
●腔室；
●衬底支撑件，其安置于所述腔室内以用于在其上支撑衬底；
●至少一个气体入口，其用于以一定流动速率将气体或气体混合物引入到所述腔室中；
●等离子产生构件，其用于维持所述腔室中的等离子；
●电力供应器，其用于将电偏压功率供应到所述衬底支撑件；以及
●控制器，其经配置以操作所述等离子蚀刻设备以从包括至少一种含氟组分和氯气的蚀刻剂气体混合物产生等离子。
所述至少一个气体入口可包括用于将至少一种含氟组分引入到所述腔室中的第一气体入口和用于将氯气引入到所述腔室中的第二气体入口，且所述控制器可经配置以在所述腔室中形成包括至少一种含氟组分和氯气的蚀刻剂气体混合物，且从所述蚀刻剂气体混合物产生等离子。
所述至少一种气体入口可包括用于将SiF4引入到所述腔室中的第三气体入口和用于将SiCl4引入到所述腔室中的第四气体入口，且所述控制器可经配置以在所述腔室中形成包括可包括SiF4的所述至少一种含氟组分、氯气和SiCl4的蚀刻剂气体混合物，且从所述蚀刻剂气体混合物产生等离子。
所述至少一个气体入口可包括用于将含氧组分引入到所述腔室中的第五气体入口和用于将惰性气体组分引入到所述腔室中的第六气体入口，且所述控制器可经配置以在所述腔室中形成包括所述至少一种含氟组分、氯气、所述含氧组分和所述惰性气体组分的蚀刻剂气体混合物，且从所述蚀刻剂气体混合物产生等离子。
所述第一气体入口到第六气体入口中的每一者可与其它气体入口中的至少一者相同。
为了避免疑惑，每当本文中参考‘包括’或‘包含’和类似术语时，本发明还理解为包含更具限制性的术语，例如‘由…组成’和‘基本上由…组成’。
虽然上文已描述本发明，但本发明扩展到上文或下文的描述、图式或权利要求书中提出的任何发明性组合。举例来说，关于本发明的第一实施例所公开的任何特征可与本发明的第二实施例的任何特征组合，且反之亦然。
附图说明
现将参考附图描述根据本发明的方法和设备的方面，在附图中：
图1是具有a)折返式锥形和b)正锥形的特征的横截面示意图；
图2是根据本发明的第二实施例的适合于执行根据本发明的第一实施例的方法的等离子蚀刻设备；以及
图3是展示根据本发明的第一实施例的方法的流程图。
具体实施方式
图2展示根据本发明的第二实施例的适合于执行根据本发明的第一实施例的方法的等离子蚀刻设备20的示意性表示。使用合适的等离子蚀刻设备执行衬底的等离子蚀刻。所述等离子蚀刻设备可以是电感耦合等离子(ICP)设备。然而，还可使用其它等离子蚀刻系统(例如，螺旋波、RIE或微波类型设备)执行蚀刻。在此类等离子蚀刻设备内产生等离子的操作在所属技术领域中是众所周知的，且对于理解本发明非必要时将不在此处描述。
适合于执行本发明的方法的等离子蚀刻工具为可购自英国纽波特SPTS技术有限公司(SPTS Technologies Limited of Newport)的OmegaTMSynapseTMICP蚀刻系统。等离子蚀刻设备20通常包括安置于腔室23内用于支撑衬底的衬底支撑件(或压板)22，也称为晶片支撑件。偏压功率可由RF电力供应器250经由阻抗匹配网络(未展示)和电极252供应到衬底。用于操作RF电力供应器的典型RF频率可在约380kHz与13.56MHz之间。处理气体可经由一或多个气体入口25、26引入到腔室23中。在一个实施例中，可存在至少六个气体入口26。然而，在所说明的实施例中，提供两个气体入口25、26，且经由两个气体入口25、26将供产生等离子的气体引入到腔室23。如所属技术领域中已知(例如，使用RF电力供应器和阻抗匹配网络)，等离子产生构件28(例如，电感线圈)可用于在腔室23内产生并维持等离子。在所说明的实施例中，等离子产生构件为容纳于外壳29内的RF电感线圈28。气体可经由抽吸端口27从腔室23移除。还提供经配置以控制设备以执行本文中所描述的处理序列的控制器(未展示)。
将结合图1和3描述根据本发明的第一实施例的示范性方法。在示例性方法中，对碳化硅(SiC)半导体衬底30进行蚀刻以形成特征。在示例性方法中，特征为沟槽，并且衬底30为沉积在150mm碳化硅载体晶片上的呈层形式的外延碳化硅。在示例性方法中，外延碳化硅层为约1μm厚。然而，在本发明的第一实施例的方法中可形成其它特征。其它晶片大小，例如75mm到200mm，外延碳化硅和不同载体晶片的其它厚度也可用于本发明的第一实施例的方法中。尽管下文陈述的参数是用于在150mm SiC晶片上蚀刻1μ厚的外延SiC层的参数，但它们可以所属领域中已知的方式随着晶片的大小而变化。衬底30包含经图案化掩模层32，例如二氧化硅(SiO2)层或其它合适的掩模层。掩模层32通常对外延碳化硅层的等离子蚀刻条件更有抗性。
在第一步骤101中，将待蚀刻的衬底30定位在等离子蚀刻设备20中的衬底支撑件22上，其中待蚀刻的面面朝上。可任选地执行预蚀刻以在等离子蚀刻之前准备衬底30，例如从掩模层32的开放区域移除不合需要的材料。
在第二步骤102中，执行等离子蚀刻步骤以选择性地蚀刻SiC衬底30，使得形成沟槽结构。符号34b表示如图1B中所绘示的特征。等离子蚀刻步骤在衬底30的未被掩模层32覆盖的区域中各向异性地蚀刻衬底30。在等离子蚀刻步骤期间将偏压功率施加到压板22。举例来说，施加到压板的偏压功率可在约700W到约1400W的范围内，任选地为约1300W。这有助于对等离子中的物质(例如，离子)赋予方向性，使得优先蚀刻沟槽34b的基底36b(而非沟槽的侧壁38b)。
用于产生等离子的蚀刻气体混合物由SF6、Cl2、SiF4、SiCl4、O2和Ar气体组成。SF6、Cl2、SiF4、SiCl4、O2中的每一者的流动速率为至多100sccm。SF6流动速率可为30sccm到60sccm，SiF4流动速率可为20sccm到98sccm，SiCl4流动速率可为5sccm到95sccm，且O2流动速率可为5sccm到95sccm，任选地为50sccm到80sccm。Ar流动速率可为300sccm到500sccm。
本发明人已发现，通过控制F:Cl流动速率比率，可更改所得沟槽轮廓角度，同时维持所要蚀刻特性(例如蚀刻速率和选择性)。更改所得沟槽轮廓角度同时维持蚀刻速率的最有效方式中的一者为将SF6和Cl2的流动速率维持在设定值，且更改SiF4和SiCl4的流动速率以作为更改总F:Cl比率的方式。通过维持最小SF6和Cl2流动速率，维持等离子蚀刻步骤的蚀刻速率和选择性，但SiF4和SiCl4流动速率的更改可微调所得沟槽轮廓角度。举例来说，降低SiCl4流动速率并且升高SiF4流动速率可以增大轮廓角度(朝向90°增大)，而升高SiCl4流动速率并且降低SiF4流动速率可以减小轮廓角度(从90°减小)。
在整个等离子蚀刻步骤中，F:Cl的比率可保持恒定。或者，可在等离子蚀刻步骤期间更改F:Cl比率。改变F:Cl比率可动态地改变所得沟槽的锥形，从而在蚀刻进行时提供锥形的改变。沟槽角度的此改变可减少“场聚拢”，其中电场容易集中在沟槽内的特定位置处，例如集中在沟槽的拐角处。
在等离子蚀刻步骤期间，腔室压力可在约2毫托(0.267Pa)到约20毫托(2.67Pa)的范围内，优选为约10毫托(1.33Pa)。在等离子蚀刻步骤期间，等离子源功率可在约800W到约2500W的范围内，任选地为约2200W。在等离子蚀刻步骤期间，施加到衬底的偏压功率可为RF偏压功率。用于RF偏压功率的RF频率可在约2MHz与约13.56MHz之间。通常，压板22温度设定点在约10℃与约30℃之间，优选为约20℃，同时使用水将腔室壁冷却到约55℃的温度。归因于蚀刻气体混合物中存在氯气，使用约20℃的压板温度和约55℃的腔室壁温度。
等离子蚀刻步骤导致沟槽34b的形成。沟槽34b包括与上面形成有掩模32的衬底30的表面大致平行的基底36b。沟槽34b进一步包括与上面形成有掩模32的衬底30的表面相邻的开口40b。
沟槽34b进一步包括在沟槽34b的基底36b与开口40b之间的侧壁38b。优选地，侧壁38b与垂直于各向异性蚀刻方向的平面具有在约87°与约90°之间的锥形。
按所属领域中已知的方式，等离子蚀刻步骤的持续时间取决于衬底30的厚度和沟槽34b的所需尺寸。
所得衬底30b包括完全形成的特征34b，其具有开口40b和基本上平坦的基底36b，如图1B中所示。侧壁38b可形成为所要锥形角度。
沟槽34b可经历数个后处理步骤，例如掩模移除、平滑化或抛光，以提供最终特征。
实例1
第一实施例的方法的等离子蚀刻步骤的工艺参数的示范性集合展示于表1中。示例性过程在20℃的温度在OmegaTMSynapseTM蚀刻设备中执行，其中源和偏压RF电力供应器(当使用时)在13.56MHz下操作。
表1
工艺参数
压力(毫托) 12
氦气的压板背侧压力(托) 10
ICP源功率(瓦) 2200
放置功率(瓦) 1300
SF6流量(sccm) 51
Cl2流量(sccm) 38
SiF4流量(sccm) 30
SiCl4流量(sccm) 68
Ar流量(sccm) 380
O2流量(sccm) 72
通过用以上参数产生的等离子蚀刻的沟槽具有88.5°的轮廓角度。虽然表1中的实例过程中使用的所有其它参数保持恒定，但将SiCl4流速降低到0sccm且将SiF4流速升高到98sccm(即，升高F:Cl比率)使轮廓角度从88.5°改变到88.9°。相反，将流量改变(从表1中的流量)为90sccm SiCl4和20sccm SiF4(即，降低F:Cl比率)使轮廓角度从88.5°改变为87.6°。包含例如蚀刻速率和选择性的大多数其它蚀刻特性未通过这些工艺调整而显著更改。
使用以上示例性工业参数形成的结构具有可接受用作沟槽的均匀且平滑的基底和侧壁。
研究使用两种不同化学物质方案蚀刻的平底沟槽：氟化与组合的氟化和氯化化学物质。结果概述于表2中。
表2
特性 氟化化学物质 氟化和氯化化学物质
轮廓角度(°) 89.8 89.1
蚀刻速率(nm/min) 566 912
均匀性(+/-％) 2.3 1.5
对SiO2掩模材料的选择性 2.0:1 3.7:1
氟化化学物质实例展示具有仅中等蚀刻速率的高度垂直轮廓角度，且具有朝向装置制造商要求的不良结局的均匀性和选择性。另一方面，在使用气体的合理比率的情况下，组合的氟化和氯化化学物质产生所需轮廓角度作为标准，并且因此提供优化其它工艺特性的机会。如表中所示，组合的氟化和氯化蚀刻化学物质提供两种化学物质的最高蚀刻速率和选择性以及极佳均匀性。
本发明的第一实施例的方法可以微调的轮廓角度以灵活且简单的工艺提供形成于碳化硅半导体中的平滑且均匀的特征，其不牺牲其它蚀刻特性，例如选择性和蚀刻速率。

Claims (25)

1.一种等离子蚀刻碳化硅半导体衬底以形成特征的方法，所述方法包括以下步骤：
●在腔室中的衬底支撑件上提供上面形成有掩模的衬底，所述掩模具有开口，其中所述衬底是由碳化硅形成；
●执行等离子蚀刻步骤以经由所述开口各向异性地蚀刻所述衬底以产生特征，
其中所述等离子蚀刻步骤包括从包括至少一种含氟组分和氯气的蚀刻剂气体混合物产生等离子。
2.根据权利要求1所述的方法，其中所述至少一种含氟组分包括SF6、SiF4或其组合。
3.根据权利要求2所述的方法，其中所述至少一种含氟组分包括SF6和SiF4两者。
4.根据权利要求1至3中任一权利要求所述的方法，其中所述蚀刻剂气体混合物进一步包括SiCl4。
5.根据权利要求1至3中任一权利要求所述的方法，其中所述蚀刻剂气体混合物进一步包括含氧组分。
6.根据权利要求5所述的方法，其中所述含氧组分为O2气体。
7.根据权利要求1至3中任一权利要求所述的方法，其中所述至少一种含氟组分、氯气和当存在时SiCl4和所述含氧组分中的每一者的流动速率为至多100sccm。
8.根据权利要求7所述的方法，其中SF6的流动速率为30sccm到60sccm，和/或SiF4的流动速率为20sccm到98sccm。
9.根据权利要求7所述的方法，其中SiCl4的所述流动速率为5sccm到95sccm。
10.根据权利要求7所述的方法，当附属于权利要求5时，其中所述含氧组分的所述流动速率为5sccm到95sccm。
11.根据权利要求10所述的方法，其中所述含氧组分的所述流动速率为50sccm到80sccm。
12.根据权利要求1至3中任一权利要求所述的方法，其中所述蚀刻剂气体混合物进一步包括惰性气体组分。
13.根据权利要求12所述的方法，其中所述惰性气体组分是氩气。
14.根据权利要求12所述的方法，其中所述惰性气体组分的流动速率为至多500sccm。
15.根据权利要求14所述的方法，其中所述惰性气体组分的所述流动速率为至少300sccm。
16.根据权利要求1至3中任一权利要求所述的方法，其中使用将800W到2500W的功率供应到所述等离子的等离子源执行所述等离子蚀刻步骤。
17.根据权利要求1至3中任一权利要求所述的方法，其中在所述等离子蚀刻步骤期间将700W到1400W的电功率施加到所述衬底支撑件。
18.根据权利要求1至3中任一权利要求所述的方法，其中所述衬底支撑件维持在10℃与30℃之间的温度。
19.根据权利要求18所述的方法，其中所述衬底支撑件维持在约20℃的温度。
20.根据权利要求1至3中任一权利要求所述的方法，其中所述腔室内的压力为2毫托(0.267Pa)到20毫托(2.67Pa)。
21.根据权利要求1至3中任一权利要求所述的方法，其中所述腔室冷却到55℃的温度。
22.一种用于使用根据权利要求1至21中任一权利要求所述的方法等离子蚀刻衬底以形成特征的等离子蚀刻设备，所述设备包括：
●腔室；
●衬底支撑件，其安置于所述腔室内以用于在其上支撑衬底；
●至少一个气体入口，其用于以一定流动速率将气体或气体混合物引入到所述腔室中；
●等离子产生构件，其用于维持所述腔室中的等离子；
●电力供应器，其用于将电偏压功率供应到所述衬底支撑件；以及
●控制器，其经配置以操作所述等离子蚀刻设备以从包括至少一种含氟组分和氯气的蚀刻剂气体混合物产生等离子。
23.根据权利要求22所述的设备，其中所述至少一个气体入口包括用于将至少一种含氟组分引入到所述腔室中的第一气体入口和用于将氯气引入到所述腔室中的第二气体入口，且所述控制器经配置以在所述腔室中形成包括至少一种含氟组分和氯气的蚀刻剂气体混合物，且从所述蚀刻剂气体混合物产生等离子。
24.根据权利要求22或权利要求23所述的设备，其中所述至少一种气体入口包括用于将SiF4引入到所述腔室中的第三气体入口和用于将SiCl4引入到所述腔室中的第四气体入口，且所述控制器经配置以在所述腔室中形成包括可包括SiF4的所述至少一种含氟组分、氯气和SiCl4的蚀刻剂气体混合物，且从所述蚀刻剂气体混合物产生等离子。
25.根据权利要求22或23所述的设备，其中所述至少一个气体入口包括用于将含氧组分引入到所述腔室中的第五气体入口和用于将惰性气体组分引入到所述腔室中的第六气体入口，且所述控制器经配置以在所述腔室中形成包括所述至少一种含氟组分、氯气、所述含氧组分和所述惰性气体组分的蚀刻剂气体混合物，且从所述蚀刻剂气体混合物产生等离子。
CN202310748331.2A 2022-07-01 2023-06-21 对碳化硅半导体衬底进行等离子蚀刻的方法和设备 Pending CN117334575A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GBGB2209674.7A GB202209674D0 (en) 2022-07-01 2022-07-01 Control of trench profile angle in SiC semiconductors
GB2209674.7 2022-07-01

Publications (1)

Publication Number Publication Date
CN117334575A true CN117334575A (zh) 2024-01-02

Family

ID=82802542

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310748331.2A Pending CN117334575A (zh) 2022-07-01 2023-06-21 对碳化硅半导体衬底进行等离子蚀刻的方法和设备

Country Status (7)

Country Link
US (1) US20240006181A1 (zh)
EP (1) EP4300545A1 (zh)
JP (1) JP2024007355A (zh)
KR (1) KR20240003713A (zh)
CN (1) CN117334575A (zh)
GB (1) GB202209674D0 (zh)
TW (1) TW202412104A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7098141B1 (en) * 2003-03-03 2006-08-29 Lam Research Corporation Use of silicon containing gas for CD and profile feature enhancements of gate and shallow trench structures
US20110207323A1 (en) * 2010-02-25 2011-08-25 Robert Ditizio Method of forming and patterning conformal insulation layer in vias and etched structures
US9809004B2 (en) 2014-07-18 2017-11-07 E I Du Pont De Nemours And Company Breathable protective apparel
JP2017112293A (ja) * 2015-12-18 2017-06-22 パナソニックＩｐマネジメント株式会社 溝を有するシリコンカーバイド基板の製造方法
GB201917734D0 (en) * 2019-12-04 2020-01-15 Spts Technologies Ltd Method, substrate and apparatus

Also Published As

Publication number Publication date
TW202412104A (zh) 2024-03-16
US20240006181A1 (en) 2024-01-04
KR20240003713A (ko) 2024-01-09
GB202209674D0 (en) 2022-08-17
EP4300545A1 (en) 2024-01-03
JP2024007355A (ja) 2024-01-18

Similar Documents

Publication Publication Date Title
US9355856B2 (en) V trench dry etch
US7368394B2 (en) Etch methods to form anisotropic features for high aspect ratio applications
KR101644732B1 (ko) Finfet 방식용 게이트 스페이서 프로파일, 핀 손실 및 하드 마스크 손실 개선을 위한 종횡비 종속 성막
KR101880831B1 (ko) 가스 펄싱을 사용하는 딥 실리콘 에칭 방법
JP4791956B2 (ja) プラズマエッチングチャンバ内でポリシリコンゲート構造をエッチングするための方法、及び基板の異なるドープ済み材料の間のエッチング速度のマイクロローディングを減少させる方法
EP1070342B1 (en) Techniques for forming trenches in a silicon layer of a substrate in a high density plasma processing system
US20070202700A1 (en) Etch methods to form anisotropic features for high aspect ratio applications
US20060021704A1 (en) Method and apparatus for etching Si
WO1999067817A1 (en) Silicon trench etching using silicon-containing precursors to reduce or avoid mask erosion
US20240006159A1 (en) Post-processing of Indium-containing Compound Semiconductors
EP3836195A1 (en) Method, substrate and apparatus
US9748366B2 (en) Etching oxide-nitride stacks using C4F6H2
CN115485821A (zh) 用于移除含铝膜的系统和方法
CN117334575A (zh) 对碳化硅半导体衬底进行等离子蚀刻的方法和设备
US10283370B1 (en) Silicon addition for silicon nitride etching selectivity
CN116348990A (zh) 低应力含碳层的沉积
US20220208550A1 (en) Method and Apparatus for Plasma Etching
WO2023233673A1 (ja) エッチング方法及びプラズマ処理装置
TW202147441A (zh) 基板處理方法及基板處理裝置
CN118696400A (zh) 高度选择性硅蚀刻
TW202226372A (zh) 蝕刻結構及平滑化側壁的方法
CN118613900A (zh) 用于等离子体蚀刻的侧壁钝化
KR20080088295A (ko) 플라즈마 에칭 방법,플라즈마 처리장치, 제어프로그램 및컴퓨터 판독가능한 기억매체

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication