TW202412104A - SiC半導體之溝槽輪廓角控制 - Google Patents

SiC半導體之溝槽輪廓角控制 Download PDF

Info

Publication number
TW202412104A
TW202412104A TW112123333A TW112123333A TW202412104A TW 202412104 A TW202412104 A TW 202412104A TW 112123333 A TW112123333 A TW 112123333A TW 112123333 A TW112123333 A TW 112123333A TW 202412104 A TW202412104 A TW 202412104A
Authority
TW
Taiwan
Prior art keywords
chamber
sccm
gas
containing component
plasma
Prior art date
Application number
TW112123333A
Other languages
English (en)
Inventor
乎瑪 哈許拉夫
凱文 瑞德爾
艾力克斯 克魯特
Original Assignee
英商Ｓｐｔｓ科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商Ｓｐｔｓ科技公司 filed Critical 英商Ｓｐｔｓ科技公司
Publication of TW202412104A publication Critical patent/TW202412104A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3345—Problems associated with etching anisotropy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明提供一種電漿蝕刻碳化矽半導體基板之方法及用於電漿蝕刻碳化矽半導體基板之電漿蝕刻設備。

Description

SiC半導體之溝槽輪廓角控制
本發明係關於一種電漿蝕刻碳化矽半導體基板之方法。本發明亦係關於一種電漿蝕刻設備。
碳化矽(SiC)為可支援約2.2 MV/cm之極高擊穿電壓之寬帶隙(對於4H-SiC為3.28 eV)半導體，其為純矽之擊穿電壓之約七倍，大於純矽之熱導率之兩倍。歸因於與成熟Si IGBT (絕緣柵雙極電晶體)技術相比之熱及頻率益處，SiC廣泛用於高功率、高頻應用，例如用於電動車輛之電池充電器、反相器及能量儲存及傳輸。
為了製造SiC裝置、MOSFET、肖特基二極體或基於MEMS之結構，相對惰性之SiC材料需要用遮罩圖案化，且通常使用各向異性電漿蝕刻製程蝕刻。遮罩可為金屬的，例如Ni，基於金屬的，例如ITO，或介電SiO 2或SiN。如US 2016/016385 A1中所揭示，當在SiC表面中蝕刻溝槽時，頻繁地需要產生在與水平方向成85 o至90 o之範圍內之明確界定之錐形。如圖1B中所示，「正」錐形(小於90°)不僅使塗佈及填充溝槽對後續過程(例如，PE-CVD、CVD或PVD沈積步驟)不太需要，而且亦可能藉由將特徵與SiC矩陣中之晶體平面對準來影響裝置之電氣效能。
乾式蝕刻碳化矽溝槽可在1至10 µm寬之間且在1至10 µm深之間，且可具有平坦或經圓整基底後電漿蝕刻。後蝕刻有可能藉由使用高溫H 2退火製程來對基底進行圓整。
傳統上，六氟化硫(SF 6)為在高蝕刻速率下用於電漿蝕刻SiC之主要氣體，可實現600 nm/min與1000 nm/min之間的蝕刻速率。通常，SF 6與He或Ar及O 2組合。需要高功率及低壓力兩者來破壞SiC中之強鍵並且防止形成「微溝槽」，在溝槽基底拐角處形成輔助溝槽可能會致使經蝕刻溝槽之側壁輪廓具有「折返式(re-entrant)」輪廓(即，大於90°之側壁錐形)，如圖1A中所示。此會約束使用習知基於氟之蝕刻化學物質之製程窗口。
已經進行了先前嘗試來克服基於氟之蝕刻化學物質之缺點。舉例而言，F.A.Khan等人在《電化學學會雜誌》( Journal of The Electrochemical Society)(149 (7) G420-G423 (2002))之「Low-damage etching of silicon carbide in Cl2-based plasmas」嘗試使用SF 6與BCl 3或HCl之蝕刻混合物在SiC基板中蝕刻出通孔。然而，此等蝕刻混合物可實現之蝕刻速率低於標準SF 6蝕刻化學物質。
因此，本領域中需要提供一種電漿蝕刻碳化矽半導體以形成特徵之改良之方法，相較於成熟SiF 6/O 2蝕刻製程，該方法使得能夠在不降低蝕刻速率之情況下對特徵內之錐形進行微調。
在本發明之實施例中之至少一些中，本發明試圖解決上述問題、需求及需要。
根據本發明之第一實施例，提供一種電漿蝕刻碳化矽半導體基板以形成特徵之方法，該方法包含以下步驟： ●  在腔室中之基板支撐件上提供上面形成有遮罩之基板，該遮罩具有開口，其中該基板係由碳化矽形成； ●  執行電漿蝕刻步驟以經由該開口各向異性地蝕刻該基板以產生特徵， 其中該電漿蝕刻步驟包含自包含至少一種含氟組分及氯氣之蝕刻劑氣體混合物產生電漿。
本發明人已發現，蝕刻劑氣體混合物中之至少一種含氟組分與氯氣之組合允許特徵之錐形之微調，而不犧牲例如蝕刻速率及選擇性等其他蝕刻特性。
該至少一種含氟組分可包含SF 6、SiF 4或其組合。該至少一種含氟組分可包含SF 6及SiF 4兩者。該蝕刻劑氣體混合物可進一步包含SiCl 4。
該蝕刻劑氣體混合物可進一步包含含氧組分。該含氧組分可包含O 2、H 2O、N 2O及/或O 3。該含氧組分可為O 2氣體。
該至少一種含氟組分、氯氣及當存在時SiCl 4及該含氧組分中之每一者之流動速率可為至多100 sccm。若存在SF 6，則流動速率可自30 sccm至60 sccm。若存在SiF 4，則流動速率可自20 sccm至98 sccm。若存在SiCl 4，則流動速率可為5 sccm至95 sccm。若存在，則含氧組分之流動速率可為5 sccm至95 sccm，視情況50 sccm至80 sccm。
該蝕刻劑氣體混合物可進一步包含惰性氣體組分。惰性氣體組分可為氦氣(He)或氬氣(Ar)。該惰性氣體組分可由氬氣組成。若存在，則惰性氣體組分之流動速率可為至多500 sccm。若存在，則惰性氣體組分之流動速率可為至少300 sccm。
該蝕刻劑氣體混合物可由以下組成或基本上由以下組成：至少一種含氟組分、氯氣、SiCl 4、含氧組分及惰性氣體組分。該蝕刻劑氣體混合物可由以下組成或基本上由以下組成：SF 6、SiF 4、氯氣、SiCl 4、O 2及Ar。
該電漿蝕刻步驟可包含以下步驟：更改含氟組分流動速率及含氯組分流動速率，以便改變含氟組分:含氯組分比率且藉此改變該特徵之輪廓角。該電漿蝕刻步驟可包含以下步驟：設定SF 6流動速率及Cl 2流動速率，且更改SiF 4流動速率及SiCl 4流動速率以便改變含氟組分:含氯組分比率且藉此改變該特徵之該輪廓角。含氟組分:含氯組分比率可在電漿蝕刻步驟之持續時間期間保持恆定。或者，含氟組分:含氟組分比率可在電漿蝕刻步驟之持續時間期間更改。
可以使用將800 W至2500 W之功率供應至電漿之電漿源執行電漿蝕刻步驟。電漿源可將2200 W之功率供應至電漿。在電漿蝕刻步驟期間，可將700 W至1400 W之電功率施加至基板支撐件。在電漿蝕刻步驟期間施加至基板支撐件之電功率可為約1300 W。在輔助蝕刻過程期間施加至基板之電功率可為RF偏壓功率。
基板支撐件可維持在10℃與30℃之間的溫度。基板支撐件可維持在約20℃之溫度。腔室可以冷卻至55℃之溫度。腔室可以藉由水冷卻來冷卻。
腔室內之壓力可為2毫托(0.267 Pa)至20毫托(2.67 Pa)。腔室內之壓力可為約10毫托(1.33 Pa)。
遮罩可為硬遮罩，例如無機介電遮罩。遮罩可包含含矽組分，例如SiO 2或SiN。遮罩可包含SiO 2。
在電漿蝕刻步驟中產生之電漿可為電感耦合電漿。可使用電感耦合電漿(ICP)蝕刻設備執行電漿蝕刻步驟。
基板可為沈積在載體晶圓上之至少一個磊晶碳化矽層。載體晶圓可由碳化矽形成。
根據本發明之第二實施例，提供一種用於使用根據本發明之第一實施例之方法電漿蝕刻基板以形成特徵之電漿蝕刻設備，該設備包含： ●  腔室； ●  基板支撐件，其安置於該腔室內以用於在其上支撐基板； ●  至少一個氣體入口，其用於以一定流動速率將氣體或氣體混合物引入至該腔室中； ●  電漿產生構件，其用於維持該腔室中之電漿； ●  電源供應器，其用於將電偏壓功率供應至該基板支撐件；及 ●  控制器，其經組態以操作該電漿蝕刻設備以自包含至少一種含氟組分及氯氣之蝕刻劑氣體混合物產生電漿。
該至少一個氣體入口可包含用於將至少一種含氟組分引入至該腔室中之第一氣體入口及用於將氯氣引入至該腔室中之第二氣體入口，且該控制器可經組態以在該腔室中形成包含至少一種含氟組分及氯氣之蝕刻劑氣體混合物，且自該蝕刻劑氣體混合物產生電漿。
該至少一個氣體入口可包含用於將SiF4引入至該腔室中之第三氣體入口及用於將SiCl4引入至該腔室中之第四氣體入口，且該控制器可經組態以在該腔室中形成包含可包含SiF4之該至少一種含氟組分、氯氣及SiCl4之蝕刻劑氣體混合物，且自該蝕刻劑氣體混合物產生電漿。
該至少一個氣體入口可包含用於將含氧組分引入至該腔室中之第五氣體入口及用於將惰性氣體組分引入至該腔室中之第六氣體入口，且該控制器可經組態以在該腔室中形成包含該至少一種含氟組分、氯氣、該含氧組分及該惰性氣體組分之蝕刻劑氣體混合物，且自該蝕刻劑氣體混合物產生電漿。
該第一氣體入口至第六氣體入口中之每一者可與其他氣體入口中之至少一者相同。
為了避免疑惑，每當本文中提及「包含」或「包括」及類似術語時，本發明亦應理解為包括更具限制性之術語，例如「由…組成」及「基本上由…組成」。
雖然上文已描述本發明，但本發明擴展至上文或下文之描述、圖式或申請專利範圍中提出之特徵的任何發明性組合。舉例而言，關於本發明之第一實施例所揭示之任何特徵可與本發明之第二實施例之任何特徵組合，且反之亦然。
圖2展示根據本發明之第二實施例之適合於執行根據本發明之第一實施例之方法的電漿蝕刻設備20之示意性表示。使用合適之電漿蝕刻設備執行基板之電漿蝕刻。該電漿蝕刻設備可為電感耦合電漿(ICP)設備。然而，亦可使用其他電漿蝕刻系統(例如，螺旋波、RIE或微波類型設備)執行蝕刻。在此類電漿蝕刻設備內產生電漿之操作在此項技術中係眾所周知的，且對於理解本發明非必要時將不在此處描述。
適合於執行本發明之方法之電漿蝕刻工具為可購自英國紐波特SPTS技術有限公司(SPTS Technologies Limited of Newport)之Omega™ Synapse™ ICP蝕刻系統。電漿蝕刻設備20通常包含安置於腔室23內用於支撐基板之基板支撐件(或壓板) 22，亦稱為晶圓支撐件。偏壓功率可由RF電源供應器250經由阻抗匹配網路(未展示)及電極252供應至基板。用於操作RF電源供應器之典型RF頻率可在約380 kHz與13.56 MHz之間。處理氣體可經由一或多個氣體入口25、26引入至腔室23中。在一個實施例中，可存在至少六個氣體入口26。然而，在所說明之實施例中，提供兩個氣體入口25、26，且經由兩個氣體入口25、26將供產生電漿之氣體引入至腔室23。如此項技術中已知(例如，使用RF電源供應器及阻抗匹配網路)，電漿產生構件28 (例如，電感線圈)可用於在腔室23內產生並維持電漿。在所說明之實施例中，電漿產生構件為容納於外殼29內之RF電感線圈28。氣體可經由抽吸埠27自腔室23移除。亦提供經組態以控制設備以執行本文中所描述之處理序列之控制器(未展示)。
將結合圖1及圖3描述根據本發明之第一實施例的例示性方法。在例示性方法中，對碳化矽(SiC)半導體基板30進行蝕刻以形成特徵。在例示性方法中，特徵為溝槽，並且基板30為沈積在150 mm碳化矽載體晶圓上之呈層形式之磊晶碳化矽。在例示性方法中，磊晶碳化矽層為約1 μm厚。然而，在本發明之第一實施例之方法中可形成其他特徵。其他晶圓大小，例如75 mm至200 mm，磊晶碳化矽及不同載體晶圓之其他厚度亦可用於本發明之第一實施例之方法中。儘管下文陳述之參數為用於在150 mm SiC晶圓上蝕刻1 µ厚之磊晶SiC層之參數，但其可以此項技術中已知之方式隨著晶圓之大小而變化。基板30包括經圖案化遮罩層32，例如二氧化矽(SiO 2)層或其他合適之遮罩層。遮罩層32通常對磊晶碳化矽層之電漿蝕刻條件更有抗性。
在第一步驟101中，將待蝕刻之基板30定位在電漿蝕刻設備20中之基板支撐件22上，其中待蝕刻之面面朝上。可視情況執行預蝕刻以在電漿蝕刻之前準備基板30，例如自遮罩層32之開放區域移除不合需要之材料。
在第二步驟102中，執行電漿蝕刻步驟以選擇性地蝕刻SiC基板30，使得形成溝槽結構。符號34b表示如圖1B中所繪示之特徵。電漿蝕刻步驟在基板30之未被遮罩層32覆蓋之區域中各向異性地蝕刻基板30。在電漿蝕刻步驟期間將偏壓功率施加至壓板22。舉例而言，施加至壓板之偏壓功率可在約700 W至約1400 W之範圍內，視情況為約1300 W。此有助於對電漿中之物質(例如，離子)賦予方向性，使得優先蝕刻溝槽34b之基底36b (而非溝槽之側壁38b)。
用於產生電漿之蝕刻氣體混合物由SF 6、Cl 2、SiF 4、SiCl 4、O 2及Ar氣體組成。SF 6、Cl 2、SiF 4、SiCl 4、O 2中之每一者之流動速率為至多100 sccm。SF 6流動速率可為30 sccm至60 sccm，SiF 4流動速率可為20 sccm至98 sccm，SiCl 4流動速率可為5 sccm至95 sccm，且O 2流動速率可為5 sccm至95 sccm，視情況為50 sccm至80 sccm。Ar流動速率可為300 sccm至500 sccm。
本發明人已發現，藉由控制F:Cl流動速率比率，可更改所得溝槽輪廓角，同時維持所要蝕刻特性(例如蝕刻速率及選擇性)。更改所得溝槽輪廓角同時維持蝕刻速率之最有效方式中之一者為將SF 6及Cl 2之流動速率維持在設定值，且更改SiF 4及SiCl 4之流動速率以作為更改總F:Cl比率之方式。藉由維持最小SF 6及Cl 2流動速率，維持電漿蝕刻步驟之蝕刻速率及選擇性，但SiF 4及SiCl 4流動速率之更改可微調所得溝槽輪廓角。舉例而言，降低SiCl 4流動速率並且升高SiF 4流動速率可以增大輪廓角(朝向90°增大)，而升高SiCl 4流動速率並且降低SiF 4流動速率可以減小輪廓角(自90°減小)。
在整個電漿蝕刻步驟中，F:Cl之比率可保持恆定。或者，可在電漿蝕刻步驟期間更改F:Cl比率。改變F:Cl比率可動態地改變所得溝槽之錐形，從而在蝕刻進行時提供錐形之改變。溝槽角度之此改變可減少「場聚攏」，其中電場容易集中在溝槽內之特定位置處，例如集中在溝槽之拐角處。
在電漿蝕刻步驟期間，腔室壓力可在約2毫托(0.267 Pa)至約20毫托(2.67 Pa)之範圍內，較佳為約10毫托(1.33 Pa)。在電漿蝕刻步驟期間，電漿源功率可在約800 W至約2500 W之範圍內，視情況為約2200 W。在電漿蝕刻步驟期間，施加至基板之偏壓功率可為RF偏壓功率。用於RF偏壓功率之RF頻率可在約2 MHz與約13.56 MHz之間。通常，壓板22溫度設定點在約10℃與約30℃之間，較佳為約20℃，同時使用水將腔室壁冷卻至約55℃之溫度。歸因於蝕刻氣體混合物中存在氯氣，使用約20℃之壓板溫度及約55℃之腔室壁溫度。
電漿蝕刻步驟導致形成溝槽34b。溝槽34b包含與上面形成有遮罩32之基板30之表面大致平行之基底36b。溝槽34b進一步包含與上面形成有遮罩32之基板30之表面相鄰之開口40b。
溝槽34b進一步包含在溝槽34b之基底36b與開口40b之間的側壁38b。較佳地，側壁38b與垂直於各向異性蝕刻方向之平面具有在約87°與約90°之間的錐形。
按此項技術中已知之方式，電漿蝕刻步驟之持續時間取決於基板30之厚度及溝槽34b之所需尺寸。
所得基板30b包含完全形成之特徵34b，其具有開口40b及基本上平坦之基底36b，如圖1B中所示。側壁38b可形成為所要錐形角度。
溝槽34b可經歷數個後處理步驟，例如遮罩移除、平滑化或拋光，以提供最終特徵。 實例 1
第一實施例之方法之電漿蝕刻步驟的製程參數之例示性集合展示於表1中。例示性過程在20℃之溫度在Omega™ Synapse™蝕刻設備中執行，其中源及偏壓RF電源供應器(當使用時)在13.56 MHz下操作。 表 1
製程參數
壓力(毫托) 12
氦氣之壓板背側壓力(托) 10
ICP源功率(瓦) 2200
置放功率(瓦) 1300
SF 6流量(sccm) 51
Cl 2流量(sccm) 38
SiF 4流量(sccm) 30
SiCl 4流量(sccm) 68
Ar流量(sccm) 380
O 2流量(sccm) 72
藉由用以上參數產生之電漿蝕刻之溝槽具有88.5°之輪廓角。雖然表1中之實例過程中使用之所有其他參數保持恆定，但將SiCl 4流速降低至0 sccm且將SiF 4流速升高至98 sccm (即，升高F:Cl比率)使輪廓角自88.5°改變至88.9°。相反，將流量改變(自表1中之流量)為90 sccm SiCl 4及20 sccm SiF 4(即，降低F:Cl比率)使輪廓角自88.5 o改變為87.6 o。包括例如蝕刻速率及選擇性之大多數其他蝕刻特性未藉由此等製程調整而顯著更改。
使用以上例示性工業參數形成之結構具有可接受用作溝槽之均勻且平滑之基底及側壁。
研究使用兩種不同化學物質方案蝕刻之平底溝槽：氟化與組合之氟化及氯化化學物質。結果概述於表2中。 表 2
特性 氟化化學物質 氟化及氯化化學物質
輪廓角(°) 89.8 89.1
蝕刻速率(nm/min) 566 912
均勻性(+/-%) 2.3 1.5
對SiO 2遮罩材料之選擇性 2.0:1 3.7:1
氟化化學物質實例展示具有僅中等蝕刻速率之高度垂直輪廓角，且具有朝向裝置製造商要求之不良結局之均勻性及選擇性。另一方面，在使用氣體之合理比率之情況下，組合之氟化及氯化化學物質產生所需輪廓角作為標準，並且因此提供最佳化其他製程特性之機會。如表中所示，組合之氟化及氯化蝕刻化學物質提供兩種化學物質之最高蝕刻速率及選擇性及極佳均勻性。
本發明之第一實施例的方法可以微調之輪廓角以靈活且簡單之製程提供形成於碳化矽半導體中之平滑且均勻之特徵，其不犧牲其他蝕刻特性，例如選擇性及蝕刻速率。
20:電漿蝕刻設備 22:基板支撐件/壓板 23:腔室 25:氣體入口 26:氣體入口 27:抽吸埠 28:電漿產生構件/RF電感線圈 29:外殼 30a:碳化矽(SiC)半導體基板 30b:碳化矽(SiC)半導體基板 32:經圖案化遮罩層 34a:溝槽 34b:溝槽 36a:基底 36b:基底 38a:側壁 38b:側壁 40a:開口 40b:開口 101:第一步驟 102:第二步驟 250:RF電源供應器 252:電極
現將參考附圖描述根據本發明之方法及設備之態樣，在附圖中： 圖1為具有A)折返式錐形及B)正錐形之特徵的橫截面示意圖； 圖2為根據本發明之第二實施例之適合於執行根據本發明之第一實施例之方法的電漿蝕刻設備；及 圖3為展示根據本發明之第一實施例之方法的流程圖。
30a:碳化矽(SiC)半導體基板
30b:碳化矽(SiC)半導體基板
32:經圖案化遮罩層
34a:溝槽
34b:溝槽
36a:基底
36b:基底
38a:側壁
38b:側壁
40a:開口
40b:開口

Claims (25)

  1. 一種電漿蝕刻碳化矽半導體基板以形成特徵之方法，該方法包含以下步驟： 在腔室中之基板支撐件上提供上面形成有遮罩之基板，該遮罩具有開口，其中該基板係由碳化矽形成； 執行電漿蝕刻步驟以經由該開口各向異性地蝕刻該基板從而產生特徵， 其中該電漿蝕刻步驟包含自包含至少一種含氟組分及氯氣之蝕刻劑氣體混合物產生電漿。
  2. 如請求項1之方法，其中該至少一種含氟組分包含SF 6、SiF 4或其組合。
  3. 如請求項2之方法，其中該至少一種含氟組分包含SF 6及SiF 4兩者。
  4. 如請求項1至3中任一項之方法，其中該蝕刻劑氣體混合物進一步包含SiCl 4。
  5. 如請求項1至3中任一項之方法，其中該蝕刻劑氣體混合物進一步包含含氧組分。
  6. 如請求項5之方法，其中該含氧組分為O 2氣體。
  7. 如請求項1至3中任一項之方法，其中該至少一種含氟組分、氯氣及當存在時SiCl 4及含氧組分中之每一者之流動速率為至多100 sccm。
  8. 如請求項7之方法，其中SF 6之流動速率為30 sccm至60 sccm，及/或SiF 4之流動速率為20 sccm至98 sccm。
  9. 如請求項7之方法，其中SiCl 4之該流動速率為5 sccm至95 sccm。
  10. 如請求項7之方法，其中該含氧組分之該流動速率為5 sccm至95 sccm。
  11. 如請求項10之方法，其中該含氧組分之該流動速率為50 sccm至80 sccm。
  12. 如請求項1至3中任一項之方法，其中該蝕刻劑氣體混合物進一步包含惰性氣體組分。
  13. 如請求項12之方法，其中該惰性氣體組分為氬氣。
  14. 如請求項12之方法，其中該惰性氣體組分之流動速率為至多500 sccm。
  15. 如請求項14之方法，其中該惰性氣體組分之該流動速率為至少300 sccm。
  16. 如請求項1至3中任一項之方法，其中使用將800 W至2500 W之功率供應至該電漿之電漿源執行該電漿蝕刻步驟。
  17. 如請求項1至3中任一項之方法，其中在該電漿蝕刻步驟期間將700 W至1400 W之電功率施加至該基板支撐件。
  18. 如請求項1至3中任一項之方法，其中該基板支撐件係維持在10℃與30℃之間的溫度。
  19. 如請求項18之方法，其中該基板支撐件係維持在約20℃之溫度。
  20. 如請求項1至3中任一項之方法，其中該腔室內之壓力為2毫托(0.267 Pa)至20毫托(2.67 Pa)。
  21. 如請求項1至3中任一項之方法，其中將該腔室冷卻至55℃之溫度。
  22. 一種用於使用如請求項1至21中任一項之方法電漿蝕刻基板以形成特徵之電漿蝕刻設備，該設備包含： 腔室； 基板支撐件，其安置於該腔室內以用於在其上支撐基板； 至少一個氣體入口，其用於以一定流動速率將氣體或氣體混合物引入至該腔室中； 電漿產生構件，其用於維持該腔室中之電漿； 電源供應器，其用於將電偏壓功率供應至該基板支撐件；及 控制器，其經組態以操作該電漿蝕刻設備從而自包含至少一種含氟組分及氯氣之蝕刻劑氣體混合物產生電漿。
  23. 如請求項22之設備，其中該至少一個氣體入口包含用於將至少一種含氟組分引入至該腔室中之第一氣體入口及用於將氯氣引入至該腔室中之第二氣體入口，且該控制器經組態以在該腔室中形成包含至少一種含氟組分及氯氣之蝕刻劑氣體混合物，且自該蝕刻劑氣體混合物產生電漿。
  24. 如請求項22或請求項23之設備，其中該至少一個氣體入口包含用於將SiF 4引入至該腔室中之第三氣體入口及用於將SiCl 4引入至該腔室中之第四氣體入口，且該控制器經組態以在該腔室中形成包含可包含SiF 4之該至少一種含氟組分、氯氣及SiCl 4之蝕刻劑氣體混合物，且自該蝕刻劑氣體混合物產生電漿。
  25. 如請求項22或請求項23之設備，其中該至少一個氣體入口包含用於將含氧組分引入至該腔室中之第五氣體入口及用於將惰性氣體組分引入至該腔室中之第六氣體入口，且該控制器經組態以在該腔室中形成包含該至少一種含氟組分、氯氣、該含氧組分及該惰性氣體組分之蝕刻劑氣體混合物，且自該蝕刻劑氣體混合物產生電漿。
TW112123333A 2022-07-01 2023-06-21 SiC半導體之溝槽輪廓角控制 TW202412104A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB2209674.7 2022-07-01
GBGB2209674.7A GB202209674D0 (en) 2022-07-01 2022-07-01 Control of trench profile angle in SiC semiconductors

Publications (1)

Publication Number Publication Date
TW202412104A true TW202412104A (zh) 2024-03-16

Family

ID=82802542

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112123333A TW202412104A (zh) 2022-07-01 2023-06-21 SiC半導體之溝槽輪廓角控制

Country Status (7)

Country Link
US (1) US20240006181A1 (zh)
EP (1) EP4300545A1 (zh)
JP (1) JP2024007355A (zh)
KR (1) KR20240003713A (zh)
CN (1) CN117334575A (zh)
GB (1) GB202209674D0 (zh)
TW (1) TW202412104A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7098141B1 (en) * 2003-03-03 2006-08-29 Lam Research Corporation Use of silicon containing gas for CD and profile feature enhancements of gate and shallow trench structures
US20110207323A1 (en) * 2010-02-25 2011-08-25 Robert Ditizio Method of forming and patterning conformal insulation layer in vias and etched structures
US9809004B2 (en) 2014-07-18 2017-11-07 E I Du Pont De Nemours And Company Breathable protective apparel
JP2017112293A (ja) * 2015-12-18 2017-06-22 パナソニックＩｐマネジメント株式会社 溝を有するシリコンカーバイド基板の製造方法
GB201917734D0 (en) * 2019-12-04 2020-01-15 Spts Technologies Ltd Method, substrate and apparatus

Also Published As

Publication number Publication date
JP2024007355A (ja) 2024-01-18
KR20240003713A (ko) 2024-01-09
CN117334575A (zh) 2024-01-02
EP4300545A1 (en) 2024-01-03
US20240006181A1 (en) 2024-01-04
GB202209674D0 (en) 2022-08-17

Similar Documents

Publication Publication Date Title
US11004689B2 (en) Thermal silicon etch
US10707090B2 (en) Plasma etching method
TWI518797B (zh) 用於鰭式場效電晶體之深寬比依存的沉積以改善閘極間隔物輪廓、鰭損耗及硬遮罩損耗
EP1070342B1 (en) Techniques for forming trenches in a silicon layer of a substrate in a high density plasma processing system
JP4791956B2 (ja) プラズマエッチングチャンバ内でポリシリコンゲート構造をエッチングするための方法、及び基板の異なるドープ済み材料の間のエッチング速度のマイクロローディングを減少させる方法
KR101880831B1 (ko) 가스 펄싱을 사용하는 딥 실리콘 에칭 방법
US20060021704A1 (en) Method and apparatus for etching Si
US20060043066A1 (en) Processes for pre-tapering silicon or silicon-germanium prior to etching shallow trenches
JP4653603B2 (ja) プラズマエッチング方法
JP2003037100A (ja) プラズマエッチング方法
KR20030087637A (ko) 유기계 절연막의 에칭 방법 및 이중 상감 방법
US20240006159A1 (en) Post-processing of Indium-containing Compound Semiconductors
TW201707041A (zh) 蝕刻方法及蝕刻裝置
WO2003056617A1 (fr) Procede de gravure et dispositif de gravure au plasma
US20240006181A1 (en) Control of Trench Profile Angle in SiC Semiconductors
US10283370B1 (en) Silicon addition for silicon nitride etching selectivity
US20230343598A1 (en) Method For Improving Etch Rate And Critical Dimension Uniformity When Etching High Aspect Ratio Features Within A Hard Mask Layer
US20220208550A1 (en) Method and Apparatus for Plasma Etching
TW202226372A (zh) 蝕刻結構及平滑化側壁的方法
JP2001044173A (ja) エッチング方法
TW202147441A (zh) 基板處理方法及基板處理裝置
KR101139189B1 (ko) 플라즈마 에칭 방법, 플라즈마 처리 장치 및 컴퓨터 판독 가능한 기억 매체
JP2607276B2 (ja) ドライエッチング方法