JP4791956B2 - プラズマエッチングチャンバ内でポリシリコンゲート構造をエッチングするための方法、及び基板の異なるドープ済み材料の間のエッチング速度のマイクロローディングを減少させる方法 - Google Patents

プラズマエッチングチャンバ内でポリシリコンゲート構造をエッチングするための方法、及び基板の異なるドープ済み材料の間のエッチング速度のマイクロローディングを減少させる方法 Download PDF

Info

Publication number
JP4791956B2
JP4791956B2 JP2006508888A JP2006508888A JP4791956B2 JP 4791956 B2 JP4791956 B2 JP 4791956B2 JP 2006508888 A JP2006508888 A JP 2006508888A JP 2006508888 A JP2006508888 A JP 2006508888A JP 4791956 B2 JP4791956 B2 JP 4791956B2
Authority
JP
Japan
Prior art keywords
etching
silicon
plasma
chamber
containing gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006508888A
Other languages
English (en)
Other versions
JP2006523381A (ja
Inventor
パッポ・エレーヌ デル
リン・フランク
リー・クリス
バヘディ・バヒド
カンプ・トーマス・エー．
ミラー・アラン・ジェイ．
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Priority claimed from PCT/US2004/005944 external-priority patent/WO2004079783A2/en
Publication of JP2006523381A publication Critical patent/JP2006523381A/ja
Application granted granted Critical
Publication of JP4791956B2 publication Critical patent/JP4791956B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体素子の加工の際にシャロートレンチおよび／またはゲート構造をプラズマエッチングするための改善された方法に関する。
集積回路など、半導体を用いた製品の製造の際には、半導体基板上の材料層を積層または除去するために、エッチングおよび／または蒸着工程が用いられる。従来のエッチングの手順は、プラズマ状態に励起された１または複数のエッチングガスを用いて、材料層のプラズマエッチングを実現することを含む。かかるプラズマエッチングは、集積回路における個々のトランジスタのシャロートレンチアイソレーションを提供するために用いられてきた。トレンチをエッチングした後、そのトレンチは、誘電材料で満たされる。同一出願人による米国特許Ｎｏ．６，２１８，３０９およびＮｏ．６，２８７，９７４は、シャロートレンチのプラズマエッチング処理を開示している。
トランジスタの製造では、従来、下層のハードマスク層をフォトレジスト層のパターンによりエッチングし、フォトレジスト層を剥離して、ポリシリコン層をゲート酸化物層に至るまでハードマスクのパターンによりエッチングする。例えば、米国特許Ｎｏ．６，２８３，１３１を参照のこと。ポリシリコンのエッチング（例えば、反応性イオンエッチング処理）の際には、ポリシリコンのラインを横方向に保護すると共に露出したポリシリコンを垂直方向にエッチングすることにより、垂直のプロフィルが実現される。エッチング処理の際の保護がないと、ポリシリコンのラインに曲がりやへこみが生じたり、マスクとポリシリコンとの境界に刻み目が入ったり、ポリシリコンのラインの下部に切れ込みが入ったりすることがある。同時に、保護が過剰であると、先細りのプロフィルになったり、ポリシリコンのラインの基部において裾が生じたりする。
さらに、異なる種類のドープ領域が１つの基板上に共存するデュアルドープの用途については、異なるドープ領域のエッチングの振る舞いも異なる。したがって、これは、異なるドープを施された領域の間で重大な寸法のばらつきを引き起こすプロフィルの差につながる場合がある。また、エッチング速度のマイクロローディングが生じて、ゲートの完全性が損なわれることもある。
以上の点から、適切な保護のレベルを実現して、切れ込みのないエッチングプロフィルを実現する方法および装置が必要である。さらに、デュアルドープされたシリコンのエッチング処理のために、プロフィルの差とエッチング速度のマイクロローディングとを低減することが必要である。
概して、本発明は、上述の要求を満たすために、エッチング動作中に保護強化ガスを導入して、切れ込みの形成を防止する。本発明は、装置、システム、デバイス、または方法を含む種々の形態で実施できることを理解されたい。以下では、本発明の実施形態をいくつか説明する。
シリコン層にシャロートレンチをエッチングする方法は、プラズマエッチングチャンバ内の基板支持体上に１つの半導体基板を支持する工程と、シリコン含有ガスを含むエッチングガスを用いて、半導体基板のシリコン層に、１μｍ未満の深さと０．５μｍ未満の幅とを有するシャロートレンチをプラズマエッチングする工程とを備える。シリコン含有ガスは、半導体基板にわたってシリコンの蒸着を制御することによりプロフィルの制御および／またはクリティカルディメンションの制御を強化するため、および／または、上端および／または下端に丸みを付けるために用いられる。
一実施形態によると、シリコン含有ガスは、シリコントレンチ層の上部領域のエッチング中に第１の流速でチャンバに供給され、シリコントレンチ層の中間領域のエッチング中に第２の流速でチャンバに供給され、シリコントレンチ層の下部領域のエッチング中に第３の流速でチャンバに供給される。なお、第１および第３の流速は、第２の流速よりも大きい。第１の流速は、トレンチの上部の丸み付けを実現するのに効果的であることが好ましく、第３の流速は、トレンチの下部の丸み付けを行うのに効果的であることが好ましい。上部領域はトレンチの深さの３０％未満、および／または、下部領域はトレンチの深さの３０％未満、および／または、トレンチの側壁は７０ないし８９°の角度の傾斜を有することが好ましい。一実施形態では、第１の流速は、トレンチの上部領域の側壁を８０°未満の角度で先細りにするのに効果的であり、第２の流速は、トレンチの中間領域の側壁を８０°より大きい角度で先細りにするのに効果的であり、第３の流速は、トレンチの下部領域の側壁を８０°未満の角度で先細りにするのに効果的である。例えば、第１の流速は、トレンチの上部領域の側壁を７２ないし８２°の角度で先細りにするのに効果的であり、第２の流速は、トレンチの中間領域の側壁を８２ないし８８°の角度で先細りにするのに効果的であり、第３の流速は、トレンチの下部領域の側壁を７２ないし８２°の角度で先細りにするのに効果的である。
シリコン含有ガスは、ＳｉＣｌ4、ＳｉＢｒ4、ＣＨ3ＳｉＨ3、ＨＳｉＣｌ3、Ｓｉ2Ｈ6、ＳｉＦ4、ＳｉＨ2Ｃｌ2、ＳｉＨ4、テトラエチルオルトシリケート（ＴＥＯＳ）、またはそれらの混合物を含んでいてもよい。エッチングガスは、さらに、Ｃｌ2、ＨＢｒ、ＣxＦy、ＣxＦyＨz、ＳＦ6、ＨＣｌ、またはそれらの混合物を含んでいてもよい。好ましい実施形態では、Ｃｌ2は、５ないし５００ｓｃｃｍの流速で１００ｓｃｃｍの流速でチャンバに供給されるＳｉＣｌ4を含む。また、０．１標準立方センチメートル毎分（ｓｃｃｍ）から３００ｓｃｃｍの間の流速でシリコン含有ガスを流してもよい。別の実施形態では、エッチングガスは、Ｃｌ2、Ｏ2、ＨＢｒ、Ｈｅ、ＣＦ4、ＨＣｌ、Ａｒ、Ｎ2、ＳＦ6、またはそれらの混合物を含む。エッチングガスは、プラズマチャンバに誘導結合された高周波エネルギによりプラズマ状態に励起され、チャンバの圧力は、１００ｍＴｏｒｒ未満とされるのが好ましい。
シリコン層は、窒化シリコンマスク層などのマスクの下の単結晶シリコンウエハの一部とすることができる。あるいは、シリコン層は、単結晶シリコンウエハなどの基板上のエピタキシャル層、ひずみシリコン層、またはシリコンゲルマニウム層であってもよい。
半導体基板にゲート構造をエッチングする方法は、プラズマエッチングチャンバ内の基板支持体に半導体基板を支持する工程と、シリコン含有ガスを含むエッチングガスを用いて、半導体基板上のシリコン層にゲート構造をプラズマエッチングする工程とを備える。
ゲートエッチングにおいて、エッチングガスは、ＨＢｒ、Ｏ2、Ｃｌ2、Ｈｅ、ＣＦ4、Ｎ2、ＮＦ3、Ａｒ、またはそれらの混合物を含んでいてもよく、シリコン含有ガスは、ＳｉＣｌ4、ＳｉＢｒ4、ＣＨ3ＳｉＨ3、Ｓｉ2Ｈ6、ＳｉＦ4、ＳｉＨ2Ｃｌ2、ＨＳｉＣｌ3、ＳｉＨ4、テトラエチルオルトシリケート（ＴＥＯＳ）、またはそれらの混合物を含んでいてもよい。ゲート積層体は、シリコンウエハ上の多結晶シリコン（ポリシリコン）層を備えることが好ましく、多結晶シリコン層は、下層のゲート酸化物と、窒化シリコンマスク層またはフォトレジストなど、上層のハードまたはソフトマスク層との間に存在する。一実施形態では、ポリシリコン層の上部は、シリコン含有ガスなしでエッチングされ、ポリシリコン層の下部は、１ないし１００ｓｃｃｍの流速でシリコン含有ガスを供給しつつエッチングされる。エッチングガスは、プラズマチャンバに誘導結合された高周波エネルギによりプラズマ状態に励起され、チャンバの圧力は、１００ｍＴｏｒｒ未満とされるのが好ましい。ゲートエッチング中、シリコン含有ガスは、半導体基板にわたってシリコンの蒸着を制御することによりプロフィルの制御および／またはクリティカルディメンションの制御を強化するために用いられる。好ましい処理では、ゲート構造は、３つの工程でエッチングされ、第１の工程では、エッチングガスは、Ｃｌ2、ＨＢｒ、Ｏ2、およびＣＦ4を含み、第２の工程では、エッチングガスは、ＨＢｒおよびＯ2を含み、第３の工程では、エッチングガスは、ＨＢｒ、Ｏ2、およびＨｅを含み、ＨＢｒは、第２の工程では、第３の工程よりも大きい流速でチャンバに供給される。
一実施形態では、プラズマエッチングチャンバ内でポリシリコンゲート構造をエッチングするための方法が提供されている。その方法は、エッチングされるポリシリコンフィルムを保護するパターンを設ける工程から始まる。次いで、プラズマが生成される。次に、保護されていないポリシリコンフィルムのほぼすべてがエッチングされる。次いで、シリコン含有ガスが導入され、シリコン含有ガスを導入しつつポリシリコンフィルムの残りがエッチングされる。
別の実施形態では、異なるドープを施された基板材料の間のエッチング速度のマイクロローディングを低減するための方法が提供されている。その方法は、チャンバ内でプラズマを点火する工程から始まる。次いで、基板がエッチングされる。次に、エッチングによって生成された副産物から保護層が形成される。次いで、保護層が強化される。
さらに別の実施形態では、半導体処理システムが提供されている。半導体処理システムは、チャンバを備える。チャンバは、ガス流入口と、チャンバ内でプラズマを点火するように構成された上部電極と、基板を保持するための支持体とを備える。エッチング動作中に保護の足りない状態を検出するよう構成された制御部が設けられている。制御部は、さらに、保護の足りない状態の検出に応じて、エッチング動作中にガス流入口を通して保護強化ガスを導入するよう構成されている。
また、さらに別の実施形態では、エッチング処理中にポリシリコンと酸化物との間の選択性を強化するための方法が提供されている。その方法は、チャンバ内でプラズマエッチングされる基板を準備する工程から始まる。次いで、チャンバ内でプラズマが生成される。次に、基板がエッチングされている間に、ゲート酸化物の上にシリコン含有酸化物の薄層が蒸着される。
以上の概略の説明および以下の詳細な説明は、単に例示と説明を目的とするものであり、請求される本発明を限定するものではない。
ここで、本発明のいくつかの代表的な実施形態について、添付の図面を参照しつつ、詳細に説明する。以下の説明では、本発明の完全な理解を促すために、数多くの具体的な詳細事項が示されている。しかしながら、当業者にとって明らかなように、本発明は、これらの具体的な詳細事項の一部もしくはすべてがなくとも実施可能である。また、本発明が不必要に不明瞭となることを避けるため、周知の処理動作の説明は省略した。
多くのプラズマエッチングの用途では、保護層の生成することにより所望の形状プロフィルを得る。プロフィルを制御するための主要な機構は、エッチングおよび蒸着反応のバランスを含む。エッチング反応は、一般に、入力する電力、圧力、およびガス流量などの反応チャンバパラメータによって直接的に制御される。シリコンウエハのプラズマエッチングでは、エッチング反応産物が、主な蒸着源となるため、蒸着機構は間接的に制御される。
シャロートレンチおよびゲートの用途では、様々なエッチングガス剤が用いられる。例えば、ＨＢｒ−Ｏ2エッチングガスを用いた場合には、保護層は、主に、ＳｉxＢｒyＯzからなる。Ｃｌ2−Ｏ2エッチングガスを用いた場合には、保護層は、主に、ＳｉxＣｌyＯzからなる。保護層の他の構成物質は、Ｎ、Ｃ、Ｈ、およびＦを含みうる。さらに、シリコンウエハおよび／または石英構成要素などのチャンバ材料のエッチングの結果として、揮発性のシリコンエッチング副産物が、保護層に組み込まれる。
上述のように、シリコンウエハおよび／またはチャンバ材料などのシリコン源をエッチングすることにより、保護層にシリコンが組み込むことが可能である。かかるシリコン源は、エッチングガスによって直接的に制御されない副産物である。さらに、揮発性のシリコンエッチング副産物は、ウエハ表面から真空排気ポートに向かって移送されるため、ウエハ表面上にシリコンを含む副産物が蒸着する可能性は限られている。これにより、ウエハにわたってシリコン副産物の濃度が非一様となり、エッチングされた形状のプロフィルおよびクリティカルディメンションが非一様になる。
多くのシャロートレンチの用途は、上端および／または下端の丸みを必要とする。米国特許Ｎｏ．５，８０７，７８９は、先細りのプロフィルと、丸み付けされた角とを有するシャロートレンチを記載している。丸みを付けるための主要な機構は、再蒸着副産物を生成することによる。ポリマのスペーサを用いて、シャロートレンチアイソレーション領域の上端に丸みを付けることが、米国特許Ｎｏ．５，８０１，０８３に記載されている。同一出願人による米国特許Ｎｏ．６，２１８，３０９およびＮｏ．６，２８７，９７４は、シャロートレンチアイソレーション形状の上端に丸みを付けることを記載している。一実施形態によると、シリコン層にシャロートレンチをエッチングする方法は、プラズマエッチングチャンバ内の基板支持体上に１つの半導体基板を支持する工程と、シリコン含有ガスを含むエッチングガスを用いて、半導体基板のシリコン層に、１μｍ未満の深さと０．５μｍ未満の幅とを有するシャロートレンチをプラズマエッチングする工程とを備える。
プラズマは、様々な種類のプラズマリアクタで生成することができる。かかるプラズマリアクタは、通例、ＲＦエネルギ、マイクロ波エネルギ、磁界などを用いて中から高密度のプラズマを生成するエネルギ源を有する。例えば、高密度プラズマは、誘導結合プラズマリアクタとも呼ばれるＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎから入手可能な変成器結合プラズマ（ＴＣＰ（商標））、電子サイクロトロン共鳴（ＥＣＲ）プラズマリアクタ、ヘリコンプラズマリアクタなどで生成することができる。高密度プラズマを提供できる高流量プラズマリアクタの一例が、共有の米国特許Ｎｏ．５，８２０，２６１に開示されている。また、プラズマは、共有の米国特許Ｎｏ．６，０９０，３０４に記載されている二重周波数プラズマエッチングリアクタなど、平行平板型エッチングリアクタで生成されてもよい。
その処理は、リアクタの壁の流出口に接続された真空ポンプによって所望の真空圧力に維持された誘導結合プラズマリアクタ内で実行することができる。エッチングガスは、ガス供給源から誘電体窓の下側の周りに伸びるプレナムにガスを供給することにより、シャワーヘッドまたはインジェクタ配列に供給される。高密度プラズマは、ＲＦ源から、リアクタの上部の誘電体窓の外部に１以上の巻きを有する平面らせんコイルなどの外部ＲＦアンテナに、ＲＦエネルギを供給することにより、リアクタ内で生成可能である。プラズマ生成源は、リアクタの上端に真空気密で着脱可能に取り付けられたモジュール式取り付け構成の一部であってもよい。
ウエハは、リアクタ内で、リアクタの側壁からモジュール式取り付け構成によって着脱可能に支持された片持ち梁チャック構成などの基板支持体により支持される。かかる基板支持体は、基板支持体／支持アームアセンブリ全体が、リアクタの側壁における開口部にアセンブリを通すことによりリアクタから取り外し可能となるように、支持アームの一端において片持ちの形態で取り付けられる。基板支持体は、静電チャック（ＥＳＣ）などのチャック装置を備えていてもよい。基板は、誘電体フォーカスリングによって囲まれるものとしてもよい。チャックは、エッチング処理中に基板にＲＦバイアスを掛けるためのＲＦバイアス電極を備えていてもよい。ガス供給源によって供給されたエッチングガスは、窓と、下にあるガス分配プレート（ＧＤＰ）との間のチャネルを通って、ＧＤＰのガス流出口を通してチャンバ内部に入る。リアクタは、さらに、ＧＤＰから伸びる加熱ライナを備えていてもよい。
その処理も、リアクタの壁の流出口に接続された真空ポンプによって内部を所望の真空圧力に維持された平行平板型プラズマリアクタ内で実行することができる。ガス供給源からガスを供給することにより、エッチングガスがシャワーヘッド電極に供給され、１以上のＲＦ源からシャワーヘッド電極および／または下部電極にＲＦエネルギが供給されることにより、中密度プラズマがリアクタ内で生成される。あるいは、シャワーヘッド電極電気的に接地し、２つの異なる周波数のＲＦエネルギを下部電極に供給することも可能である。
様々なガスの流量は、プラズマリアクタの種類、電力の設定、リアクタ内の真空圧力、プラズマ源の解離速度などの因子によって決まることは、当業者にとって明らかなことである。
リアクタの圧力は、リアクタ内のプラズマを維持するのに適したレベルに維持されることが好ましい。一般に、リアクタの圧力が低すぎると、プラズマが消滅することがあり、高密度エッチングリアクタにおいて、リアクタの圧力が高すぎると、エッチングが停止することがある。高密度プラズマリアクタについては、リアクタの圧力は、１００ｍＴｏｒｒ未満であることが好ましい。中密度プラズマリアクタについては、リアクタの圧力は、３０から１００ｍＴｏｒｒであることが好ましく、５０から１００ｍＴｏｒｒであることがより好ましい。エッチングを施されている半導体基板におけるプラズマ閉じこめにより、基板表面における真空圧力は、リアクタの真空圧力の設定よりも高くなる場合がある。
エッチングを施されている半導体基板を支持する基板支持体は、基板におけるフォトレジストの燃焼や望ましくない反応ガスのラジカルの形成などの有害な副反応を防止するのに十分なほど、基板を冷却することが好ましい。高および中高密度プラズマリアクタにおいては、−１０から＋８０℃の温度に基板支持体を冷却すれば十分である。基板支持体は、処理中に基板に対してＲＦバイアスを供給するための下部電極と、基板を固定するためのＥＳＣとを備えていてもよい。例えば、基板は、シリコンウエハを含み、ウエハは、静電気によって固定され、ウエハとＥＳＣの上面との間に所望の圧力でヘリウム（Ｈｅ）を供給することにより冷却される。ウエハを所望の温度に維持するために、Ｈｅは、ウエハとチャックとの間の空間で１０から３０Ｔｏｒｒの圧力に維持される。
図１ないし３は、シャロートレンチをシリコン層にエッチングする方法を示す説明図である。図２に示すように、シリコン基板１０は、１００Åのパッド酸化物１２と、１５００Å厚の窒化シリコン層１４と、６００Å厚の下部反射防止膜（ＢＡＲＣ）１６と、開口部２０を提供するよう事前にパターン化されている３２００Å厚のフォトレジスト層１８とを含む積層体を上部に備える。シリコンウエハにシャロートレンチをエッチングする際には、フォトレジスト１８は、所望のトレンチの位置に対応する多くの開口部２０を備える。窒化シリコン層１４は、開口部２０の位置で開口され、パターン化されたハードマスクを形成する。
ハードマスク１４を開口するに当たって、ＢＡＲＣ層１６が、プラズマエッチングによって開口される。代表的なＢＡＲＣの開口工程では、チャンバは、５ｍＴｏｒｒの真空圧力であり、チャンバに誘導結合される高周波エネルギのアンテナ電力は、３５０ワットに設定される。基板支持体は、８８ワットの電力を供給されることによりＲＦバイアスを提供する電極を備えている。ＢＡＲＣは、ウエハの温度を約６０℃に維持しつつ、５０ｓｃｃｍのＣＦ4により６０秒間のプラズマエッチングを行うことで開口される。次に、窒化シリコン１４およびパッド酸化物１２が開口され、開口部２２が形成される。その際、チャンバは、同じ圧力に設定されるが、アンテナの電力は１０００ワットに上げられる。窒化シリコン層は、ウエハの温度を約６０℃に維持しつつ、７０ｓｃｃｍのＣＨＦ3および３００ｓｃｃｍのＡｒで４４秒間エッチングされる。その後、１０ｍＴｏｒｒのチャンバ圧力と１０００ワットのアンテナ電力で、フォトレジストおよびＢＡＲＣが剥離される。フォトレジストは、２００ｓｃｃｍのＯ2を４５秒間使用することにより剥離される。
剥離工程の結果として、ＢＡＲＣおよびフォトレジスト層は、除去され、露出したシリコンの領域は、Ｏ2プラズマによって酸化されている。代表的な処理では、チャンバは５ｍＴｏｒｒに設定され、アンテナには３５０ワットの電力が供給される。酸化されたシリコンは、ウエハの温度を約６０℃に維持しつつ、５０ｓｃｃｍのＣＦ4を用いて７秒間エッチングされる。次に、シリコン基板は、チャンバ圧力を５０ｍＴｏｒｒに設定してアンテナに１０００ワットの電力を供給することでエッチングされる。ウエハの温度を約６０℃に維持した状態で、下部電極には、約２２０ワットの電力が供給される。エッチングガスは、１２５ｓｃｃｍのＣｌ2と、１４ｓｃｃｍのＯ2と、１４ｓｃｃｍのＮ2とを含んでいる。所望の丸みおよび／またはプロフィルおよび／またはＣＤ制御を提供するために、ＳｉＣｌ4などのシリコン含有ガスをエッチングガスに加えることも可能である。図３に示すようにトレンチ構造２４を形成した後、ウエハは、２分間のＨＦ浸漬で洗浄されて、脱イオン水で回転リンスされる。
図４は、エッチングガスにＳｉＣｌ4を加えずに１２５ｓｃｃｍのＣｌ2を用いて形成されたトレンチ構造の顕微鏡写真である。図４に示すように、トレンチは、曲がったプロフィルとサブトレンチのある底面とを有する。エッチングガスにシリコン含有ガスを加えることにより、クリティカルディメンション（ＣＤ）およびプロフィル制御の改善が実現できる。図５は、シャロートレンチのエッチングの際にシリコン含有ガスを用いて形成されたトレンチ構造の顕微鏡写真である。図５に示したトレンチ構造は、７５ｓｃｃｍのＣｌ2と２５ｓｃｃｍのＳｉＣｌ4とを用いてエッチングされたものである。 図６は、シャロートレンチのエッチングの際にシリコン含有ガスを用いた結果として、丸みのある上部および底部を有する先細りのトレンチの顕微鏡写真である。
図７および８は、ゲートのエッチングを示す説明図である。図７に示すように、シリコンウエハ３０は、１５Å厚の酸化物層３２と、１５００Å厚のポリシリコン層３４と、２００Å厚の窒化シリコン層３６と、２０００Å厚のフォトレジスト層３８とを含む積層体を上部に備える。フォトレジスト層３８は、ゲートエッチングの位置に対応する開口部４０を備えるようすでにパターン化されている。バリア層は、窒化シリコンに限定されないことを理解されたい。例えば、当業者にとって明らかなように、ゲートの用途でのハードマスクは、二酸化シリコン（ＳｉＯ2）または酸窒化シリコン（ＳｉＯxＮy）である。さらに、バリア層の厚さは、３００Åであってもよいし、任意の他の適切な厚さであってもよい。図７には、１つの開口部４０が示されているが、ウエハへのゲート構造のエッチングの際には、所望のゲートの位置に対応する多くの開口部４０が存在する。
以下では、ゲートエッチングの代表的な処理について説明する。まず、チャンバ圧力を１５ｍＴｏｒｒに設定すると共にアンテナ電力を４００ワットに設定して、トリミング工程が実行される。トリミング工程のためのエッチングガスは、３０ｓｃｃｍのＨＢｒと１０ｓｃｃｍのＯ2とを含んでいる。次に、チャンバを１０ｓｃｃｍのＣＦ4に設定して、窒化シリコン層３６をエッチングし、窒化シリコン層３６において開口部４０に対応する開口部を形成する。次いで、突破工程、第１の主エッチング、第２の主エッチング、およびオーバーエッチングを含む４つの工程で、ポリシリコンがエッチングされる。突破工程では、一部の化学薬品（例えば、ＨＢｒ）がＳｉＯ2を容易または一様にエッチングしないため、シリコンの表面に存在する自然酸化物がエッチングされる。当業者にとって明らかなように、化学剤がＣＦ4を含む場合には、突破工程を用いる必要はない。第１の主エッチングでは、チャンバは１０ｍＴｏｒｒに設定され、アンテナは８００ワットの電力に設定される。エッチングガスは、５０ｓｃｃｍのＣｌ2、１７５ｓｃｃｍのＨＢｒ、６０ｓｃｃｍのＣｆ4、および５ｓｃｃｍのＯ2を含む。第２の主エッチングでは、チャンバは３０ｍＴｏｒｒに設定され、アンテナは３５０ワットに設定される。第２の主エッチングのためのエッチングガスは、３００ｓｃｃｍのＨＢｒと３ｓｃｃｍのＯ2とを含んでいる。オーバーエッチングでは、チャンバは８０ｍＴｏｒｒに設定され、アンテナには５００ワットの電力が供給される。オーバーエッチングにおけるエッチングガスは、１３０ｓｃｃｍのＨＢｒ、４ｓｃｃｍのＯ2、および約２７０ｓｃｃｍのＨｅを含む。第１または第２の主エッチングおよび／またはオーバーエッチングに、ＳｉＣｌ4などのシリコン含有ガスを加えて、ゲートのプロフィルと、ウエハ内でのＣＤの制御とを改善してもよい。ポリシリコンのエッチングの後には、図８に示すように、開口部４２がゲート酸化物３２まで伸びる。
図９Ａは、オーバーエッチング工程の際にエッチングガス混合物内にシリコン含有ガスを用いていない場合のエッチングプロフィルを示す簡略な説明図である。エッチングされたゲート形状１０２ａないし１０２ｃは、エッチングゲート形状の各々の基部に切れ込み１００を有する。ポリシリコン材料が除去されるエッチング処理の終わり、すなわち、オーバーエッチング工程中には、ゲートの完全性を保持しつつ、オーバ―エッチング工程を行う間に酸化物への高い選択性を維持する必要がある。一般的に知られているように、ゲート酸化物の穿孔とは、ゲート酸化物すなわちゲート材料が、狭い局所的な領域で選択的にエッチングされた結果、その下のシリコンがエッチングされて、孔が形成される現象である。
図９Ｂは、本発明の一実施形態に従って、オーバーエッチング処理にシリコン含有ガスを加えることにより、クリティカルディメンションを制御したエッチングゲート形状の代表的な顕微鏡写真である。シリコンエッチングガス混合物の中のシリコン含有ガスは、側壁保護を増大して、切れ込みの形成を低減する。したがって、ゲート形状１０２ａないし１０２ｃは、図に示すように、シリコンエッチングガスの追加によって提供される側壁保護のために、切れ込みのない基部を有する。一実施形態では、ハードマスクゲートの用途に関して、側壁保護は、主に、Ｓｉ、Ｏ、Ｘに基づく材料からなる。なお、Ｘとは、例えば、臭素、塩素、フッ素などのハロゲンまたはハロゲンの混合物である。当業者にとって明らかなように、ハロゲンは、エッチング剤に依存する。ここで、最初の２つのエッチング工程は、エッチング副産物を含む反応を通して、基板から保護層にシリコンを組み込む。しかしながら、オーバーエッチング工程中のポリシリコンエッチングの終わりに、シリコンを含む副産物は、エッチングされるシリコン材料が減少するために使い果たされる。同時に、エッチング種の濃度が増大される。その結果、オーバーエッチング工程中には、ほとんど保護層が形成されず、ラインの基部における既存の保護層が、エッチング種によって侵され、ポリシリコンラインに切れ込みが生じる場合がある。しかしながら、オーバーエッチング工程の際にシリコンを追加すると、エッチングされているシリコン材料によって前もって供給されていたシリコンの減少を補うことになる。シリコン含有ガスは、ＳｉＣｌ 4 、ＳｉＢｒ 4 、ＣＨ 3 ＳｉＨ 3 、ＨＳｉＣｌ 3 、Ｓｉ 2 Ｈ 6 、ＳｉＦ 4 、ＳｉＨ 2 Ｃｌ 2 、ＳｉＨ 4 、テトラエチルオルトシリケート（ＴＥＯＳ）、またはそれらの混合物を含んでいてもよい。
図１０は、エッチングされたデュアルドープゲート構造を示す簡略な断面図である。ここで、ゲート１１０は、ｎドープポリシリコンからなり、ゲート１１２は、ｐドープポリシリコンからなる。全エッチング処理中にシリコン含有ガスを追加することにより、保護層の形成が強化されて、基板上の異なるドープを施されたゲート構造によって引き起こされる差が低減される。横向きの作用の量も、ゲートエッチング処理の最後の工程中に、エッチング剤がゲート酸化物に対してより選択的になると、ドープの種類によって変化しうる。その結果、シリコンエッチングの最初の工程で規定されたプロフィルが、最後の工程で変化することで、様々なドープ領域の間でプロフィルおよびクリティカルディメンションの差が生じる。すなわち、これは、ｎ／ｐプロフィルローディングとも呼ばれる。したがって、別の実施形態では、エッチングの最後の工程（例えば、オーバーエッチング工程）でガス混合物にシリコン源を追加することで、異なる種類のドープシリコンの間のエッチング速度のマイクロローディングを低減する。さらに、シリコンガスは、より多くの保護層をラインに追加することにより、プロフィルの輪郭に対する様々な種類のドープシリコン間の横方向のエッチングの差の影響を低減する。
したがって、シリコンのエッチングの際にエッチングガス混合物にシリコン含有ガスを追加することにより、形状の基部における切れ込みの形成が防止される。さらに、オーバーエッチング工程の際のエッチングガス混合物の中のシリコン含有ガスは、酸化物への選択性を増大させる。また、シリコンのエッチングの際のエッチングガス混合物の中のシリコン含有ガスは、同じ基板上に存在する様々な種類のドープシリコンの間のプロフィルの差を低減する。すなわち、シリコンのエッチングの際にエッチングガス混合物にシリコン含有ガスを追加することにより、ｎドープ、ｐドープされたライン、またはドープされていないラインの間のクリティカルディメンションの偏りが低減される。
図１１は、オーバーエッチング処理中にシリコン含有ガスを提供するよう構成されたエッチングチャンバを示す簡略な説明図である。エッチングチャンバ１２０は、ガス流入口１２２と、電極１２４と、静電チャック１２８と、支持ウエハすなわち半導体基板１２６とを備える。エッチングチャンバ１２０は、さらに、エッチングチャンバからの排出を行うためのポンプと接続可能な流出口１３０を備える。処理ガス供給源１３２は、ガス流入口１２２に接続している。保護強化ガス（例えば、上述のシリコン含有ガス）は、ガス流入口１２２を通じてチャンバに供給され得ることを理解されたい。チャンバ１２０および処理ガス供給源１３４に接続された制御部１３４は、保護の足りない状態、すなわちオーバーエッチング処理を検出するよう構成されている。保護の足りない状態の検出に応じて、制御部は、チャンバ１２０へのシリコン含有ガスの供給を処理ガス供給源１３２に行わせる。制御部１３４は、任意の適切な終点検出によって保護の足りない状態を検出し得ることと、オーバーエッチング処理の開始によりシリコン含有ガスの供給が開始されることを理解されたい。さらに、制御部１３４は、一実施形態では、汎用コンピュータである。
シリコン含有ガス（例えば、ＳｉＣｌ4）の導入に関するパラメータは、表１にまとめられている。
Figure 0004791956
 表１は、例示であって限定を意図しないことを理解されたい。すなわち、任意の適切なシリコン含有ガスを用いることができる。さらに、チャンバの構成に応じて、パラメータの範囲を変更してもよい。
一実施形態では、オーバーエッチング工程の際に、ＳｉＣｌ4または他の適切なＳｉ含有ガスが、ガス混合物に追加されると、ポリシリコンはエッチングされるが、ゲート酸化物の上には保護蒸着物が形成される。すなわち、ＳｉＯxの薄層（チャンバ内に存在するＢｒまたはＣｌまたは任意の他の適切な分子を組み込みうる）が、ゲート酸化物または窒化されたゲート酸化物の上に蒸着される。ＳｉＯx層を形成するために、酸素源も準備されることを理解されたい。薄層のための酸素源は、酸素含有ガスの導入、または、容器における酸素含有構成要素（例えば、石英、アルミナ、エッチングされている基板の酸素含有構成要素など）の存在によって実現される。プラズマのための酸素源の一例は、酸素ガスである。シリコン含有薄層の蒸着の結果、ポリシリコンと酸化物との間のエッチング速度の選択性は無限になる、すなわち、ゲート酸化物はエッチングされなくなることを理解されたい。したがって、ゲートの完全性の改善（すなわち、酸化物の損失があっても最低限に抑えられる）と、シリコンの凹部の減少が実現され、穿孔の可能性が大幅に低減される。さらに、エッチング速度の選択性が増大することで、選択性の増大がない場合に穿孔が生じる領域での処理の実行が可能となるため、処理の窓が広くなる。
別の実施形態では、保護層のためのシリコンを供給するために、固体のシリコン源が、チャンバに備えられる。すなわち、エッチングされているシリコンがほぼ使い果たされるオーバーエッチング処理中に、固体のシリコン源は、保護層に必要なシリコンを供給して、切れ込みの形成を防止する。例えば、エッチングチャンバの上部電極が、固体のシリコン源を備え、シリコン源は、上部電極に高周波（ＲＦ）バイアスを掛けることによりオーバーエッチング工程の間駆動される。
以上、本発明の原理、好ましい実施形態、および動作の形態について説明した。しかしながら、本発明は、上述の特定の実施形態に限定されない。したがって、上述の実施形態は、限定的なものではなく例示的なものと見なされ、以下の特許請求の範囲で規定される本発明の範囲を逸脱することなく、当業者によって変形を行うことができる。
本明細書においては、いくつかの代表的な実施形態を参照して、本発明の説明を行った。当業者にとっては、本明細書の考慮と本発明の実践から、本発明の別の実施形態が明らかとなる。上述の実施形態および好ましい特徴は例示的なものであり、本発明は添付の特許請求の範囲によって規定される。
シャロートレンチアイソレーション形状を形成する前のシリコン基板上の積層体を示す説明図。 フォトレジストおよびＢＡＲＣ層が除去され窒化シリコンおよびパッド酸化物層がエッチングされた状態のシャロートレンチエッチング処理を示す説明図。 シリコン基板内にエッチングされたシャロートレンチアイソレーション形状を示す説明図。 曲がったプロフィルとサブトレンチのある底面とを有するシャロートレンチアイソレーション形状の顕微鏡写真を示す図。 シリコン含有ガスでエッチングされたシャロートレンチアイソレーション形状の顕微鏡写真を示す図。 上端および下端の丸みを有するシャロートレンチアイソレーション形状の顕微鏡写真を示す図。 ゲートエッチングを実行する前の積層体を上部に備えるシリコン基板を示す説明図。 上部の窒化シリコンおよびポリシリコン層がゲート酸化物までエッチングされた状態のシリコン基板を示す説明図。 オーバーエッチング工程の際にエッチングガス混合物内にシリコン含有ガスを用いていない場合のエッチングプロフィルを示す簡略な説明図。 ＣＤ制御をしてエッチングされたゲート形状の顕微鏡写真を示す図。 異なるドープを施された領域によって引き起こされるエッチング速度の差を低減するために用いられるシリコン含有ガスでエッチングされたデュアルドープゲート構造を示す簡略な断面図。 オーバーエッチング処理中にシリコン含有ガスを提供するよう構成されたエッチングチャンバを示す簡略な説明図。
符号の説明
１０…シリコン基板
１２…パッド酸化物
１４…窒化シリコン層
１６…下部反射防止膜
１８…フォトレジスト層
２０…開口部
２２…開口部
２４…トレンチ構造
３０…シリコンウエハ
３２…酸化物層
３４…ポリシリコン層
３６…窒化シリコン層
３８…フォトレジスト層
４０…開口部
４２…開口部
１００…切れ込み
１０２ａ…ゲート形状
１０２ｂ…ゲート形状
１０２ｃ…ゲート形状
１１０…ゲート
１１２…ゲート
１２０…エッチングチャンバ
１２２…ガス流入口
１２４…電極
１２６…半導体基板
１２８…静電チャック
１３０…流出口
１３２…処理ガス供給源
１３４…制御部

Claims (7)

  1. プラズマエッチングチャンバ内でポリシリコンゲート構造をエッチングするための方法であって、
    エッチングされるポリシリコンフィルムを保護するパターンを設ける工程と、
    プラズマを点火する工程と、
    保護されていない前記ポリシリコンフィルムのほぼすべてをエッチングする工程と、
    前記プラズマエッチングチャンバ内に設置された固体シリコン源から生じるシリコン含有ガスを導入しつつ、前記ポリシリコンフィルムの残りをエッチングする工程と、
    を備え、
    前記シリコン含有ガスは、ＳｉＨ3ＣＨ3、ＳｉＨ（ＣＨ3）3、および、テトラエチルオルトシリケート（ＴＥＯＳ）から選択される、方法。
  2. 請求項１に記載の方法であって、
    前記固体シリコン源は、前記プラズマエッチングチャンバの上部電極に含まれている、方法。
  3. 請求項１に記載の方法であって、前記保護されていない前記ポリシリコンフィルムのほぼすべてをエッチングする工程は、
    ハードマスクを除去するための第１のエッチングを行う工程と、
    保護されていない前記ポリシリコンフィルムを除去するための第２のエッチングを行う工程と、を備える、方法。
  4. 請求項１に記載の方法であって、前記シリコン含有ガスを導入しつつ、前記ポリシリコンフィルムの残りをエッチングする工程は、
    前記ポリシリコンゲート構造の基部における切れ込みの形成を防止する工程を備える、方法。
  5. 請求項１に記載の方法であって、前記シリコン含有ガスを導入する工程は、
    保護されていない前記ポリシリコンフィルムのエッチングを終了させる工程と、
    オーバーエッチングプラズマを点火する工程と、を備える、方法。
  6. 請求項１に記載の方法であって、さらに、
    前記ポリシリコンフィルムのエッチングによって生成された副産物から保護層を形成する工程を備える、方法。
  7. 基板の異なるドープ済み材料の間のエッチング速度のマイクロローディングを減少させる方法であって、
    チャンバ内でプラズマを点火する工程と、
    前記基板のｎドープポリシリコンゲートとｐドープポリシリコンゲートとを含むデュアルドープゲート構造のエッチングを、前記ｎドープポリシリコンゲート及びｐドープポリシリコンゲートを同時にエッチングするように実行する工程と、
    前記デュアルドープゲート構造のエッチングによって生成された副産物から保護層を形成する工程と、
    前記チャンバ内に設置された固体シリコン源から生じるシリコン含有ガスを供給して前記保護層を強化する工程と、
    を備え、
    前記シリコン含有ガスは、ＳｉＨ 3 ＣＨ 3 、ＳｉＨ（ＣＨ 3 ） 3 、および、テトラエチルオルトシリケート（ＴＥＯＳ）から選択される、方法。
JP2006508888A 2003-03-03 2004-02-26 プラズマエッチングチャンバ内でポリシリコンゲート構造をエッチングするための方法、及び基板の異なるドープ済み材料の間のエッチング速度のマイクロローディングを減少させる方法 Expired - Fee Related JP4791956B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US10/376,227 2003-03-03
US10/376,227 US7098141B1 (en) 2003-03-03 2003-03-03 Use of silicon containing gas for CD and profile feature enhancements of gate and shallow trench structures
US10/607,612 2003-06-27
US10/607,612 US7186661B2 (en) 2003-03-03 2003-06-27 Method to improve profile control and N/P loading in dual doped gate applications
PCT/US2004/005944 WO2004079783A2 (en) 2003-03-03 2004-02-26 Method to improve profile control and n/p loading in dual doped gate applications

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011130622A Division JP2011211225A (ja) 2003-03-03 2011-06-10 デュアルドープゲートの用途におけるプロフィル制御とｎ／ｐローディングを改善する方法

Publications (2)

Publication Number Publication Date
JP2006523381A JP2006523381A (ja) 2006-10-12
JP4791956B2 true JP4791956B2 (ja) 2011-10-12

Family

ID=32926284

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006508888A Expired - Fee Related JP4791956B2 (ja) 2003-03-03 2004-02-26 プラズマエッチングチャンバ内でポリシリコンゲート構造をエッチングするための方法、及び基板の異なるドープ済み材料の間のエッチング速度のマイクロローディングを減少させる方法
JP2011130622A Pending JP2011211225A (ja) 2003-03-03 2011-06-10 デュアルドープゲートの用途におけるプロフィル制御とｎ／ｐローディングを改善する方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011130622A Pending JP2011211225A (ja) 2003-03-03 2011-06-10 デュアルドープゲートの用途におけるプロフィル制御とｎ／ｐローディングを改善する方法

Country Status (3)

Country Link
US (2) US7098141B1 (ja)
JP (2) JP4791956B2 (ja)
CN (1) CN100405551C (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7098141B1 (en) * 2003-03-03 2006-08-29 Lam Research Corporation Use of silicon containing gas for CD and profile feature enhancements of gate and shallow trench structures
WO2004079783A2 (en) * 2003-03-03 2004-09-16 Lam Research Corporation Method to improve profile control and n/p loading in dual doped gate applications
US6893938B2 (en) * 2003-04-21 2005-05-17 Infineon Technologies Ag STI formation for vertical and planar transistors
US7060628B2 (en) * 2004-03-19 2006-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating a hard mask polysilicon gate
US20050274691A1 (en) * 2004-05-27 2005-12-15 Hyun-Mog Park Etch method to minimize hard mask undercut
US7250373B2 (en) * 2004-08-27 2007-07-31 Applied Materials, Inc. Method and apparatus for etching material layers with high uniformity of a lateral etch rate across a substrate
CN100449693C (zh) * 2004-11-04 2009-01-07 上海华虹（集团）有限公司 一种去除栅刻蚀横向凹槽的方法
US7682940B2 (en) 2004-12-01 2010-03-23 Applied Materials, Inc. Use of Cl2 and/or HCl during silicon epitaxial film formation
US20060166416A1 (en) * 2005-01-27 2006-07-27 International Business Machines Corporation Addition of ballast hydrocarbon gas to doped polysilicon etch masked by resist
JP2007036018A (ja) * 2005-07-28 2007-02-08 Toshiba Corp 半導体装置の製造方法
US7481943B2 (en) * 2005-08-08 2009-01-27 Silverbrook Research Pty Ltd Method suitable for etching hydrophillic trenches in a substrate
KR100672721B1 (ko) * 2005-12-29 2007-01-22 동부일렉트로닉스 주식회사 플래쉬 메모리의 제조방법
KR100720473B1 (ko) * 2005-12-30 2007-05-22 동부일렉트로닉스 주식회사 반도체 트랜지스터의 제조 방법
US7674337B2 (en) 2006-04-07 2010-03-09 Applied Materials, Inc. Gas manifolds for use during epitaxial film formation
US7932181B2 (en) * 2006-06-20 2011-04-26 Lam Research Corporation Edge gas injection for critical dimension uniformity improvement
CN103981568A (zh) 2006-07-31 2014-08-13 应用材料公司 形成含碳外延硅层的方法
KR100827538B1 (ko) * 2006-12-28 2008-05-06 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR20080086686A (ko) * 2007-03-23 2008-09-26 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP2009147000A (ja) * 2007-12-12 2009-07-02 Seiko Instruments Inc 半導体装置の製造方法
CN101740373B (zh) * 2008-11-14 2011-11-30 中芯国际集成电路制造(北京)有限公司 浅沟槽形成方法
US8404561B2 (en) * 2009-05-18 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating an isolation structure
CN102194676B (zh) * 2010-03-11 2013-06-12 中芯国际集成电路制造(上海)有限公司 制作半导体器件栅极的方法
CN102280375B (zh) * 2010-06-08 2013-10-16 中国科学院微电子研究所 一种先栅工艺中叠层金属栅结构的制备方法
CN102427029A (zh) * 2011-08-04 2012-04-25 上海华力微电子有限公司 一种用于栅极相关制程及其后续制程监控的测试器件结构的其制备工艺
JP5932599B2 (ja) 2011-10-31 2016-06-08 株式会社日立ハイテクノロジーズ プラズマエッチング方法
CN103779203B (zh) * 2012-10-17 2016-11-02 株式会社日立高新技术 等离子蚀刻方法
JP6340338B2 (ja) * 2015-03-30 2018-06-06 東京エレクトロン株式会社 薄膜の形成方法
JP6748354B2 (ja) * 2015-09-18 2020-09-02 セントラル硝子株式会社 ドライエッチング方法及びドライエッチング剤
JP7037397B2 (ja) * 2018-03-16 2022-03-16 キオクシア株式会社 基板処理装置、基板処理方法、および半導体装置の製造方法
TWI759754B (zh) * 2020-06-03 2022-04-01 台灣奈米碳素股份有限公司 製作半導體裝置的溝槽結構的乾式蝕刻製程
JP2022172753A (ja) * 2021-05-07 2022-11-17 東京エレクトロン株式会社 基板処理方法および基板処理装置
GB202209674D0 (en) * 2022-07-01 2022-08-17 Spts Technologies Ltd Control of trench profile angle in SiC semiconductors

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04350932A (ja) * 1991-05-29 1992-12-04 Toshiba Corp ドライエッチング方法
JPH08213368A (ja) * 1995-02-08 1996-08-20 Nippon Telegr & Teleph Corp <Ntt> エッチング方法
JP2001093879A (ja) * 1999-07-27 2001-04-06 Applied Materials Inc 基板上のシリコンエッチング方法
JP2001526462A (ja) * 1997-12-05 2001-12-18 アプライド マテリアルズ インコーポレイテッド シリコンに高アスペクト比のトレンチを形成するための新規なエッチング方法
JP2003518738A (ja) * 1999-12-20 2003-06-10 アプライド マテリアルズ インコーポレイテッド シリコンの金属マスクエッチング方法

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4490209B2 (en) 1983-12-27 2000-12-19 Texas Instruments Inc Plasma etching using hydrogen bromide addition
US4702795A (en) 1985-05-03 1987-10-27 Texas Instruments Incorporated Trench etch process
US4784720A (en) 1985-05-03 1988-11-15 Texas Instruments Incorporated Trench etch process for a single-wafer RIE dry etch reactor
DE3752259T2 (de) 1986-12-19 1999-10-14 Applied Materials Bromine-Ätzverfahren für Silizium
US4855015A (en) 1988-04-29 1989-08-08 Texas Instruments Incorporated Dry etch process for selectively etching non-homogeneous material bilayers
US5707486A (en) 1990-07-31 1998-01-13 Applied Materials, Inc. Plasma reactor using UHF/VHF and RF triode source, and process
US6251792B1 (en) 1990-07-31 2001-06-26 Applied Materials, Inc. Plasma etch processes
US5094712A (en) 1990-10-09 1992-03-10 Micron Technology, Inc. One chamber in-situ etch process for oxide and conductive material
US6171974B1 (en) 1991-06-27 2001-01-09 Applied Materials, Inc. High selectivity oxide etch process for integrated circuit structures
US6518195B1 (en) * 1991-06-27 2003-02-11 Applied Materials, Inc. Plasma reactor using inductive RF coupling, and processes
US5352617A (en) 1992-04-27 1994-10-04 Sony Corporation Method for manufacturing Bi-CMOS transistor devices
JP3111643B2 (ja) * 1992-06-09 2000-11-27 ソニー株式会社 ドライエッチング方法
JP2746167B2 (ja) * 1995-01-25 1998-04-28 日本電気株式会社 半導体装置の製造方法
US5820261A (en) 1995-07-26 1998-10-13 Applied Materials, Inc. Method and apparatus for infrared pyrometer calibration in a rapid thermal processing system
US5705433A (en) * 1995-08-24 1998-01-06 Applied Materials, Inc. Etching silicon-containing materials by use of silicon-containing compounds
US5705409A (en) * 1995-09-28 1998-01-06 Motorola Inc. Method for forming trench transistor structure
US5948283A (en) 1996-06-28 1999-09-07 Lam Research Corporation Method and apparatus for enhancing outcome uniformity of direct-plasma processes
US5753561A (en) 1996-09-30 1998-05-19 Vlsi Technology, Inc. Method for making shallow trench isolation structure having rounded corners
US6033969A (en) 1996-09-30 2000-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a shallow trench isolation that has rounded and protected corners
JP4436463B2 (ja) * 1996-11-06 2010-03-24 シーメンス アクチエンゲゼルシヤフト ３つの独立制御電極を具備したエッチングチャンバ装置
US6309979B1 (en) 1996-12-18 2001-10-30 Lam Research Corporation Methods for reducing plasma-induced charging damage
JPH10189548A (ja) * 1996-12-20 1998-07-21 Sony Corp ドライエッチング方法
US5670397A (en) * 1997-01-16 1997-09-23 Powerchip Semiconductor Corp. Dual poly-gate deep submicron CMOS with buried contact technology
US6479373B2 (en) 1997-02-20 2002-11-12 Infineon Technologies Ag Method of structuring layers with a polysilicon layer and an overlying metal or metal silicide layer using a three step etching process with fluorine, chlorine, bromine containing gases
US5674775A (en) 1997-02-20 1997-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation trench with a rounded top edge using an etch buffer layer
US5807789A (en) * 1997-03-20 1998-09-15 Taiwan Semiconductor Manufacturing, Co., Ltd. Method for forming a shallow trench with tapered profile and round corners for the application of shallow trench isolation (STI)
US5728621A (en) 1997-04-28 1998-03-17 Chartered Semiconductor Manufacturing Pte Ltd Method for shallow trench isolation
US6090304A (en) 1997-08-28 2000-07-18 Lam Research Corporation Methods for selective plasma etch
TW434802B (en) 1997-10-09 2001-05-16 United Microelectronics Corp Method of manufacturing shallow trench isolation
US5801083A (en) 1997-10-20 1998-09-01 Chartered Semiconductor Manufacturing, Ltd. Use of polymer spacers for the fabrication of shallow trench isolation regions with rounded top corners
US6872322B1 (en) * 1997-11-12 2005-03-29 Applied Materials, Inc. Multiple stage process for cleaning process chambers
US6008131A (en) 1997-12-22 1999-12-28 Taiwan Semiconductor Manufacturing Company Ltd. Bottom rounding in shallow trench etching using a highly isotropic etching step
US6743688B1 (en) * 1998-01-05 2004-06-01 Advanced Micro Devices, Inc. High performance MOSFET with modulated channel gate thickness
US6037265A (en) 1998-02-12 2000-03-14 Applied Materials, Inc. Etchant gas and a method for etching transistor gates
JPH11340213A (ja) * 1998-03-12 1999-12-10 Hitachi Ltd 試料の表面加工方法
JP2000091321A (ja) * 1998-09-10 2000-03-31 Hitachi Ltd 表面処理方法および装置
US6245684B1 (en) 1998-03-13 2001-06-12 Applied Materials, Inc. Method of obtaining a rounded top trench corner for semiconductor trench etch applications
JP3252789B2 (ja) * 1998-04-03 2002-02-04 日本電気株式会社 エッチング方法
US6083815A (en) 1998-04-27 2000-07-04 Taiwan Semiconductor Manufacturing Company Method of gate etching with thin gate oxide
JP2000133633A (ja) 1998-09-09 2000-05-12 Texas Instr Inc <Ti> ハ―ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法
US6037266A (en) 1998-09-28 2000-03-14 Taiwan Semiconductor Manufacturing Company Method for patterning a polysilicon gate with a thin gate oxide in a polysilicon etcher
US6309926B1 (en) 1998-12-04 2001-10-30 Advanced Micro Devices Thin resist with nitride hard mask for gate etch application
US6218309B1 (en) 1999-06-30 2001-04-17 Lam Research Corporation Method of achieving top rounding and uniform etch depths while etching shallow trench isolation features
US6287974B1 (en) 1999-06-30 2001-09-11 Lam Research Corporation Method of achieving top rounding and uniform etch depths while etching shallow trench isolation features
US6228727B1 (en) 1999-09-27 2001-05-08 Chartered Semiconductor Manufacturing, Ltd. Method to form shallow trench isolations with rounded corners and reduced trench oxide recess
US6258676B1 (en) 1999-11-01 2001-07-10 Chartered Semiconductor Manufacturing Ltd. Method for forming a shallow trench isolation using HDP silicon oxynitride
US6174786B1 (en) 1999-11-23 2001-01-16 Lucent Technologies, Inc. Shallow trench isolation method providing rounded top trench corners
US6391729B1 (en) 2000-03-09 2002-05-21 Advanced Micro Devices, Inc. Shallow trench isolation formation to eliminate poly stringer with controlled step height and corner rounding
US6514378B1 (en) 2000-03-31 2003-02-04 Lam Research Corporation Method for improving uniformity and reducing etch rate variation of etching polysilicon
US6303413B1 (en) 2000-05-03 2001-10-16 Maxim Integrated Products, Inc. Method of forming a shallow and deep trench isolation (SDTI) suitable for silicon on insulator (SOI) substrates
US6358859B1 (en) 2000-05-26 2002-03-19 Taiwan Semiconductor Manufacturing Company HBr silicon etching process
US6313007B1 (en) 2000-06-07 2001-11-06 Agere Systems Guardian Corp. Semiconductor device, trench isolation structure and methods of formations
US6403432B1 (en) 2000-08-15 2002-06-11 Taiwan Semiconductor Manufacturing Company Hardmask for a salicide gate process with trench isolation
US6283131B1 (en) 2000-09-25 2001-09-04 Taiwan Semiconductor Manufacturing Company In-situ strip process for polysilicon etching in deep sub-micron technology
JP2002319571A (ja) * 2001-04-20 2002-10-31 Kawasaki Microelectronics Kk エッチング槽の前処理方法及び半導体装置の製造方法
TW518719B (en) * 2001-10-26 2003-01-21 Promos Technologies Inc Manufacturing method of contact plug
US6703269B2 (en) * 2002-04-02 2004-03-09 International Business Machines Corporation Method to form gate conductor structures of dual doped polysilicon
US6784077B1 (en) * 2002-10-15 2004-08-31 Taiwan Semiconductor Manufacturing Co. Ltd. Shallow trench isolation process
US7098141B1 (en) * 2003-03-03 2006-08-29 Lam Research Corporation Use of silicon containing gas for CD and profile feature enhancements of gate and shallow trench structures

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04350932A (ja) * 1991-05-29 1992-12-04 Toshiba Corp ドライエッチング方法
JPH08213368A (ja) * 1995-02-08 1996-08-20 Nippon Telegr & Teleph Corp <Ntt> エッチング方法
JP2001526462A (ja) * 1997-12-05 2001-12-18 アプライド マテリアルズ インコーポレイテッド シリコンに高アスペクト比のトレンチを形成するための新規なエッチング方法
JP2001093879A (ja) * 1999-07-27 2001-04-06 Applied Materials Inc 基板上のシリコンエッチング方法
JP2003518738A (ja) * 1999-12-20 2003-06-10 アプライド マテリアルズ インコーポレイテッド シリコンの金属マスクエッチング方法

Also Published As

Publication number Publication date
JP2006523381A (ja) 2006-10-12
US7186661B2 (en) 2007-03-06
CN100405551C (zh) 2008-07-23
US20040175950A1 (en) 2004-09-09
US7098141B1 (en) 2006-08-29
JP2011211225A (ja) 2011-10-20
CN1781185A (zh) 2006-05-31

Similar Documents

Publication Publication Date Title
JP4791956B2 (ja) プラズマエッチングチャンバ内でポリシリコンゲート構造をエッチングするための方法、及び基板の異なるドープ済み材料の間のエッチング速度のマイクロローディングを減少させる方法
US7682980B2 (en) Method to improve profile control and N/P loading in dual doped gate applications
KR101111924B1 (ko) 이중층 레지스트 플라즈마 에칭 방법
US6380095B1 (en) Silicon trench etch using silicon-containing precursors to reduce or avoid mask erosion
US7368394B2 (en) Etch methods to form anisotropic features for high aspect ratio applications
US7361607B2 (en) Method for multi-layer resist plasma etch
US8658541B2 (en) Method of controlling trench microloading using plasma pulsing
US20060043066A1 (en) Processes for pre-tapering silicon or silicon-germanium prior to etching shallow trenches
US20070202700A1 (en) Etch methods to form anisotropic features for high aspect ratio applications
US20060021704A1 (en) Method and apparatus for etching Si
JP2005508078A (ja) 高アスペクト比形態のエッチング方法
US6955964B2 (en) Formation of a double gate structure
KR20150043978A (ko) 플라즈마 처리 방법
JP7296912B2 (ja) 基板処理方法及び基板処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110311

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110722

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees