JP7037397B2 - 基板処理装置、基板処理方法、および半導体装置の製造方法 - Google Patents

基板処理装置、基板処理方法、および半導体装置の製造方法 Download PDF

Info

Publication number
JP7037397B2
JP7037397B2 JP2018049952A JP2018049952A JP7037397B2 JP 7037397 B2 JP7037397 B2 JP 7037397B2 JP 2018049952 A JP2018049952 A JP 2018049952A JP 2018049952 A JP2018049952 A JP 2018049952A JP 7037397 B2 JP7037397 B2 JP 7037397B2
Authority
JP
Japan
Prior art keywords
film
gas
chamber
organic film
substrate processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018049952A
Other languages
English (en)
Other versions
JP2019161186A (ja
Inventor
佑介 笠原
信一 伊藤
成二 森田
亮介 山本
隆一 齊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2018049952A priority Critical patent/JP7037397B2/ja
Priority to US16/101,964 priority patent/US10811268B2/en
Publication of JP2019161186A publication Critical patent/JP2019161186A/ja
Application granted granted Critical
Publication of JP7037397B2 publication Critical patent/JP7037397B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
    • H10P76/4085—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes characterised by the processes involved to create the masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/692—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their composition, e.g. multilayer masks or materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
    • H10P50/695—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks or sidewalls or to modify the mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/73—Etching of wafers, substrates or parts of devices using masks for insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H10P76/204—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks

Landscapes

  • Drying Of Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Plasma Technology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明の実施形態は、基板処理装置、基板処理方法、および半導体装置の製造方法に関する。
被加工膜をエッチングするときにエッチングマスクとして有機膜を使用する場合、有機膜に金属元素等を含浸させることで、有機膜のエッチング耐性を上げることができる。
特開２０１２－２０４４５６号公報
被加工膜が厚膜である場合、厚い有機膜が必要になる場合がある。この場合、金属元素等が有機膜の底部まで十分に拡散せず、有機膜の含浸が不十分になるおそれがある。その結果、エッチング不良が起こり得る。
本発明の実施形態は、被加工膜の膜厚に関わらずエッチング耐性を高めることが可能な基板処理装置、基板処理方法、および半導体装置の製造方法を提供する。
本実施形態に係る基板処理装置は、チャンバーと、第１ガス導入部と、第２ガス導入部と、制御部と、を備える。チャンバーは、被加工膜が形成された基板を収容可能である。第１ガス導入部は、金属元素または半導体元素を含む第１ガスをチャンバー内に導入する。第２ガス導入部は、被加工膜をエッチングする第２ガスをチャンバー内に導入する。制御部は、第１ガスの導入と第２ガスの導入とが交互に繰り返されるように第１ガス導入部および第２ガス導入部を制御する。
第１実施形態に係る半導体装置の概略的な構成を示すブロック図である。 基板の成膜工程を示す断面図である。 有機膜のパターン形成工程を示す断面図である。 前駆体処理工程を示す断面図である。 被加工膜のエッチング工程を示す断面図である。 光計測部で計測される光強度の経時的変化の一例を示すグラフである。 エッチング工程後の前駆体処理工程を示す断面図である。 被加工膜のパターン形成工程を示す断面図である。 変形例に係る基板処理装置の概略的な構成を示す模式図である。 第２実施形態における有機膜のパターン形成工程を示す断面図である。 第１前駆体処理工程を示す断面図である。 絶縁膜のエッチング工程を示す断面図である。 第２前駆体処理工程を示す断面図である。 第２実施形態における被加工膜のパターン形成工程を示す断面図である。
以下、図面を参照して本発明の実施形態を説明する。本実施形態は、本発明を限定するものではない。
（第１実施形態）
図１は、第１実施形態に係る基板処理装置の概略的な構成を示す模式図である。図１に示す基板処理装置１は、例えば、半導体装置の一例である半導体メモリの製造装置に適用できる。基板処理装置１は、チャンバー１０と、前駆体ガス導入部２０と、前駆体ガス排気部２１と、エッチングガス導入部３０と、エッチングガス排気部３１と、光源４０と、上部電極５０と、下部電極５１と、高周波電源５２、５３と、光計測部６０と、制御部７０と、を備える。
チャンバー１０は、基板１００を収容する。基板１００上には、被加工膜および有機膜が形成されている。被加工膜および有機膜については、後述する。チャンバー１０の上部には、窓部１１が設けられている。窓部１１を通じて、光源４０の光が基板１００に照射される。
前駆体ガス導入部２０は、金属元素または半導体元素を含む前駆体ガスをチャンバー１０内へ導入する。金属元素には、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、タングステン（Ｗ）、タンタル（Ｔａ）、ルテニウム（Ｒｕ）、ジルコニウム（Ｚｒ）の少なくとも１つを適用できる。一方、半導体元素には、例えばシリコン（Ｓｉ）またはゲルマニウム（Ｇｅ）を適用できる。上述した金属元素または半導体元素は、基板１００に形成された有機膜に含浸する。前駆体ガスは第１ガスの例である。
前駆体ガス排気部２１は、チャンバー１０から前駆体ガスを排気する。本実施形態では、前駆体ガス排気部２１は、チャンバー１０において前駆体ガス導入部２０とは反対側の側面に設置されている。
エッチングガス導入部３０は、エッチングガスをチャンバー１０内に導入する。このエッチングガスにより、基板１００に形成された被加工膜がエッチングされる。
エッチングガス排気部３１は、チャンバー１０からエッチングガスを排気する。エッチングガスとしては、フルオローカーボンまたは／およびハロゲンを含むガスが考えられるが特に限定されない。本実施形態では、エッチングガス排気部３１は、チャンバー１０においてエッチングガス導入部３０とは反対側の側面、換言すると前駆体ガス導入部２０と同じ側面に設置されている。エッチングガスは第２ガスの例である。
光源４０は、チャンバー１０の窓部１１の上方に設置されている。光源４０は、窓部１１を通じて光を基板１００へ照射する。この光によって、基板１００は加熱される。
上部電極５０と、下部電極５１と、高周波電源５２、５３は、容量結合型プラズマ（CCP: Capacitively Coupled Plasma）生成器を構成する。上部電極５０は、チャンバー１０の窓部１１と光源４０との間に設置されている。下部電極５１は、上部電極５０と対向している。下部電極５１上には、基板１００が載置されている。高周波電源５２は上部電極５０に接続され、高周波電源５３は下部電極５１に接続されている。高周波電源５２、５３によって、上部電極５０と下部電極５１との間に高周波の電界が発生すると、チャンバー１０内でプラズマが生成する。その結果、エッチングガス導入部３０から導入されたエッチングガスがプラズマ化される。プラズマ化されたエッチングガスによって、基板１００の被加工膜がエッチングされる。
光計測部６０は、上記プラズマ生成時におけるチャンバー１０内の光を分光し各波長の強度を計測する。また、光計測部６０は、計測結果を制御部７０へ出力する。
制御部７０は、前駆体処理制御部７１と、エッチング制御部７２と、処理切替制御部７３と、を有する。前駆体処理制御部７１は、前駆体ガス導入部２０、前駆体ガス排気部２１、光源４０を制御する。エッチング制御部７２は、エッチングガス導入部３０およびエッチングガス排気部３１を制御する。処理切替制御部７３は、光計測部６０の計測結果に基づいて前駆体処理制御部７１およびエッチング制御部７２を制御する。
以下、図２～図７を参照して、本実施形態に係る半導体装置の製造方法について説明する。
まず、図２に示すように、基板１００上にストッパー膜１１０と、被加工膜１２０と、有機膜１３０と、カバー膜１４０と、反射防止膜１５０と、レジスト膜１６０と、を順次に積層する。
基板１００は、例えば、シリコン等を含む半導体基板である。ストッパー膜１１０は、例えば、アモルファスシリコン膜(ａ―Ｓｉ)である。
被加工膜１２０は、複数の絶縁層１２１と複数の絶縁層１２２とを交互に積層した積層膜である。絶縁層１２１は、例えば、３０ｎｍの厚さを有するシリコン酸化層である。絶縁層１２２は、例えば、５０ｎｍの厚さを有するシリコン窒化層である。本実施形態では、各絶縁層の数は４８層であるが、この数は特に限定されない。また、被加工膜１２０は、ストッパー膜１１０上ではなく、基板１００上に直接形成されていてもよい。
有機膜１３０は、例えばスピンコートにより形成される。有機膜１３０は、炭素を含有する膜であり、例えば、１０００ｎｍの厚さを有するＰＭＭＡ（Polymethylmethacrylate）膜である。
カバー膜１４０は、例えばスピンコートにより形成される。カバー膜１４０は、例えば１００ｎｍの厚さを有するＳＯＧ（Spin on Glass）膜である。
反射防止膜１５０は、例えば、６０ｎｍの厚さを有する。有機膜１３０の上方に反射防止膜１５０を形成することで、有機膜１３０に反射防止機能を付与する必要がなくなる。これにより、有機膜１３０の材料を自由に選択しやすくなる。例えば、有機膜１３０の材料として、金属元素や半導体元素が含浸しやすい材料を選択することが可能となる。
レジスト膜１６０は、例えばＡｒＦ液浸露光機を使用してパターニングされている。
次に、レジスト膜１６０をマスクとするＲＩＥ（Reactive Ion Etching）により反射防止膜１５０とカバー膜１４０とをエッチングする。さらに、カバー膜１４０をマスクとするＲＩＥにより有機膜１３０をエッチングする。その後、カバー膜１４０を除去するまでＲＩＥを行う。この際、最上層の絶縁層１２１はエッチングされる。その結果、図３に示すように、開口径Ｄを有するパターンが有機膜１３０に形成される。その後、基板１００は、基板処理装置１のチャンバー１０内に搬送される。
チャンバー１０内で、まず、前駆体処理を行う。具体的には、前駆体ガス導入部２０が、前駆体処理制御部７１の制御に基づいて、ＴＭＡ（Trimethylaluminium）ガスを前駆体ガスとしてチャンバー１０内へ約５分間導入する。ＴＭＡは金属元素としてアルミニウムを含む。このとき、光源４０が前駆体処理制御部７１の制御に基づいて光を照射することによって、基板１００の温度は約１００℃に加熱されている。また、チャンバー１０内の圧力は、前駆体ガス導入部２０によって、約３００Ｐａに調整されている。
続いて、前駆体ガス排気部２１が、前駆体処理制御部７１の制御に基づいてチャンバー１０から前駆体ガスを排気する。続いて、水蒸気がチャンバー１０内に導入される。このとき、チャンバー１０内の圧力は、約２５０Ｐａに減圧されている。その結果、水（Ｈ２Ｏ）とＴＭＡが反応し酸化アルミニウムが有機膜１３０の上面および側面（すなわちチャンバー１０内に露出した有機膜１３０の表面）から含浸する。酸化アルミニウムは、有機膜１３０の上面および側面から、ある一定部分の深さにまで拡散する。このとき、酸化アルミニウムが含浸された領域では、有機膜１３０が膨潤するため、有機膜１３０の上端開口径は、２０％程度狭まる。有機膜１３０の上端開口径を開口径Ｄに対して０．８Ｄとする。
本実施形態では、被加工膜１２０が厚膜であるので、有機膜１３０も厚膜となる。そのため、図４に示すように、有機膜１３０には、アルミニウム濃度が１５～２０％程度の金属含有領域１３０ａと、ほぼ０％の非金属含有領域１３０ｂとが形成される。金属含有領域１３０ａは非金属含有領域１３０ｂと比較して、高エッチング耐性を有する。
次に、被加工膜１２０のエッチングを行う。具体的には、エッチングガス導入部３０が、エッチング制御部７２の制御に基づいてエッチングガスをチャンバー１０内に導入する。このとき、高周波電源５２、５３もエッチング制御部７２の制御に基づいて上部電極５０と下部電極５１との間に高周波の電界を発生させるので、プラズマがチャンバー１０内に生成される。その結果、図５に示すように、被加工膜１２０のエッチングが、有機膜１３０のパターンをマスクとして開始される。
被加工膜１２０のエッチング中に、光計測部６０は、チャンバー１０内でプラズマからの発光を計測し、計測結果を処理切替制御部７３へ出力する。本実施形態では、有機膜１３０にアルミニウムが含まれているので、光計測部６０は、アルミニウム原子固有の波長の光を測定する。光計測部６０は、例えば３０９ｎｍや３９４ｎｍの波長を有する光を計測する。
図６は、光計測部６０で計測される光強度の経時的変化の一例を示すグラフである。横軸は、時間を示し、縦軸は、光計測部６０で計測される光強度を示す。縦軸は、換言すると、有機膜１３０における単位面積当たりのアルミニウムの含有量である。
被加工膜１２０のエッチングが進行すると、有機膜１３０の金属含有領域１３０ａの基板１００に垂直な方向の厚さが薄くなる。そのため、アルミニウムの含有量も減少するので、光強度は、徐々に低下する。その後、光強度が、予め設定されたしきい値Ｔｈまで低下すると、処理切替制御部７３は、エッチング制御部７２に対して被加工膜１２０のエッチングを停止させる。その結果、エッチングガス導入部３０はエッチングガスの導入を停止するとともに、エッチングガス排気部３１はチャンバー１０からエッチングガスを排気する。本実施形態では、しきい値Ｔｈは、有機膜１３０のエッチング量が例えば４００ｎｍになるタイミングｔ１に対応付けて設定されている。この状態では、金属含有領域１３０ａにおけるアルミニウム濃度は１５％程度である。
仮に、タイミングｔ１以降も被加工膜１２０のエッチングを継続すると、非金属含有領域１３０ｂが露出する。非金属含有領域１３０ｂは金属含有領域１３０ａと比較してエッチング耐性が低いため、非金属含有領域１３０ｂの露出状態でエッチングをさらに継続すると、非金属含有領域１３０ｂが優先的に除去され、被加工膜１２０の加工不良が起こり得る。
そこで、本実施形態では、エッチング時間Ｔａが経過すると、上述した前駆体処理と同様の処理を開始する。アルミニウムが非金属含有領域１３０ｂに含浸するので、図７に示すように、残りの有機膜１３０の全体が金属含有領域１３０ａとなる。例えば、アルミニウム濃度は、上部で２０％程度であり、底部で１５％程度である。
前駆体処理時間Ｔｂが経過すると、有機膜１３０をマスクとして、上述した被加工膜１２０のエッチングを再び行う。最後に、アッシング処理とウェットエッチング処理によって、有機膜１３０を除去する。その結果、図８に示すように、被加工膜１２０にパターンが形成される。なお、本実施形態において、前駆体処理を２度行うように記載されているが、２度目の前駆体処理後も上述の方法によって光強度を測定しながらエッチングを行い、光強度がしきい値Ｔｈに達した場合は、３度目の前駆体処理を行ってからエッチングする。すなわち、前駆体処理およびエッチングの回数は特に限定されない。
以上説明した本実施形態によれば、有機膜１３０が厚膜であっても、その底部まで金属を十分に含浸させることができる。そのため、被加工膜１２０の膜厚に関わらずエッチング耐性を高めることが可能となる。
また、本実施形態では、同一のチャンバー１０内で前駆体処理とエッチングを行っている。そのため、基板１００をチャンバー１０から搬出しなくても前駆体処理とエッチングを連続的に行うことができる。これにより、スループットを向上させることが可能となる。
なお、処理切替制御部７３は、光計測部６０の計測結果ではなく、前駆体処理およびエッチングの各々について予め設定された時間Ｔａ、Ｔｂ（図６参照）に基づいて、前駆体処理とエッチングとを交互に切り替えてもよい。この場合、光計測部６０が不要になるので、装置構成を簡略化することが可能となる。
（変形例）
図９は、変形例に係る基板処理装置の概略的な構成を示す模式図である。図１に示す基板処理装置１と同様の構成要素には、同じ符号を付し、詳細な説明を省略する。
図９に示す基板処理装置２では、高周波アンテナ５４が上部電極５０の代わりに設置されている。高周波アンテナ５４は、下部電極５１および高周波電源５２、５３とともに、誘導結合プラズマ（ICP: Inductively Coupled Plasma）生成器を構成する。
本変形例では、エッチングガス導入部３０がエッチングガスを導入するときに高周波電源５２によって高周波アンテナ５４に交流を流す。電磁誘導によりチャンバー１０内に電磁場が発生する。これにより、チャンバー１０内にプラズマが生成されるので、被加工膜１２０がエッチングされる。
本変形例においても、被加工膜１２０のエッチングと前駆体処理とを繰り返すので、金属が有機膜１３０に十分に含浸する。よって、エッチング耐性を高めることが可能となる。
（第２実施形態）
本実施形態では、図１に示す基板処理装置１または図９に示す基板処理装置２を用いるので、装置構成の説明は省略する。以下、図１０～図１４を参照して、本実施形態に係る半導体装置の製造方法について説明する。第１実施形態と同様の工程については説明を省略する。
まず、図１０に示すように、基板１００上に、ストッパー膜１１０、被加工膜１２０、有機膜１３０を順次に積層する。
本実施形態では、被加工膜１２０は、ストッパー膜１１０上に形成された金属膜１２３と、金属膜１２３上に形成された絶縁膜１２４とを有する。金属膜１２３は、例えばタングステン膜である。一方、絶縁膜１２４は、例えばシリコン酸化膜である。
有機膜１３０には、開口径Ｄを有するパターンが形成されている。このパターンは、第１実施形態と同様に、有機膜１３０上に形成したカバー膜１４０と、反射防止膜１５０と、レジスト膜１６０とを用いて形成される。有機膜１３０にパターンが形成された後でも、カバー膜１４０を除去するまでＲＩＥを行う。これにより、絶縁膜１２４の上部もわずかにエッチングされる。その後、基板１００は、基板処理装置１または基板処理装置２のチャンバー１０内に搬送される。
チャンバー１０内で、まず、第１前駆体処理を行う。第１前駆体処理では、前駆体ガス導入部２０が、ＴＭＡガスを第１前駆体ガスとしてチャンバー１０内へ導入する。その結果、第１実施形態と同様に、第１前駆体ガスに含まれたアルミニウムが有機膜１３０に含浸する。
本実施形態では、有機膜１３０は、５００ｎｍの厚さ有する。そのため、図１１に示すように、金属含有領域１３０ａおよび非金属含有領域１３０ｂが、第１実施形態と同様に、有機膜１３０に形成される。
次に、絶縁膜１２４のエッチングを行う。絶縁膜１２４のエッチング中に、光計測部６０は、チャンバー１０内の光強度を計測し、計測結果を処理切替制御部７３へ出力する。
光計測部６０で計測された光強度がしきい値Ｔｈまで低下すると、処理切替制御部７３は、エッチング制御部７２に対して絶縁膜１２４のエッチングを停止させる。このとき、図１２に示すように、絶縁膜１２４は貫通されておらず、一部が残っている。
次に、第２前駆体処理を行う。第２前駆体処理では、前駆体ガス導入部２０が、第２前駆体ガスをチャンバー１０内へ導入する。第２前駆体ガスは、金属膜１２３に含まれた金属に対しても選択比の高い金属元素を含んでいる。本実施形態では、金属元素としてチタンを含むテトラキスジメチルアミノチタン（ＴＤＭＡＴ）ガスが第２前駆体ガスとして用いられている。これにより、図１３に示すように、有機膜１３０の全体が金属含有領域１３０ｃとなる。金属含有領域１３０ｃの表面では、チタン濃度がアルミニウム濃度よりも高い。
第２前駆体処理が終了すると、有機膜１３０をマスクとして、絶縁膜１２４の残りと金属膜１２３をエッチングする。最後にアッシング処理とウェットエッチング処理により有機膜１３０を除去する。その結果、図１４に示すように、被加工膜１２０にパターンが形成される。
以上説明した本実施形態によれば、第１実施形態と同様に、有機膜１３０が厚膜であっても、その底部まで金属を十分に含浸させることができる。そのため、被加工膜１２０の膜厚に関わらずエッチング耐性を高めることが可能となる。
特に、本実施形態では、絶縁膜１２４および金属膜１２３をそれぞれ加工する前に、各膜の材料に応じて異なる金属元素を有機膜１３０に含浸させている。そのため、被加工膜１２０が異なる材料の複数の膜を有していても、１種類の有機膜１３０でエッチング耐量を損なうことなく被加工膜１２０を加工できる。
なお、本実施形態においても、前駆体処理とエッチングは、光計測部６０の計測結果でなく、予め設定された時間に基づいて切り替えてもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１，２ 基板処理装置、１０ チャンバー、２０ 前駆体ガス導入部、３０ エッチングガス導入部、４０ 光源、６０ 光計測部、７０ 制御部

Claims (10)

  1. 被加工膜が形成された基板を収容可能なチャンバーと、
    前記チャンバーの上部に設けられ、光を通過可能な窓部と、
    前記窓部の上方に設けられ、前記窓部を通じて前記チャンバー内に光を照射可能な光源と、
    金属元素または半導体元素を含む第１ガスを前記チャンバー内に導入する第１ガス導入部と、
    前記被加工膜をエッチングする第２ガスを前記チャンバー内に導入する第２ガス導入部と、
    前記第１ガスの導入と前記第２ガスの導入とが交互に繰り返されるように前記第１ガス導入部および前記第２ガス導入部を制御する制御部と、
    前記チャンバー内でプラズマを生成するプラズマ生成器と、
    を備える基板処理装置。
  2. 予め設定された波長の光の強度を測定する光計測部をさらに備え、
    前記制御部は、前記光計測部の計測結果に基づいて、前記第２ガスの導入と前記第１ガスの導入とを交互に切り替える、請求項１に記載の基板処理装置。
  3. 前記制御部は、予め設定された時間に基づいて、前記第２ガスの導入と前記第１ガスの導入とを交互に切り替える、請求項１に記載の基板処理装置。
  4. 前記被加工膜は、材料が異なる複数の膜であり、
    前記第１ガス導入部は、前記材料ごとに異なる前記第１ガスを導入する、請求項１から３のいずれかに記載の基板処理装置。
  5. 被加工膜が形成された基板を収容可能なチャンバーと、
    前記チャンバーの上部に設けられ、光を通過可能な窓部と、
    前記窓部の上方に設けられ、前記窓部を通じて前記チャンバー内に光を照射可能な光源と、
    金属元素または半導体元素を含む第１ガスを前記チャンバー内に導入する第１ガス導入部と、
    前記被加工膜をエッチングする第２ガスを前記チャンバー内に導入する第２ガス導入部と、
    前記第１ガスの導入と前記第２ガスの導入とが交互に繰り返されるように前記第１ガス導入部および前記第２ガス導入部を制御する制御部と、を備え、
    前記被加工膜は、材料が異なる複数の膜であり、
    前記第１ガス導入部は、前記材料ごとに異なる前記第１ガスを導入する、基板処理装置。
  6. 前記制御部は、前記第１ガスの導入時に前記光源を制御する、請求項１から５のいずれかに記載の基板処理装置。
  7. 前記金属元素が、アルミニウム（Ａｌ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、タングステン（Ｗ）、タンタル（Ｔａ）、ルテニウム（Ｒｕ）、ジルコニウム（Ｚｒ）の少なくとも１つを含む、請求項１から６のいずれかに記載の基板処理装置。
  8. 前記半導体元素が、シリコン（Ｓｉ）またはゲルマニウム（Ｇｅ）である、請求項１から６のいずれかに記載の基板処理装置。
  9. 有機膜が被加工膜上でパターニングされた基板をチャンバー内に収容し、
    金属元素または半導体元素を前記有機膜に含浸させ、前記有機膜の上部を前記有機膜の下部と比較して膨張させる処理と、前記有機膜のパターンに基づいて前記被加工膜をエッチングする処理と、を前記チャンバー内で交互に繰り返す、基板処理方法。
  10. 半導体基板上に被加工膜を形成し、
    前記被加工膜上に有機膜をパターニングし、
    前記有機膜をパターニングした前記半導体基板をチャンバー内に収容し、
    金属元素または半導体元素を前記有機膜に含浸させ、前記有機膜の上部を前記有機膜の下部と比較して膨張させる処理と、前記有機膜をマスクとして前記被加工膜をエッチングする処理と、を前記チャンバー内で交互に繰り返す、半導体装置の製造方法。
JP2018049952A 2018-03-16 2018-03-16 基板処理装置、基板処理方法、および半導体装置の製造方法 Active JP7037397B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018049952A JP7037397B2 (ja) 2018-03-16 2018-03-16 基板処理装置、基板処理方法、および半導体装置の製造方法
US16/101,964 US10811268B2 (en) 2018-03-16 2018-08-13 Substrate processing apparatus, substrate processing method, and semiconductor device fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018049952A JP7037397B2 (ja) 2018-03-16 2018-03-16 基板処理装置、基板処理方法、および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019161186A JP2019161186A (ja) 2019-09-19
JP7037397B2 true JP7037397B2 (ja) 2022-03-16

Family

ID=67906012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018049952A Active JP7037397B2 (ja) 2018-03-16 2018-03-16 基板処理装置、基板処理方法、および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10811268B2 (ja)
JP (1) JP7037397B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005050917A (ja) 2003-07-30 2005-02-24 Toshiba Corp 半導体装置及びその製造方法
JP2006523381A (ja) 2003-03-03 2006-10-12 ラム　リサーチ　コーポレーション デュアルドープゲートの用途におけるプロフィル制御とｎ／ｐローディングを改善する方法
JP2010153702A (ja) 2008-12-26 2010-07-08 Tokyo Electron Ltd 基板処理方法
JP2012204456A (ja) 2011-03-24 2012-10-22 Toshiba Corp 半導体装置の製造方法
JP2013120800A (ja) 2011-12-06 2013-06-17 Denso Corp 半導体装置の製造方法、半導体エッチングプロセスにおける計測方法
JP2013197183A (ja) 2012-03-16 2013-09-30 Tokyo Electron Ltd 半導体製造装置のガス供給方法、ガス供給システム及び半導体製造装置
JP2015115402A (ja) 2013-12-10 2015-06-22 キヤノン株式会社 導電体パターンの形成方法および半導体装置の製造方法
US20170343896A1 (en) 2011-03-24 2017-11-30 Uchicago Argonne, Llc Sequential infiltration synthesis for enhancing multiple-patterning lithography

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682616B2 (ja) * 1984-10-11 1994-10-19 キヤノン株式会社 堆積膜形成方法
JPS63276221A (ja) * 1987-05-07 1988-11-14 Mitsubishi Electric Corp 半導体製造方法および半導体製造装置
JPH03174724A (ja) 1989-09-01 1991-07-29 Toshiba Corp パターン形成方法
JPH04240729A (ja) * 1991-01-24 1992-08-28 Toshiba Corp パターン形成方法
JPH0831720A (ja) 1994-07-13 1996-02-02 Nkk Corp レジストマスクの形成方法
JP3872069B2 (ja) 2004-04-07 2007-01-24 エルピーダメモリ株式会社 半導体装置の製造方法
US8980418B2 (en) 2011-03-24 2015-03-17 Uchicago Argonne, Llc Sequential infiltration synthesis for advanced lithography
JP6017248B2 (ja) * 2012-09-28 2016-10-26 トランスフォーム・ジャパン株式会社 半導体装置の製造方法及び半導体装置
US9411237B2 (en) 2013-03-14 2016-08-09 Applied Materials, Inc. Resist hardening and development processes for semiconductor device manufacturing
JP2015070232A (ja) 2013-09-30 2015-04-13 株式会社東芝 半導体装置の製造方法及び半導体製造装置
US10453701B2 (en) * 2016-06-01 2019-10-22 Asm Ip Holding B.V. Deposition of organic films
US10755942B2 (en) * 2016-11-02 2020-08-25 Massachusetts Institute Of Technology Method of forming topcoat for patterning

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006523381A (ja) 2003-03-03 2006-10-12 ラム　リサーチ　コーポレーション デュアルドープゲートの用途におけるプロフィル制御とｎ／ｐローディングを改善する方法
JP2005050917A (ja) 2003-07-30 2005-02-24 Toshiba Corp 半導体装置及びその製造方法
JP2010153702A (ja) 2008-12-26 2010-07-08 Tokyo Electron Ltd 基板処理方法
JP2012204456A (ja) 2011-03-24 2012-10-22 Toshiba Corp 半導体装置の製造方法
US20170343896A1 (en) 2011-03-24 2017-11-30 Uchicago Argonne, Llc Sequential infiltration synthesis for enhancing multiple-patterning lithography
JP2013120800A (ja) 2011-12-06 2013-06-17 Denso Corp 半導体装置の製造方法、半導体エッチングプロセスにおける計測方法
JP2013197183A (ja) 2012-03-16 2013-09-30 Tokyo Electron Ltd 半導体製造装置のガス供給方法、ガス供給システム及び半導体製造装置
JP2015115402A (ja) 2013-12-10 2015-06-22 キヤノン株式会社 導電体パターンの形成方法および半導体装置の製造方法

Also Published As

Publication number Publication date
US20190287809A1 (en) 2019-09-19
US10811268B2 (en) 2020-10-20
JP2019161186A (ja) 2019-09-19

Similar Documents

Publication Publication Date Title
KR102695562B1 (ko) 스페이서-한정 패터닝을 위한 수직형 스페이서를 형성하는 방법
TWI576914B (zh) Pattern forming method and substrate processing system
KR20190121864A (ko) 에칭 메트릭 향상을 위한 표면 개질 제어
TWI476544B (zh) Plasma processing method and modification method of photoresist pattern
JP6963097B2 (ja) プラズマ処理方法
TWI705478B (zh) 使用選擇性表面改性填充結構的技術
JP7225318B2 (ja) 試料の処理方法およびプラズマ処理装置
JPWO2008026531A1 (ja) プラズマ酸化処理方法
JP7459420B2 (ja) 高度なパターン形成用途のためのインサイチュでの選択的堆積及びエッチング
KR20150036534A (ko) 저-ｋ 유전체 막을 패터닝하는 방법
CN113767454A (zh) 半导体制造方法
KR102709624B1 (ko) 에칭 방법 및 에칭 장치
KR100870997B1 (ko) 저 유전율막의 데미지 수복 방법, 반도체 제조 장치, 및기억 매체
KR20210049173A (ko) 에칭 방법
TWI485771B (zh) Semiconductor processing methods
JP7037397B2 (ja) 基板処理装置、基板処理方法、および半導体装置の製造方法
JP5326404B2 (ja) モールドの製造方法
KR20210018119A (ko) 에칭 방법 및 기판 처리 장치
TW202331806A (zh) 金屬氧化物滲入光阻劑中之方法
JP4574300B2 (ja) エッチング方法およびコンピュータ記憶媒体
KR20200045397A (ko) 에칭 방법 및 플라즈마 처리 장치
CN115516609A (zh) 蚀刻方法
TWI857522B (zh) 蝕刻法
WO2025182060A1 (ja) エッチング方法
WO2024233496A1 (en) Oxidative surface treatments on underlayers to reduce the dose to size of euv photoresists

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180907

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220304

R151 Written notification of patent or utility model registration

Ref document number: 7037397

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151