CN115516609A - 蚀刻方法 - Google Patents

蚀刻方法 Download PDF

Info

Publication number
CN115516609A
CN115516609A CN202180005025.9A CN202180005025A CN115516609A CN 115516609 A CN115516609 A CN 115516609A CN 202180005025 A CN202180005025 A CN 202180005025A CN 115516609 A CN115516609 A CN 115516609A
Authority
CN
China
Prior art keywords
etching
wafer
tantalum nitride
film
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180005025.9A
Other languages
English (en)
Inventor
筱田和典
滨村浩孝
前田贤治
横川贤悦
石川健治
堀胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp filed Critical Hitachi High Technologies Corp
Publication of CN115516609A publication Critical patent/CN115516609A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Magnetic Heads (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

提供蚀刻量的均匀性高且蚀刻处理的成品率得以提升的蚀刻技术。蚀刻方法对配置于晶片的表面的包含过渡金属的氮化物的处理对象的膜层进行蚀刻，该蚀刻方法具备如下工序：对膜层的表面供给包含氟、氢而不含氧的反应性的粒子，来在该膜层的表面形成反应层；和加热膜层来使反应层脱离。

Description

蚀刻方法
技术领域
本发明涉及利用了等离子的包含过渡金属的氮化物的处理对象的膜层例如氮化钽膜的蚀刻方法。
背景技术
受到以智能手机为代表的移动设备的普及的带动，正在推进半导体器件的高集成化。在记录用半导体器件的领域中，量产了将存储器单元在三维方向上多层层叠的三维(3D)NAND闪速存储器。此外，在逻辑用半导体器件的领域，作为晶体管的构造，具有微细的三维构造的鳍型FET(Field Effect Transistor，场效应晶体管)成为主流。面向进一步的集成度的提升，当前在研讨层叠纳米线型FET。
如此地，随着元件构造的三维化和加工尺寸的微细化推进，在器件制造工艺(半导体装置的制造方法)中，兼具各向同性和原子层级的高的加工尺寸控制性的蚀刻技术的必要性增加。作为这样的各向同性的蚀刻技术，过去以来，广泛使用利用了氢氟酸与氟化铵的混合水溶液的二氧化硅的蚀刻、利用了热磷酸的氮化硅的蚀刻、基于氢氟酸的氮化钽的蚀刻等湿式蚀刻技术。但在利用了这样的药液的这些现有的湿式蚀刻技术中，伴随图案微细化，存在冲洗液的表面张力所引起的图案倒塌明显化的问题。
例如存在以下报告：在利用硅的高纵横比图案的情况下，在使图案间隔窄时，由于冲洗液干燥时的表面张力而开始倒塌的图案间隔的极限值与纵横比的平方成正比地变大。因此，强烈期望不使用药液来各向同性地蚀刻各种膜的工艺手法的开发。
另一方面，在上述半导体器件中，作为功函数金属、势垒金属，广泛使用氮化钽。因此，作为制造下一代的半导体器件的工艺，谋求兼具各向同性和原子层级的高的加工尺寸控制性、高的选择性的氮化钽的蚀刻技术。
作为不使用药液而使用等离子来各向同性地蚀刻氮化钽膜的现有的技术，例如提出JP特开2004-119977号公报(专利文献1)。
在专利文献1中公开了如下技术：在由作为势垒金属的氮化钽层和作为布线材料的铜构成的构造中，作为选择性地蚀刻除去氮化钽的方法，首先在通过氨(NH3)以及氮(N2)的等离子将铜的表面钝化后，通过四氟乙烯(C2F4)以及氧(O2)的等离子将氮化钽相对于铜选择性地进行蚀刻。
现有技术文献
专利文献
专利文献1：JP特开2004-119977号公报
发明内容
发明要解决的课题
在上述的现有技术中，关于如下的点考虑不充分，因此产生了问题。
即，在上述现有的技术中，虽然公开了将氮化钽相对于铜选择性地进行蚀刻的技术，关于如功函数金属的制作工艺等那样对作为掩模材料的碳硬掩模等含碳的膜选择性地进行蚀刻的处理的条件，并未考虑。特别关于以下的点并未考虑，如鳍型FET、层叠纳米线型FET等中的功函数金属的制作工艺等那样，在微细的三维构造中需要原子层级且共形的蚀刻的情况下，在图案的上部、底部，蚀刻速度会变得不同，作为蚀刻处理的结果，加工后的处理对象的膜厚的尺寸中会产生上下方向的偏差。因此，在现有的技术中，关于形成于膜构造的图案的上下(深度)方向，处理对象的膜层的蚀刻量产生较大的分布，存在有损半导体器件的蚀刻处理(蚀刻工序)的成品率的问题。
此外，现有的技术中，氮化钽膜的蚀刻与蚀刻时间的增加对应地连续推进。在这样的连续的蚀刻处理中，通过探测蚀刻处理的开始后的时间并对其进行调节，来进行蚀刻的量的调节。在基于这样的蚀刻处理的时间的蚀刻量的调节中，由于难以高的精度来调节下一代以后的微细的半导体器件的制造工序中谋求的非常微细的量的蚀刻、例如进行蚀刻的深度(宽度)为原子层级的蚀刻，因此有可能有损蚀刻处理的精度和成品率。
如此地，在现有的连续的等离子蚀刻技术中，蚀刻量反映自由基的分布而变得不均匀，晶片面内方向、图案深度方向上的蚀刻量的均匀性低，此外必须以等离子处理时间控制蚀刻量。因此认为，现有的连续的等离子蚀刻技术在谋求原子层级的高的尺寸控制性的下一代以后的器件制造工序中，其运用受到限制。
本发明的目的在于，提供蚀刻量的均匀性高且蚀刻处理的成品率得以提升的蚀刻技术。
本发明的其他目的和新的特征会根据本说明书的记述以及附图而变得清晰。
用于解决课题的手段
若简单说明本发明当中代表性的方案概要，则如下述那样。
本发明的一个方式所涉及的蚀刻技术对配置于晶片的表面的包含过渡金属的氮化物的处理对象的膜层进行蚀刻，蚀刻方法具备如下工序：对膜层的表面供给包含氟、氢而不含氧的反应性的粒子来在膜层的表面形成反应层；加热膜层来使反应层脱离。
发明的效果
若简单说明通过本发明当中代表性的方案得到的效果，则如以下那样。
根据本发明的蚀刻技术，能提高蚀刻量的均匀性，且能提升蚀刻处理的成品率。例如，提供各向同性原子层蚀刻技术，在对包含过渡金属的氮化物的作为处理对象的膜层的氮化钽膜进行蚀刻的情况下，以晶片面内方向、图案深度方向上的蚀刻量的高的均匀性、和原子层级的高的加工尺寸控制性进行蚀刻加工。
附图说明
图1是示意表示本发明的实施例所涉及的等离子处理装置的结构的概略的纵截面图。
图2是表示实施例所涉及的等离子处理装置所实施的预先形成于晶片上的包含氮化钽的膜的蚀刻处理的流程的概略的流程图。
图3是表示实施例所涉及的晶片的处理中的处理的条件中所含的多个参数的与时间的经过相伴的变化的时序图。
图4是示意表示实施例所涉及的晶片的处理中的包含含氮化钽的膜的膜构造的变化的概略的截面图。
图5是表示实施例所涉及的晶片表面的分析结果的图。
图6是表示实施例所涉及的表面反应层生成量的反应时间依赖性的图。
图7是表示实施例所涉及的表面反应层残存量的加热时间依赖性的图。
图8是在实施例所涉及的等离子处理装置实施的蚀刻处理中示出循环数与蚀刻的量的关系的图表。
图9是示意表示对形成于处理对象的半导体晶片等的基板上的样品上的微细且高纵横比的膜构造实施了实施例的等离子蚀刻的情况下的该膜构造的变化的纵截面图。
图10是示意表示对形成于处理对象的半导体晶片等的基板上的样品上的微细且高纵横比的膜构造实施了现有的技术的等离子蚀刻的情况下的该膜构造的变化的纵截面图。
具体实施方式
以下参考附图来说明本发明的实施方式。另外，在以下的说明中，对于相同构成要素，标注相同附图标记，有时省略重复的说明。另外，附图为了使说明更加明确，存在是与实际的方式相比示意地进行表征的情况，但这只是一例，并不限定本发明的解释。
在制造半导体器件例如鳍型FET的工序中形成功函数金属的处理中，考虑谋求各向同性且以原子层级的高的精度蚀刻成膜为高纵横比的微细的鳍构造的氮化钽膜的技术。因此，发明人等作为一例而研讨了以图10所示那样的构造体为对象进行现有的技术的利用了等离子的蚀刻的情况。
图10是示意表示对形成于处理对象的半导体晶片等的基板上的样品上且多个鳍构造左右相邻形成的给定的构造实施了现有的技术的等离子蚀刻的情况的该膜构造的变化的纵截面图。本图10的(a)到(c)表示被实施蚀刻处理而变化的膜构造的形状的3阶段的状态。
图10的(a)是表示膜构造的图，该膜构造是在形成于基底构造901上的鳍构造902的表面形成有处理对象的氮化钽膜903和作为保护并非处理对象的部分的氮化钽膜903的掩模的碳膜904的膜构造，是利用了等离子的蚀刻处理未开始的状态的膜构造。图10的(b)是示出以下状态的图：为了蚀刻图10的(a)的膜构造的氮化钽膜903，使用四氟乙烯(C2F4)以及氧(O2)气体(以下称作C2F4/O2气体)形成等离子，将该等离子中的包含氟的反应种905供给到膜构造的槽911内并使其与氮化钽膜903表面反应，包含所生成的氟化钽的反应生成物906在上方被除去，从而氮化钽膜903的蚀刻进展。图10的(c)是表示氮化钽膜903的上述利用了等离子的蚀刻被停止的状态的图。另外，在本例中，鳍构造902由硅构成，预先形成于基底构造901上，其表面被未图示的铪氧化物、氮化钛被覆。
在发明人们的研讨中，如图10的(b)所示那样，在鳍构造902的表面被氮化钽膜903覆盖的构造构成两侧的侧壁的高的纵横比的槽911内侧，由于若要仅均匀地蚀刻氮化钽膜903，就不能使用反应生成物906成为不挥发性的气体化学，因此，不在氮化钽膜903的表面形成不挥发性的表面反应层，而是通过具有挥发性的反应生成物906的连续的脱离，确认到蚀刻连续地进展。另一方面，从形成于样品上方的等离子供给的反应种905从槽911的上方进入其内侧，在成膜于槽911上端的开口部附近的氮化钽膜903被消耗。因此，抵达至槽911下部的区域(槽911的底部)的氮化钽膜903的反应种905的量变少。因此，氮化钽膜903的蚀刻量的分布关于槽911的上下方向变得不均匀，进而，氮化钽膜903的蚀刻量会在槽911的上部的开口部附近变大，且在槽911的下部变小。其结果，在现有的技术的氮化钽膜903的蚀刻中，会产生氮化钽膜903的蚀刻量的不均匀的分布，样品的处理或半导体器件的制造的成品率有可能会降低。
此外，如图10的(b)、(c)所示那样，在现有的利用了C2F4/O2气体的等离子的氮化钽的各向同性蚀刻中，由于在等离子中包含较多的氧自由基，因此，为了保护氮化钽膜903的非蚀刻对象的部分而用的碳膜904的蚀刻也连续地推进。因此，随着氮化钽膜903的蚀刻推进而碳膜904的膜厚较大减少，变得实质难以保护氮化钽膜903。
如此地，在现有的利用了等离子的蚀刻技术中，氮化钽膜903的蚀刻量反映自由基的分布而变得不均匀，晶片面内方向、图案深度方向上的氮化钽膜903的蚀刻量的均匀性低，此外，必须以等离子处理时间控制氮化钽膜903的蚀刻量。因此认为，现有的连续的等离子蚀刻技术在谋求原子层级的高的尺寸控制性的下一代以后的器件制造工序中，其运用受到限制。
发明人等使用各种气体的等离子来尝试氮化钽膜的蚀刻。其结果，发现：
(1)通过向氮化钽膜供给含有氟、氢和氮的气体的等离子而在其表面形成以钽-氟(Ta-F)键、氮-氢(N-H)键为主成分的表面反应层；
(2)该表面反应层的生成量具有自饱和性(自限制性)；和
(3)将该表面反应层通过加热来除去。
本发明基于该新的见解((1)-(3))而诞生。过渡金属的氮化物的氮化钽膜(处理对象的膜层)的蚀刻方法具体实施如下工序：形成含有四氟甲烷(CF4)、氢(H2)和氮(N2)的气体的等离子，并对蚀刻处理对象的氮化钽膜的表面供给来自等离子的包含氟、氢而不含氧的具有反应性的粒子，来在该氮化钽膜的表面形成表面反应层；以及接下来将该表面反应层通过加热来除去(或者，使该表面反应层通过加热而脱离的工序)。然后，将这2个工序作为一个整体的循环，通过多次重复该循环，来实现所期望的量的氮化钽膜的蚀刻。此外，由于该气体的碳膜的蚀刻速度慢，因此在碳硬掩模等含有碳的掩模材料的使用上没有限制。
通过上述的结构，由于表面反应层的形成工序以及表面反应层的除去工序具有自饱和性，因此抑制了关于晶片的面内方向以及槽或孔等的膜构造的图案的深度方向的蚀刻量的不均匀。此外，由于在一次循环中除去的氮化钽膜的厚度能以原子层级的高的精度进行调节，通过重复循环而得到的蚀刻的量能以所重复的循环的次数进行调节，能使蚀刻层叠的氮化钽膜而形成的半导体器件的尺寸精度提升。
图9是示意表示对形成于处理对象的半导体晶片等的基板上的样品上的微细且高纵横比的膜构造实施了本发明的技术的等离子蚀刻的情况下的该膜构造的变化的纵截面图。图9的(a)到(c)表示被实施蚀刻处理而变化的膜构造的形状的3阶段的状态。
图9的(a)是表示膜构造的图，该膜构造是在形成于基底构造901上的鳍构造902的表面形成有处理对象的氮化钽膜903和作为保护并非处理对象的部分的氮化钽膜903的掩模的含碳的掩模层即碳膜904的膜构造，是利用了等离子的蚀刻处理未开始的状态的膜构造。如图9的(b)所示，为了蚀刻图9的(a)的膜构造的氮化钽膜903，形成含有四氟甲烷(CF4)、氢(H2)和氮(N2)的混合气体的等离子，对未被碳膜904覆盖的蚀刻处理对象的氮化钽膜903的表面供给来自等离子的包含氟、氢而不含氧的具有反应性的粒子，来在蚀刻处理对象的氮化钽膜903的表面形成表面反应层。接下来，将该表面反应层通过加热来除去(使脱离)。即，实施以下工序：形成表面反应层的工序；和使表面反应层通过加热而脱离的工序。然后，将这2个工序作为一个整体的循环，通过多次重复该循环，来实现所期望的量的氮化钽膜的蚀刻。由此，如图9的(c)所示那样，能将未被碳膜904覆盖的蚀刻处理对象的氮化钽膜903选择性地通过蚀刻来除去。图9的(a)-(c)的更详细的说明能参考后述的图4的(a)-(c)的说明。
另外，在以下的实施例中，将重复进行包含各工序具有自饱和性的表面反应层的形成工序和表面反应层的除去工序的一个整体的工序的蚀刻处理称呼为原子层蚀刻。在本实施例中，“原子层”蚀刻并不限定于每1循环的蚀刻量与由构成对象的膜的物质的单一的原子构成的层的厚度同等这样的狭义的原子层蚀刻。即使每1循环的蚀刻的量为纳米或这以上的级别，针对各工序相对于处理的时间等有自饱和性即自限制性倾向的蚀刻，也将该处理称呼为原子层蚀刻。另外，“数字蚀刻”、“自限制性循环蚀刻”、“原子级蚀刻”、“逐层蚀刻”等呼称也能对同等的处理使用。
以下关于本发明，使用附图来说明实施例。
实施例
以下使用图1到图8来说明本发明的实施例。本实施例说明：在实施了通过使用由四氟甲烷或四氟化碳(CF4)、氢(H2)和氮(N2)构成的混合气体形成的等离子来在处理对象的氮化钽膜的表面形成表面反应层的工序后，实施通过利用了红外线灯的晶片加热来除去表面反应层的工序，由此，来各向同性地原子层蚀刻预先形成于硅等半导体晶片上的处理对象的氮化钽膜。
图1是示意表示本发明的实施例所涉及的等离子处理装置的结构的概略的纵截面图。
处理室1由底部腔室11构成，在其中设置用于载置有作为被处理样品的晶片2(以下记作晶片2)的晶片载台4(以下记作载台4)。等离子源使用ICP(Inductively CoupledPlasma：感应耦合等离子)放电方式，在处理室1的上方设置有具备石英腔室12和ICP线圈34以及高频电源20的等离子源。在此，ICP线圈34设置于石英腔室12的外侧。
在ICP线圈34经由匹配器22连接用于等离子生成的高频电源20。高频电力的频率使用13.56MHz等数十MHz的频率带。在石英腔室12的上部设置有顶板6。在顶板6设置有簇射板5，在其下部设置有气体分散板17。将处理气体从气体分散板17的外周导入处理室1内。
处理气体用配置于质量流量控制器控制部51内的按每个气体种类设置的质量流量控制器50来调整供给的流量。在图1中，至少将四氟甲烷或四氟化碳(CF4)、氢(H2)、氮(N2)作为处理气体供给到处理室1，与这些气体的各自对应地具备质量流量控制器50-1、50-2、50-3、50-4、50-5、50-6。此外，所供给的气体并不限于此。另外，在质量流量控制器控制部51中，如后述那样，还包含调节对晶片2背面与载置其的载台4的电介质膜上表面之间供给的He气体的流量的质量流量控制器50-7而配置。
为了将处理室1内减压，处理室1的下部通过真空排气配管16与排气单元15连接。排气单元15例如由涡轮分子泵、机械增压泵、干式泵构成。此外，调压单元14设置于排气单元15的上游侧。为了使与真空排气配管16的轴方向垂直的面中的截面积即流路截面积增减来调节通过排气单元15的动作从处理室1内排出的内部的气体、等离子10的粒子的流量，从而调整处理室1、放电区域3的压力，调压单元14由在横穿流路内的方向上有轴地配置且绕着轴旋转的多片板状的翻板、在流路内部横穿该轴方向而移动的板构件构成。
在载台4与构成ICP等离子源的石英腔室12之间设置有用于加热晶片2的红外线灯组件。红外线灯组件主要具备红外线灯62、反射红外光的反射板63、光透过窗74。红外线灯62使用圆形(环状)的灯。另外，从红外线灯62辐射的光放出以可见光到红外光区域的光为主的光。在此，将这样的光称作红外光。在图1所示的结构中，作为红外线灯62而设置有3圈的量的红外线灯62-1、62-2、62-3，但也可以是2圈、4圈等。在红外线灯62的上方设置有用于将红外光向下方反射的反射板63。
在红外线灯62连接有红外线灯用电源64，在其中途，设置有用于使得在高频电源20中产生的等离子生成用的高频电力的噪声不会流入红外线灯用电源64的高频截止滤波器25。此外，在红外线灯用电源64中附带有能相互独立地控制供给到红外线灯62-1、62-2、62-3的电力的功能，能调节晶片2的加热量的径向分布。
在红外线灯组件的中央形成有用于使从质量流量控制器50供给到石英腔室12的内部的气体流到处理室1侧的气体的流路75。并且，在该气体的流路75设置有开了多个孔的狭缝板(离子遮蔽板)78，其用于遮蔽在石英腔室12的内部产生的等离子中生成的离子、电子，仅使中性的气体、中性的自由基透过并照射到晶片2。
在载台4，在其内部形成有用于冷却载台4的冷媒的流路39，通过冷却器38来循环供给冷媒。此外，为了将晶片2通过静电吸附固定于载台4，在载台4埋入作为板状的电极板的静电吸附用电极30，分别在其连接静电吸附用的DC(Direct Current：直流)电源31。
此外，为了效率良好地冷却晶片2，能对载置于载台4的晶片2的背面与载台4之间供给He气体。此外，为了即使使静电吸附用电极30工作而保持静电吸附晶片2地进行加热、冷却，也不会伤到晶片2的背面，将载台4的晶片载置面用聚酰亚胺等树脂进行涂层。此外在载台4的内部设置有用于测定载台4的温度的热电偶70，该热电偶70与热电偶温度计71连接。
此外，用于测定晶片2的温度的光纤92-1、92-2设置在载置于载台4的晶片2的中心部附近(也称作晶片中心)、晶片2的径向中央附近(也称作晶片中央)、晶片2的外周附近(也称作晶片外周)这3处。光纤92-1将来自外部红外光源93的红外光引导至晶片2的背面，照射到晶片2的背面。另一方面，光纤92-2将通过光纤92-1照射的红外光当中在晶片2透过/反射的IR光汇集，并向分光器96传输。
将外部红外光源93中生成的外部红外光向用于使光路通/断的光路开关94传输。之后，在光分配器95分岔成多个(图1的情况下分岔成3个)，经由3系统的光纤92-1而照射到晶片2的背面侧的各个位置。
将在晶片2被吸收/反射的红外光通过光纤92-2向分光器96传输，在检测器97得到光谱强度的波长依赖性的数据。然后，将得到的光谱强度的波长依赖性的数据送往控制部40的运算部41，并算出吸收波长，能以其为基准来求取晶片2的温度。此外，在光纤92-2的中途设置有光多路复用器98，针对进行分光测量的光，切换对晶片中心、晶片中央、晶片外周的哪个测量点的光进行分光测量。由此，在运算部41中，能求取晶片中心、晶片中央、晶片外周每一者各自的温度。
在图1中，60是覆盖石英腔室12的容器，81是用于在载台4与底部腔室11的底面之间进行真空密封的O环。
控制部40控制从高频电源20向ICP线圈34的高频电力供给的通/断。此外，控制集成质量流量控制器控制部51，来调整从各个质量流量控制器50向石英腔室12的内部供给的气体的种类以及流量。在该状态下，控制部40进一步使排气单元15工作并控制调压单元14，来进行调整，以使得处理室1的内部成为所期望的压力。
进而，控制部40使静电吸附用的DC电源31工作并使晶片2静电吸附在载台4，在使对晶片2与载台4之间供给He气体的质量流量控制器50-7工作的状态下，基于热电偶温度计71中测定的载台4的内部的温度、以及检测器97中测量的晶片2的中心部附近、半径方向中央部附近、外周附近的光谱强度信息来在运算部41中求取晶片2的温度分布信息，基于该晶片2的温度分布信息来控制红外线灯用电源64、冷却器38，以使得晶片2的温度成为给定的温度范围。
使用图2来说明在本实施例的等离子处理装置100中实施的晶片2的处理的流程。图2是表示本发明的实施例所涉及的等离子处理装置所实施的预先形成于晶片上的包含氮化钽的膜的蚀刻处理的流程的概略的流程图。
在本图2中，在开始晶片2的处理前，将在表面预先配置了包含含氮化钽膜的处理对象的膜层的膜构造的晶片2载置在处理室1内的载台4上，通过对静电吸附电极30供给来自DC电源31的直流电力而形成的静电力保持在载台4上。
在处理开始后，在步骤S201，对处理室1内导入含有氟、氢和氮的气体。在此，作为含有氟、氢和氮的气体，能利用四氟化碳(CF4)/氢(H2)/氮(N2)、三氟甲烷(CHF3)/氨(NH3)、三氟化氮(NF3)/氨(NH3)等。此外，也可以利用将这些气体用氩(Ar)、氮(N2)等进行稀释而得到的混合气体。此外，本步骤S201中的晶片温度通过载置晶片2的载台4的温度调节功能而保持固定。
接下来，在步骤S202，在放电区域3内部使用上述气体来生成等离子10，生成将等离子10中的含氟、氢和氮的气体的原子或分子激活而生成的氟碳化合物自由基(CFx)等自由基(活性种)等具有反应性的粒子(也称作反应性粒子)。此外，在步骤S203，将反应性粒子经过气体流路75以及狭缝板78的贯通孔供给到晶片2的表面，附着于含氮化钽膜的膜层的表面。具有反应性的粒子与附着的膜层的表面的材料进行反应，来形成根据等离子10的生成的条件、载台4的温度等处理的条件确定的厚度的表面反应层。这时，在生成于含氮化钽膜的膜层的表面的表面反应层中，包含钽-氟(Ta-F)键、氮-氢(N-H)键。
之后，在步骤S204，在通过膜厚的检测器(不图示)确认到形成了给定的厚度的表面反应层后，或者在由控制部40确认到经过预先确定的时间后，调压单元14加大真空排气配管16的流路截面积来使排气量增大，从而使处理室1内部较大减压。然后，将供给到处理室1内的含氟、氢和氮的气体迅速排气。由此，表面反应层的形成处理结束。这时，为了置换处理室1内的含氟、氢和氮的气体，也可以对处理室1内部供给Ar等惰性气体，来促进含氟、氢和氮的气体的排出。
接下来，在步骤S205，点亮红外线灯62，通过从红外线灯62辐射的光(红外光)来在真空状态下加热晶片2的表面。这时的红外光的照射时间例如为20秒，这时的晶片2的表面的最大达到温度例如为200℃。加热时的处理室1的压力例如设为1×10-3Pa。在这时，晶片2的温度伴随红外线灯的照射时间的增大而以例如约10℃/秒的速度上升，通过该温度上升，表面反应层从表面挥发，从而从膜层的表面被除去(脱离)。在通过温度的检测机构(92-97、41)确认了晶片2的温度上升到给定的温度后，或者在由控制部40确认到经过了预先确定的时间后，红外线灯62熄灭。
作为挥发的反应生成物的示例，例如能举出氟化钽(TaF4)、氨(NH3)、氟化氢(HF)等。将从晶片2脱离的这些反应生成物的粒子通过调压单元14或排气单元15的动作所引起的处理室1内部的排气的动作、或由于这些动作而产生的处理室1内部的粒子的移动的流，从处理室1内部向处理室1外部排出。接着，在步骤S206，从处理室1内部将包含反应生成物的气体向处理室1外部排气。
结束将上述的步骤S201到S206作为一个整体的1循环。为了通过该循环将通过与等离子的反应而在氮化钽膜的表面产生的表面反应层除去(脱离)，将氮化钽膜除去表面反应层的膜层的厚度相应的量，减小了氮化钽膜的膜厚。该膜厚的变化量是上述的每1循环的蚀刻量。
之后，在控制器40中，接收来自未图示的膜厚检测器的输出，并根据据此得到的结果来判定是否满足结束的条件，该结束的条件包含所期望的蚀刻量的达到的有无、或者从预先的测试等导出得到所期望的蚀刻量这一情况的上述循环的实施的次数(步骤S207)。在判定为满足条件的情况下(S207：是)，结束含氮化钽膜的膜层的蚀刻处理，在判定为不满足的情况下(S207：否)，返回步骤S201，再度实施循环(S201-S206)。如此地，在本实施例中，直到得到所期望的蚀刻量为止，都重复实施上述循环(S201-S206)。
以下，关于使用CF4/H2/N2作为反应层形成用的气体来实施利用了本实施例的等离子处理装置100的晶片2上的含氮化钽膜的膜层的蚀刻的情况，使用、图3、4来说明动作的顺序。图3是表示图1所示的实施例所涉及的晶片的处理中的处理的条件中所含的多个参数的与时间的经过相伴的变化的时序图。在图3中，参数从上起依次示出气体供给流量、高频电源电力、红外线灯电力、静电吸附、晶片表面温度。
图4是示意表示图3所示的实施例所涉及的晶片的处理中的包含含氮化钽膜的膜层的膜构造的变化的概略的截面图。特别在图4中，示意示出在晶片2的基底膜401上与其交界地层叠配置了氮化钽膜402的膜构造的氮化钽膜402的表面附近的构造和其变化。
首先，在图3所示的处理中的时刻t0，对应于来自控制部40的指令信号，经由设于处理室1的运送口(图示省略)，将预先形成有图4的(a)所示的具备基底膜401和被设为蚀刻的处理对象的膜层的氮化钽膜402的膜构造的晶片2向处理室1内部搬入并载置在载台4。之后，将来自DC电源31的电力供给到静电吸附电极30，将晶片2静电吸附地保持在载台4上的电介质膜上。进而，对应于来自控制部40的指令信号，通过质量流量控制器控制部51的He气体对应的质量流量控制器50-7，来调节供给到晶片2的背面与载台4之间的间隙的晶片冷却用的He气体的流量，并进行供给，将该间隙的He气体的压力调节成给定的范围内的值。其结果，促进了载台4与晶片2之间的热传递，晶片2的温度被设为接近于将预先通过冷却器38被设为给定的温度的冷媒供给到冷媒的流路39并进行循环的载台4的温度的值T1。在本实施例中，晶片2的温度T1例如设为-20℃。
接下来，在图3所示的时刻t1，对应于来自控制部40的指令信号，用质量流量控制器50的CF4用的质量流量控制器50-3或50-6、H2用的质量流量控制器50-2或50-4、N2用的质量流量控制器50-1或50-5各自来调节所供给的流量，将混合了这些多个种类的物质的气体的混合气体作为处理用的气体，以预先确定的范围内的流量供给到处理室1内。与此同时，调节调压单元14的开度，来将处理室1的内部以及石英腔室12的内部的放电区域3内的压力设为所期望的范围内的值。
在该状态下，在图3所示的时刻t2，对应于来自控制部40的指令信号，将来自高频电源20的给定的值W的高频电力供给到ICP线圈34，在石英腔室12的内部的放电区域3内开始等离子放电，在石英腔室12的内部引发等离子10。这时，为了将正在生成等离子10的期间的晶片2的温度保持得与等离子10的生成前同等，因此不向红外线灯62供给电力。
在该状态下，CF4/H2/N2气体的粒子的至少一部分通过等离子10而激发、解离或电离化，形成离子等带电粒子或活性种等反应性粒子。在放电区域3中形成的活性种等反应性粒子以及中性的气体穿过形成于狭缝板78的狭缝或贯通孔而被导入处理室1，并供给到晶片2表面。如图4的(b)所示那样，包含氟碳化合物自由基(CFx)等的活性种403吸附在晶片2的氮化钽膜402的表面，与氮化钽膜402的材料引起相互作用，形成表面反应层404。即，对氮化钽膜402的膜层的表面供给包含氟、氢而不含氧的反应性的粒子403，从而在氮化钽膜402的膜层的表面形成表面反应层404。
该表面反应层404是含有Ta-F键、N-H键作为主要的成分的反应生成物，重要的特征在于，在使用铝的Kα射线通过X射线光电子分光法进行测定的情况下，氮1s光谱的键能在402±2eV附近具有峰值。图5是对形成表面反应层404的氮化钽膜402的表面通过利用了铝的Kα射线的X射线光电子分光法进行分析的情况的光电子光谱。除了作为基底而存在的未反应的氮化钽膜402所引起的在键能398±2eV附近观测到的峰值(示出为N-Ta)以外，在键能402±2eV附近，观测到表示N-H键的存在的表面反应层404所引起的峰值。此外，在键能407±2eV附近观测到表示Ta-F键的存在的表面反应层404所引起的峰值。该表面反应层的组成依赖于所用的气体的组成、反应时间，还存在单体的氢、单体的氟或NH3、氟化钽等氢、氮、氟、钽的各种键状态成为相互混合的状态的情况、氮化钽膜的表面氧化物等所引起的包含若干的氧的情况。另外，这里所示的键能的值是设定在初始采样的表面观测到的表面污染碳所引起的碳1s峰值的位置为284.5eV而进行过校正的值。
图6是表示表面反应层404所引起的402±2eV的峰值强度相对于等离子处理时间的依赖性的图表。所谓等离子处理时间，表示开始供给高频电力起的经过时间。如图6所示那样，表面反应层404所引起的402±2eV的峰值强度伴随等离子处理时间的经过而增大，并示出饱和倾向，等离子处理时间在20秒以上大致变得固定。如此地，反应生成物的生成量具有自饱和性的性质与金属表面、硅表面的自然氧化现象非常相似。如此地，由于在表面反应层的形成中有自饱和性，因此，通过进行饱和所需的时间以上的等离子处理，能使在每一循环生成的表面反应层404的量固定。另外，在本实施方式中，到表面反应层404的生成量饱和为止需要20秒，但对应于等离子源(12、34)与晶片2的距离、基板温度等装置参数，到饱和为止所需的时间发生变化。
在经过了为了表面反应层的生成发生饱和所需的等离子处理时间后，在图3所示的时刻t3，对应于来自控制部40的指令信号，停止来自高频电源20的高频电力的输出，并且停止向放电区域3的处理气体的供给。由此，放电区域3内的等离子10消失。此外，在时刻t3到时刻t4之间，处理室1内的处理气体、反应性粒子等粒子经由在调压单元14调节过开度的真空排气配管16以及排气单元15而排气到处理室1的外部。
在时刻t4，对应于来自来自控制部40的指令信号将红外线灯62点亮，如图4的(c)所示那样，通过从红外线灯62辐射的光(红外光)405来将晶片2的表面真空加热。这时的处理室1的压力例如设为1×10-3Pa，红外线灯的照射时间例如设为15秒。晶片表面的最大达到温度例如是150℃。该工序是将表面反应层404分解成氟化钽、氨、氟化氢等反应生成物406并使其挥发或脱离的反应。该脱离反应越是高温且低压则越有利。发明人们新发现：为了引起该脱离反应，需要晶片2的表面的温度为100℃以上，且处理室1的压力为100Pa以下。
另外，在本实施例中，将晶片表面的最大达到温度设为150℃，将处理室1的真空度设为1×10-3Pa，但最大达到温度在100℃以上的温度区域中适当设定为合适的值即可。典型的温度范围是100～300℃，加热时的处理室1的典型的压力范围是1×10-5～100Pa。
图7是表示通过达到温度150℃的红外线灯62的加热除去表面反应层404的情况下的表面反应层404所引起的402±2eV的峰值强度相对于加热时间的变化的图表。可知，通过从红外线灯62照射红外光405来加热晶片2的表面，表示表面反应层404的残存量的402±2eV的峰值强度减少，通过加热时间10秒，表面反应层404消灭。在该加热工序中，由于仅在晶片2的表面生成的表面反应层404分解并挥发，存在于表面反应层404的下部的未反应的氮化钽膜402完全没有变化，因此能仅除去表面反应层404部分。因此，除了形成表面反应层404的工序以外，除去表面反应层404的工序也是自饱和的。
另外，在该加热工序时，晶片2处于载置于晶片载台4上的状态，但停止为了提高晶片2的背面的热传导所用的氦气体的供给，使得晶片2的表面的温度迅速上升。另外，在本实施方式中，在保持将晶片2载置于晶片载台4上的状态下进行处理，但也可以使用顶升销(不图示)等在使晶片2不与晶片载台4热接触的状态下照射红外光。在经过为了除去表面反应层404所需的加热时间后，红外线灯62熄灭，将处理室1的残留气体使用排气单元15向处理室1外部排气。之后，氦气体的供给重新开始，晶片2与晶片载台4的热传导被提高，晶片温度通过冷却器38被冷却至-20℃，第1循环的处理结束。
对应于来自控制部40的指令信号，在图3所示的时刻t5，将红外线灯62熄灭。此外，将处理室1内的包含反应生成物的粒子等的气体经由用调压单元14调节了开度的真空排气配管16以及排气单元15排气到处理室1外部。进而，在时刻t5以后的时间，如图2中说明的那样，判定晶片2上的氮化钽膜402的蚀刻量或剩余膜厚度是否达到所期望的值(与步骤S207对应)，对应于判定结果进行下一循环的开始(S201-S206)或晶片2的处理的结束的工序。
在开始下一循环的情况下，在时刻t5以后的任意的时刻t6，对应于来自控制部40的指令信号，与时刻t1起的动作同样地开始CF4/H2/N2气体向放电区域3的导入。即，作为下一循环，再度实施图4的(b)中说明的表面反应层404的形成工序和图4的(c)中说明的通过加热表面反应层来使其脱离的工序。在结束晶片2的处理的情况下，在时刻t6停止供给到晶片2的背面与载台4上表面之间的间隙的He气体的供给，并打开阀52，从该间隙排出He气体，从而使间隙内的压力与处理室1内的压力成为同程度，并且实施包含静电的除去的晶片2的静电吸附的解除的工序。通过以上操作，将氮化钽膜402的蚀刻处理的工序结束。
在本实施例中，在需要3nm的蚀刻量的情况下，重复10次上述的循环，结束蚀刻。图8是在图1所示的本实施例所涉及的等离子处理装置所实施的蚀刻处理中示出循环数与蚀刻的量的关系的图表。本图8在横轴采用循环的次数，在纵轴示出在所实施的各循环结束后在下一循环的开始前使用In-situ椭圆偏振法(In-situ ellipsometry：偏振解析法)检测到的蚀刻量(蚀刻的深度)。
如本图8所示那样，在本例中，伴随循环的次数的增加，蚀刻量大致线性地变化。从该图可知，本实施例中的氮化钽膜的每1循环的蚀刻量例如是0.3nm/循环。
如以上那样，本实施例的形成表面反应层404的第1工序和除去表面反应层404的第2工序都具有自饱和地结束的性质。据此，在本实施例中，对预先形成具有电路图案的膜构造的晶片2进行蚀刻的情况下的结束一次循环时的氮化钽膜402表面的蚀刻量能针对晶片2的面内方向以及深度方向减少偏差，从而接近于均匀。
由于利用上述的自饱和性，即使在根据晶片2上表面的水平方向、深度方向的位置而供给到晶片2的自由基等反应性粒子的密度具有不同的分布的情况下，也会抑制蚀刻量超出需要以上地变大或不足，减少了蚀刻量的偏差。此外，整体的蚀刻量能通过包含上述第1工序以及第2工序的1个循环的重复的次数的增减来进行调节，本实施例的该蚀刻量成为每1循环的蚀刻量的次数倍或次数的相应量之和。作为结果，在本实施例中，与现有的基于连续的等离子处理的蚀刻比较，能提升基于蚀刻处理的加工后的尺寸的控制性，进而提升处理的成品率。
以上根据本实施例，能提供各向同性原子层蚀刻技术，以晶片面内方向、图案深度方向上的高的均匀性和原子层级的高的加工尺寸控制性来蚀刻加工氮化钽膜。
另外，在上述图1的等离子处理装置100中，将红外线灯62配置于包围放电区域3的石英腔室12的外周的处理室1上方的真空容器外部，但也可以配置于石英腔室12或真空容器的内部。此外，上述的示例为了易于理解地说明本发明而详细进行了说明，但不一定限定于具备说明的全部结构。
附图标记的说明
1…处理室、
2…晶片、
3…放电区域、
4…载台、
5…簇射板、
6…顶板、
10…等离子、
11…底部腔室、
12…石英腔室、
14…调压单元、
15…排气单元、
16…真空排气配管、
17…气体分散板、
20…高频电源、
22…匹配器、
25…高频截止滤波器、
30…静电吸附用电极、
31…DC电源、
34…ICP线圈、
38…冷却器、
39…冷媒的流路、
40…控制部、
41…运算部、
50…质量流量控制器、
51…质量流量控制器控制部、
52··阀、
60…容器、
62…红外线灯、
63…反射板、
64…红外线灯用电源、
70…热电偶、
71…热电偶温度计、
74…光透过窗、
75…气体的流路、
78…狭缝板、
81…O环、
92…光纤、
93…外部红外光源、
94…光路开关、
95…光分配器、
96…分光器、
97…检测器、
98…光多路复用器、
100…等离子处理装置、
401…基底膜、
402…氮化钽膜、
403…活性种、
404…表面反应层、
406…反应生成物、
901…基底构造、
902…鳍构造、
903…氮化钽膜、
904…碳膜、
905…反应种、
906…反应生成物。

Claims (7)

1.一种蚀刻方法，对配置于晶片的表面的包含过渡金属的氮化物的处理对象的膜层进行蚀刻，所述蚀刻方法的特征在于具备如下工序：
对所述膜层的表面供给包含氟、氢而不含氧的反应性的粒子来在该膜层的表面形成反应层；和
加热所述膜层来使所述反应层脱离。
2.根据权利要求1所述的蚀刻方法，其特征在于，
所述过渡金属的氮化物是氮化钽。
3.根据权利要求1或2所述的蚀刻方法，其特征在于，
所述包含氟、氢而不含氧的反应性的粒子由氟化碳、氢、氮所构成的气体形成。
4.根据权利要求1～3中任一项所述的蚀刻方法，其特征在于，
所述反应性的粒子由利用了包含氟、氢而不含氧的气体的等离子形成。
5.根据权利要求1～4中任一项所述的蚀刻方法，其特征在于，
所述反应层具有自饱和性。
6.根据权利要求1～5中任一项所述的蚀刻方法，其特征在于，
将包含形成所述反应层的工序和使所述反应层脱离的工序的多个工序作为一个整体的循环，并多次重复该循环。
7.根据权利要求1～6中任一项所述的蚀刻方法，其特征在于，
在所述处理对象的所述膜层的上方配置了含碳的掩模层。
CN202180005025.9A 2021-04-22 2021-04-22 蚀刻方法 Pending CN115516609A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/016333 WO2022224412A1 (ja) 2021-04-22 2021-04-22 エッチング方法

Publications (1)

Publication Number Publication Date
CN115516609A true CN115516609A (zh) 2022-12-23

Family

ID=83722156

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180005025.9A Pending CN115516609A (zh) 2021-04-22 2021-04-22 蚀刻方法

Country Status (6)

Country Link
US (1) US20240047222A1 (zh)
JP (1) JPWO2022224412A1 (zh)
KR (1) KR20220146408A (zh)
CN (1) CN115516609A (zh)
TW (1) TWI812063B (zh)
WO (1) WO2022224412A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6939795B2 (en) 2002-09-23 2005-09-06 Texas Instruments Incorporated Selective dry etching of tantalum and tantalum nitride
US10096487B2 (en) * 2015-08-19 2018-10-09 Lam Research Corporation Atomic layer etching of tungsten and other metals
JP6817752B2 (ja) * 2016-09-09 2021-01-20 株式会社日立ハイテク エッチング方法およびエッチング装置
US10566212B2 (en) * 2016-12-19 2020-02-18 Lam Research Corporation Designer atomic layer etching

Also Published As

Publication number Publication date
TWI812063B (zh) 2023-08-11
US20240047222A1 (en) 2024-02-08
TW202243001A (zh) 2022-11-01
KR20220146408A (ko) 2022-11-01
WO2022224412A1 (ja) 2022-10-27
JPWO2022224412A1 (zh) 2022-10-27

Similar Documents

Publication Publication Date Title
KR102386601B1 (ko) 플라스마 처리 방법 및 플라스마 처리 장치
US10325781B2 (en) Etching method and etching apparatus
KR102102264B1 (ko) 에칭 방법 및 에칭 장치
KR102149244B1 (ko) 에칭 처리 방법 및 에칭 처리 장치
US11295960B1 (en) Etching method
KR102306371B1 (ko) 플라스마 처리 장치 및 그것을 이용한 시료의 처리 방법
US11276579B2 (en) Substrate processing method and plasma processing apparatus
CN115516609A (zh) 蚀刻方法
WO2023209982A1 (en) Etching method
WO2023148797A1 (ja) エッチング方法
US20230085078A1 (en) Etching processing method and etching processing apparatus
KR101066972B1 (ko) 플라즈마처리장치 및 플라즈마처리방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination