KR20220146408A - 에칭 방법 - Google Patents

에칭 방법 Download PDF

Info

Publication number
KR20220146408A
KR20220146408A KR1020227005694A KR20227005694A KR20220146408A KR 20220146408 A KR20220146408 A KR 20220146408A KR 1020227005694 A KR1020227005694 A KR 1020227005694A KR 20227005694 A KR20227005694 A KR 20227005694A KR 20220146408 A KR20220146408 A KR 20220146408A
Authority
KR
South Korea
Prior art keywords
etching
wafer
tantalum nitride
film
plasma
Prior art date
Application number
KR1020227005694A
Other languages
English (en)
Inventor
가즈노리 시노다
히로타카 하마무라
겐지 마에다
게네츠 요코가와
겐지 이시카와
마사루 호리
Original Assignee
주식회사 히타치하이테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 히타치하이테크 filed Critical 주식회사 히타치하이테크
Publication of KR20220146408A publication Critical patent/KR20220146408A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Magnetic Heads (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

에칭양의 균일성이 높으며, 또한, 에칭 처리의 수율이 향상한 에칭 기술을 제공한다. 웨이퍼의 표면에 배치된 천이 금속의 질화물을 포함하는 처리 대상의 막층을 에칭하는 에칭 방법으로서, 막층의 표면에 불소, 수소를 포함하고 산소를 포함하지 않는 반응성의 입자를 공급해서 당해 막층의 표면에 반응층을 형성하는 공정과, 막층을 가열해서 반응층을 탈리시키는 공정을 구비한다.

Description

에칭 방법
본 발명은, 플라스마를 이용한 천이 금속의 질화물을 포함하는 처리 대상의 막층, 예를 들면, 질화탄탈막의 에칭 방법에 관한 것이다.
스마트폰으로 대표되는 모바일 기기의 보급에 견인되어, 반도체 디바이스의 고집적화가 진행되고 있다. 기록용 반도체 디바이스의 분야에서는, 메모리 셀을 삼차원 방향으로 다단 적층하는 삼차원(3D) NAND 플래시 메모리가 양산되고 있다. 또한, 로직용 반도체 디바이스의 분야에서는, 트랜지스터의 구조로서, 미세한 삼차원 구조를 갖는 핀형 FET(Field Effect Transistor)이 주류로 되어 있다. 가일층의 집적도의 향상을 향해서 현재, 적층 나노 와이어형 FET이 검토되고 있다.
이와 같이, 소자 구조의 삼차원화와 가공 치수의 미세화가 진행됨에 따라서, 디바이스 제조 프로세스(반도체 장치의 제조 방법)에서는, 등방성과, 원자층 레벨의 높은 가공 치수 제어성을 겸비한 에칭 기술의 필요성이 늘어나고 있다. 이와 같은 등방적인 에칭 기술로서는, 종래부터 불화수소산과 불화암모늄의 혼합 수용액을 이용한 이산화실리콘의 에칭이나, 열인산을 이용한 질화실리콘의 에칭, 불화수소산에 의한 질화탄탈의 에칭 등의, 웨트에칭 기술이 널리 이용되어 왔다. 그러나, 이와 같은 약액을 이용한 이들 종래의 웨트에칭 기술에서는, 패턴의 미세화에 수반하여, 린스액의 표면 장력에 기인하는 패턴 도괴가 현재화(顯在化)된다는 문제가 있었다.
예를 들면, 실리콘의 고(高)어스펙트비 패턴을 이용한 경우에는, 패턴 간격을 좁게 해갔을 때에, 린스액 건조 시의 표면 장력에 의해 도괴가 시작되는 패턴 간격의 한계값이, 어스펙트비의 제곱에 비례해서 커진다고 보고되어 있다. 이 때문에, 약액을 이용하지 않고 각종 막을 등방적으로 에칭하는 프로세스 방법의 개발이 강하게 요구되고 있었다.
한편, 상기 반도체 디바이스에서는 워크 펑션 메탈이나 베리어 메탈로서 질화탄탈이 널리 이용되고 있다. 이 때문에, 차세대의 반도체 디바이스를 제조하는 프로세스로서는, 등방성과 원자층 레벨의 높은 가공 치수 제어성, 높은 선택성을 겸비한 질화탄탈의 에칭 기술이 요구되고 있다.
약액을 이용하지 않고 플라스마를 이용해서 등방적으로 질화탄탈막을 에칭하는 종래의 기술로서는, 예를 들면, 일본국 특개2004-119977호 공보(특허문헌 1)가 제안되어 있다.
특허문헌 1에는, 베리어 메탈인 질화탄탈층과 배선 재료인 구리로 이루어지는 구조에 있어서, 질화탄탈을 선택적으로 에칭 제거하는 방법으로서, 우선 암모니아(NH3) 및 질소(N2)의 플라스마에 의해 구리의 표면을 부동태화한 후에, 테트라플루오로에틸렌(C2F4) 및 산소(O2)의 플라스마에 의해 질화탄탈을 구리에 대해서 선택적으로 에칭하는 기술이 개시되어 있다.
일본국 특개2004-119977호 공보
상기의 종래 기술에서는, 다음의 점에 대하여 고려가 불충분했기 때문에 문제가 발생하고 있었다.
즉, 상기 종래의 기술에서는, 질화탄탈을 구리에 대해서 선택적으로 에칭하는 기술을 개시하고 있지만, 워크 펑션 메탈의 제작 프로세스 등과 같이, 마스크 재료로서 카본 하드 마스크 등의 탄소를 포함하는 막에 대해서 선택적으로 에칭하는 처리의 조건에 대해서는, 고려되어 있지 않았다. 특히, 핀형 FET이나 적층 나노 와이어형 FET 등에 있어서의, 워크 펑션 메탈의 제작 프로세스 등과 같이, 미세한 삼차원 구조에 있어서 원자층 레벨에서 컨포멀한 에칭이 요구되는 경우에, 패턴의 상부나 저부에서 에칭 속도가 서로 달라져 버려서, 에칭 처리의 결과로서 가공 후의 처리 대상의 막두께의 치수에 상하 방향의 불균일이 발생해 버리는 것에 대해서는 고려되어 있지 않았다. 이 때문에, 종래의 기술에서는, 막 구조에 형성되는 패턴의 상하(깊이) 방향에 대하여, 처리 대상의 막층의 에칭양에 큰 분포가 발생해 버려서 반도체 디바이스의 에칭 처리(에칭 공정)의 수율이 손상되어 버린다는 문제가 있었다.
또한, 종래의 기술은, 질화탄탈막의 에칭이, 에칭 시간의 증가에 대응해서 연속적으로 진행되는 것이다. 이와 같은 연속적인 에칭 처리에 있어서는, 에칭의 양의 조절은, 에칭 처리의 개시 후의 시간을 검지하여 이것을 조절함으로써 행해진다. 이와 같은 에칭 처리의 시간에 의한 에칭양의 조절에서는, 차세대 이후의 미세한 반도체 디바이스의 제조 공정에서 요구되는, 매우 미세한 양의 에칭, 예를 들면 에칭하는 깊이(폭)가 원자층 레벨인 에칭을, 높은 정밀도로 조절하는 것이 곤란하기 때문에, 에칭 처리의 정밀도와 수율이 손상되어 버릴 우려가 있었다.
이와 같이, 종래의 연속적인 플라스마 에칭 기술에서는, 에칭양은 라디칼의 분포를 반영해서 불균일해져서, 웨이퍼 면내 방향이나 패턴 깊이 방향에 있어서의 에칭양의 균일성이 낮고, 또한 에칭양을 플라스마 처리 시간에 의해 제어해야만 한다. 이 때문에 종래의 연속적인 플라스마 에칭 기술은, 원자층 레벨의 높은 치수 제어성이 요구되는 차세대 이후의 디바이스 제조 공정에 있어서는, 그 적용이 제한된다고 생각된다.
본 발명의 목적은, 에칭양의 균일성이 높으며, 또한, 에칭 처리의 수율이 향상한 에칭 기술을 제공하는 것에 있다.
본 발명의 그 밖의 목적과 신규의 특징은, 본 명세서의 기술 및 첨부 도면으로부터 명백해질 것이다.
본 발명 중 대표적인 것의 개요를 간단히 설명하면 하기한 바와 같다.
본 발명의 일 형태에 따른 에칭 기술은, 웨이퍼의 표면에 배치된 천이 금속의 질화물을 포함하는 처리 대상의 막층을 에칭하는 에칭 방법으로서, 막층의 표면에 불소, 수소를 포함하고 산소를 포함하지 않는 반응성의 입자를 공급해서 막층의 표면에 반응층을 형성하는 공정과, 막층을 가열해서 반응층을 탈리시키는 공정을 구비한다.
본 발명 중 대표적인 것에 의해서 얻어지는 효과를 간단히 설명하면 이하와 같다.
본 발명의 에칭 기술에 의하면, 에칭양의 균일성을 높게 할 수 있으며, 또한, 에칭 처리의 수율을 향상할 수 있다. 예를 들면, 천이 금속의 질화물을 포함하는 처리 대상의 막층으로서의 질화탄탈막을 에칭하는 경우, 웨이퍼 면내 방향이나 패턴 깊이 방향에 있어서의 에칭양의 높은 균일성, 그리고 원자층 레벨의 높은 가공 치수 제어성에 의해 에칭 가공하는, 등방성 원자층 에칭 기술을 제공할 수 있다.
도 1은, 본 발명의 실시예에 따른 플라스마 처리 장치의 구성의 개략을 모식적으로 나타내는 종단면도.
도 2는, 실시예에 따른 플라스마 처리 장치가 실시하는 웨이퍼 상에 미리 형성된 질화탄탈을 포함하는 막의 에칭 처리의 흐름의 개략을 나타내는 플로차트.
도 3은, 실시예에 따른 웨이퍼의 처리 중의 처리의 조건에 포함되는 복수의 파라미터의 시간의 경과에 수반하는 변화를 나타내는 타임차트.
도 4는, 실시예에 따른 웨이퍼의 처리 중에 있어서의 질화탄탈을 포함하는 막을 포함하는 막 구조의 변화의 개략을 모식적으로 나타내는 단면도.
도 5는, 실시예에 따른 웨이퍼 표면의 분석 결과를 나타내는 도면.
도 6은, 실시예에 따른 표면 반응층 생성량의 반응 시간 의존성을 나타내는 도면.
도 7은, 실시예에 따른 표면 반응층 잔존량의 가열 시간 의존성을 나타내는 도면.
도 8은, 실시예에 따른 플라스마 처리 장치가 실시한 에칭 처리에 있어서 사이클수와 에칭의 양의 관계를 나타내는 그래프.
도 9는, 처리 대상의 반도체 웨이퍼 등의 기판 상의 시료 상에 형성되고 미세하며 고어스펙트비의 막 구조에 실시예에 따른 플라스마 에칭을 실시한 경우의 당해 막 구조의 변화를 모식적으로 나타내는 종단면도.
도 10은, 처리 대상의 반도체 웨이퍼 등의 기판 상의 시료 상에 형성되고 미세하며 고어스펙트비의 막 구조에 종래의 기술에 의한 플라스마 에칭을 실시한 경우의 당해 막 구조의 변화를 모식적으로 나타내는 종단면도.
이하에, 본 발명의 실시형태에 대하여, 도면을 참조하면서 설명한다. 또, 이하의 설명에 있어서, 동일 구성 요소에는 동일 부호를 부여하여 반복의 설명을 생략하는 경우가 있다. 또, 도면은 설명을 보다 명확하게 하기 위하여, 실제의 태양에 비해서, 모식적으로 나타나는 경우가 있지만, 어디까지나 일례이며, 본 발명의 해석을 한정하는 것은 아니다.
반도체 디바이스, 예를 들면, 핀형 FET을 제조하는 공정에 있어서 워크 펑션 메탈을 형성하는 처리에서는, 고어스펙트비의 미세한 핀 구조에 성막된 질화탄탈막을, 등방적으로 또한 원자층 레벨의 높은 정밀도로 에칭하는 기술이 요구된다고 생각할 수 있다. 그래서 발명자 등은, 일례로서, 도 10에 나타내는 바와 같은 구조체를 대상으로 종래의 기술에 의한 플라스마를 이용한 에칭을 행하는 경우에 대하여 검토했다.
도 10은, 처리 대상의 반도체 웨이퍼 등의 기판 상의 시료 상에 형성되고 복수의 핀 구조가 좌우로 인접해서 형성된 소정의 구조에 종래의 기술에 의한 플라스마 에칭을 실시한 경우의 당해 막 구조의 변화를 모식적으로 나타내는 종단면도이다. 본 도 10의 (a) 내지 (c)는 에칭 처리가 실시되어 변화하는 막 구조의 형상의 3단계의 상태를 나타내고 있다.
도 10의 (a)는, 하지(下地) 구조(901)의 위에 형성된 핀 구조(902)의 표면에, 처리 대상의 질화탄탈막(903)과 처리 대상이 아닌 부분의 질화탄탈막(903)을 보호하는 마스크로서의 카본막(904)이 형성된 막 구조로서, 플라스마를 이용한 에칭 처리가 개시되어 있지 않은 상태의 막 구조를 나타내는 도면이다. 도 10의 (b)는, 도 10의 (a)의 막 구조의 질화탄탈막(903)을 에칭하기 위해서, 테트라플루오로에틸렌(C2F4) 및 산소(O2) 가스(이하, C2F4/O2 가스라 한다)를 이용해서 플라스마를 형성하고 당해 플라스마 중의 불소를 포함하는 반응종(905)을 막 구조의 홈(911) 내에 공급해서 질화탄탈막(903) 표면과 반응시켜서, 생성된 불화탄탈을 포함하는 반응 생성물(906)이 위쪽으로 제거되어 질화탄탈막(903)의 에칭이 진행된 상태를 나타내는 도면이다. 도 10의 (c)는, 질화탄탈막(903)의 상기 플라스마를 이용한 에칭이 정지된 상태를 나타내는 도면이다. 또, 본 예에서는 핀 구조(902)는 실리콘으로 구성되며 하지 구조(901)의 위에 미리 형성되어 있고, 그 표면은 도시하고 있지 않은 하프늄산화물이나 질화티타늄에 의해 피복되어 있다.
발명자들의 검토에서는, 도 10의 (b)에 나타내는 바와 같이, 핀 구조(902)의 표면이 질화탄탈막(903)에 의해 덮인 구조가 양측의 측벽을 구성하는 높은 어스펙트비의 홈(911) 내측에 있어서, 질화탄탈막(903)만을 균일하게 에칭하려고 했을 때, 반응 생성물(906)이 불휘발성으로 되는 가스 케미스트리를 이용하고 있지 않기 때문에, 질화탄탈막(903)의 표면에 불휘발성의 표면 반응층이 생성되는 경우는 없고, 휘발성을 가진 반응 생성물(906)의 연속적인 탈리에 의해, 에칭이 연속적으로 진행된 것이 확인되었다. 한편, 시료 위쪽에 형성된 플라스마로부터 공급된 반응종(905)은, 홈(911)의 위쪽으로부터 그 내측에 진입하고, 홈(911) 상단의 개구부 부근에 성막되어 있는 질화탄탈막(903)으로 소비된다. 그 때문에, 홈(911) 하부의 영역(홈(911)의 저부)의 질화탄탈막(903)까지 도달하는 반응종(905)의 양은 적어진다. 이 때문에, 질화탄탈막(903)의 에칭양의 분포가 홈(911)의 상하 방향에 대하여 불균일해져 버리고, 나아가서는, 질화탄탈막(903)의 에칭양이 홈(911)의 상부의 개구부 부근에서 커지며, 또한, 홈(911)의 하부에서는 작아져 버린다. 이 결과, 종래의 기술에 의한 질화탄탈막(903)의 에칭에서는, 질화탄탈막(903)의 에칭양의 불균일한 분포가 발생해 버려서 시료의 처리 또는 반도체 디바이스의 제조의 수율이 저하해 버릴 우려가 있었다.
또한, 도 10의 (b), (c)에 나타내는 바와 같이, 종래의 C2F4/O2 가스의 플라스마를 이용한 질화탄탈의 등방성 에칭에서는, 플라스마 중에 산소 라디칼을 많이 포함하기 때문에, 질화탄탈막(903)의 비에칭 대상의 부분을 보호하기 위해서 이용하는 카본막(904)의 에칭도 연속적으로 진행된다. 이 때문에, 질화탄탈막(903)의 에칭이 진행됨에 따라서 카본막(904)의 막두께가 크게 감소하여, 질화탄탈막(903)을 보호하는 것이 실질적으로 곤란해져 버린다.
이와 같이, 종래의 플라스마를 이용한 에칭 기술에서는, 질화탄탈막(903)의 에칭양은 라디칼의 분포를 반영해서 불균일해져서, 웨이퍼 면내 방향이나 패턴 깊이 방향에 있어서의 질화탄탈막(903)의 에칭양의 균일성이 낮고, 또한 질화탄탈막(903)의 에칭양을 플라스마 처리 시간에 의해 제어해야만 한다. 이 때문에 종래의 연속적인 플라스마 에칭 기술은, 원자층 레벨의 높은 치수 제어성이 요구되는 차세대 이후의 디바이스 제조 공정에 있어서는, 그 적용이 제한된다고 생각된다.
발명자 등은, 각종 가스의 플라스마를 이용해서 질화탄탈막의 에칭을 시도했다. 그 결과,
(1) 질화탄탈막에 불소와 수소와 질소를 함유하는 가스의 플라스마를 공급함에 의해서 그 표면에 탄탈-불소(Ta-F) 결합이나 질소-수소(N-H) 결합을 주성분으로 하는 표면 반응층이 형성되는 것,
(2) 당해 표면 반응층의 생성량이 자기포화성(셀프리미팅성)을 갖는 것,
(3) 당해 표면 반응층은 가열에 의해 제거되는 것을 알아냈다.
본 발명은 이 새로운 지견((1)-(3))에 의거해서 생긴 것이다. 천이 금속의 질화물인 질화탄탈막(처리 대상의 막층)의 에칭 방법은, 구체적으로는, 사불화메탄(CF4)과 수소(H2)와 질소(N2)를 함유하는 가스의 플라스마를 형성해서 에칭 처리 대상의 질화탄탈막의 표면에 플라스마로부터의 불소, 수소를 포함하고 산소를 포함하지 않는 반응성을 가진 입자를 공급해서 당해 질화탄탈막의 표면에 표면 반응층을 형성하는 공정과, 다음으로 당해 표면 반응층을 가열에 의해서 제거하는 공정(또는, 당해 표면 반응층을 가열에 의해서 탈리시키는 공정)을 실시한다. 그리고, 이들 2개의 공정을 한 묶음의 사이클로 해서, 이 사이클을 복수회 반복함에 의해 원하는 양의 질화탄탈막의 에칭을 실현한다. 또한, 당해 가스는 카본막의 에칭 속도가 느리기 때문에, 카본 하드 마스크 등의 카본을 함유하는 마스크 재료를 이용하는 것에 제한이 없다.
상기의 구성에 의해서, 표면 반응층의 형성 공정 및 표면 반응층의 제거 공정이 자기포화성을 가지므로, 웨이퍼의 면내 방향 및 홈 혹은 구멍 등의 막 구조의 패턴의 깊이 방향에 대한 에칭양의 불균일이 억제된다. 또한, 1회의 사이클에서 제거되는 질화탄탈막의 두께는 원자층 레벨의 높은 정밀도로 조절할 수 있고, 사이클을 반복해서 얻어지는 에칭의 양은 반복하는 사이클의 횟수에 의해서 조절할 수 있기 때문에, 적층된 질화탄탈막을 에칭해서 형성하는 반도체 디바이스의 치수 정밀도를 향상시킬 수 있다.
도 9는, 처리 대상의 반도체 웨이퍼 등의 기판 상의 시료 상에 형성되고 미세하며 고어스펙트비의 막 구조에 본 발명의 기술에 의한 플라스마 에칭을 실시한 경우의 당해 막 구조의 변화를 모식적으로 나타내는 종단면도이다. 도 9의 (a) 내지 (c)는 에칭 처리가 실시되어 변화하는 막 구조의 형상의 3단계의 상태를 나타내고 있다.
도 9의 (a)는, 하지 구조(901)의 위에 형성된 핀 구조(902)의 표면에, 처리 대상의 질화탄탈막(903)과 처리 대상이 아닌 부분의 질화탄탈막(903)을 보호하는 마스크로서의 탄소를 포함하는 마스크층인 카본막(904)이 형성된 막 구조로서, 플라스마를 이용한 에칭 처리가 개시되어 있지 않은 상태의 막 구조를 나타내는 도면이다. 도 9의 (b)는, 도 9의 (a)의 막 구조의 질화탄탈막(903)을 에칭하기 위해서, 사불화메탄(CF4)과 수소(H2)와 질소(N2)를 함유하는 혼합 가스의 플라스마를 형성해서, 카본막(904)으로 덮여 있지 않은 에칭 처리 대상의 질화탄탈막(903)의 표면에 플라스마로부터의 불소, 수소를 포함하고 산소를 포함하지 않는 반응성을 가진 입자를 공급해서 에칭 처리 대상의 질화탄탈막(903)의 표면에 표면 반응층을 형성한다. 다음으로, 이 표면 반응층을 가열에 의해서 제거한다(탈리시킨다). 즉, 표면 반응층을 형성하는 공정과, 표면 반응층을 가열에 의해서 탈리시키는 공정을 실시한다. 그리고, 이들 2개의 공정을 한 묶음의 사이클로 해서, 이 사이클을 복수회 반복함에 의해 원하는 양의 질화탄탈막의 에칭을 실현한다. 이것에 의해, 도 9의 (c)에 나타내는 바와 같이, 카본막(904)으로 덮여 있지 않은 에칭 처리 대상의 질화탄탈막(903)을 선택적으로 에칭에 의해 제거할 수 있다. 도 9의 (a)-(c)의 보다 상세한 설명은, 후술되는 도 4의 (a)-(c)의 설명을 참조할 수 있다.
또, 이하의 실시예에서는, 각 공정이 자기포화성을 갖는 표면 반응층의 형성 공정과 표면 반응층의 제거 공정을 포함하는 한 묶음의 공정을 반복해서 행하는 에칭 처리를 원자층 에칭이라 호칭한다. 본 실시예에 있어서, 「원자층」 에칭은 1사이클당의 에칭양이 대상의 막을 구성하는 물질의 단일의 원자로 구성되는 층의 두께와 동등하다는 협의(狹義)의 원자층 에칭으로 한정되지 않는다. 가령 1사이클당의 에칭의 양이 나노미터 또는 이것 이상의 오더여도, 각 공정이 처리의 시간 등에 대해서 자기포화적, 즉 셀프리미팅의 경향을 갖는 것에 대해서 당해 처리를 원자층 에칭으로서 호칭한다. 또, 「디지털 에칭」, 「셀프리미팅성 사이클 에칭」, 「원자 레벨 에칭」, 「레이어 바이 레이어 에칭」 등의 호칭도 동등한 처리에 대해서 이용할 수 있다.
이하, 본 발명에 대하여, 도면을 이용해서 실시예를 설명한다.
(실시예)
본 발명의 실시예에 대하여, 도 1 내지 8을 이용해서 이하에 설명한다. 본 실시예는, 사불화메탄 또는 사불화탄소(CF4)와 수소(H2)와 질소(N2)로 이루어지는 혼합 가스를 이용해서 형성한 플라스마에 의해 처리 대상의 질화탄탈막의 표면에 표면 반응층을 형성하는 공정을 실시한 후, 적외선 램프를 이용한 웨이퍼 가열에 의해 표면 반응층을 제거하는 공정을 실시함으로써, 실리콘 등의 반도체 웨이퍼 상에 미리 형성된 처리 대상의 질화탄탈막을 등방적으로 원자층 에칭하는 것을 설명한다.
도 1은, 본 발명의 실시예에 따른 플라스마 처리 장치의 구성의 개략을 모식적으로 나타내는 종단면도이다.
처리실(1)은 베이스 챔버(11)에 의해 구성되고, 그 중에는 피처리 시료인 웨이퍼(2)(이하 웨이퍼(2)로 기재한다)를 재치(載置)하기 위한 웨이퍼 스테이지(4)(이하, 스테이지(4)로 기재한다)가 설치되어 있다. 플라스마원에는 ICP(I nductively Coupled Plasma : 유도 결합 플라스마) 방전 방식을 이용하고 있고, 처리실(1)의 위쪽에는, 석영 챔버(12)와 ICP 코일(34) 및 고주파 전원(20)을 구비한 플라스마원이 설치되어 있다. 여기에서, ICP 코일(34)은, 석영 챔버(12)의 외측에 설치되어 있다.
ICP 코일(34)에는 플라스마 생성을 위한 고주파 전원(20)이 정합기(22)를 통해서 접속되어 있다. 고주파 전력의 주파수는 13.56MHz 등의, 수십 MHz의 주파수대를 이용하는 것으로 한다. 석영 챔버(12)의 상부에는 천판(6)이 설치되어 있다. 천판(6)에는 샤워플레이트(5)가 설치되어 있고, 그 하부에는 가스 분산판(17)이 설치되어 있다. 처리 가스는 가스 분산판(17)의 외주로부터 처리실(1) 내에 도입된다.
처리 가스는, 매스 플로 컨트롤러 제어부(51) 내에 배치되며 가스종마다 설치된 매스 플로 컨트롤러(50)에 의해서 공급하는 유량이 조정된다. 도 1에서는, 적어도 사불화메탄 또는 사불화탄소(CF4), 수소(H2), 질소(N2)가 처리 가스로서 처리실(1)에 공급되고, 이들 가스의 각각에 대응해서 매스 플로 컨트롤러(50-1, 50-2, 50-3, 50-4, 50-5, 50-6)가 구비되어 있다. 또한, 공급되는 가스는 이들로 한정되지 않는다. 또, 매스 플로 컨트롤러 제어부(51)에는, 후술한 바와 같이 웨이퍼(2) 이면과 이것이 재치되는 스테이지(4)의 유전체막 상면 사이에 공급되는 He 가스의 유량을 조절하는 매스 플로 컨트롤러(50-7)도 포함해서 배치되어 있다.
처리실(1)의 하부는, 처리실(1) 내를 감압하기 위하여, 진공 배기 배관(16)에 의해서, 배기 수단(15)에 접속되어 있다. 배기 수단(15)은, 예를 들면, 터보 분자 펌프나 매커니컬 부스터 펌프나 드라이 펌프에 의해 구성되는 것으로 한다. 또한, 조압(調壓) 수단(14)이 배기 수단(15)의 상류측에 설치되어 있다. 조압 수단(14)은, 배기 수단(15)의 동작에 의해 처리실(1) 내로부터 배출되는 내부의 가스나 플라스마(10)의 입자의 유량을 진공 배기 배관(16)의 축 방향에 수직인 면에서의 단면적인 유로 단면적을 증감시켜서 조절해서 처리실(1)이나 방전 영역(3)의 압력을 조정하기 위해서, 유로 내를 가로지르는 방향으로 축을 가져서 배치되며 축 둘레로 회전하는 복수매의 판 형상의 플랩이나 유로 내부를 그 축 방향을 가로질러서 이동하는 판 부재로 구성되어 있다.
스테이지(4)와 ICP 플라스마원을 구성하는 석영 챔버(12) 사이에는, 웨이퍼(2)를 가열하기 위한 적외선 램프 유닛이 설치되어 있다. 적외선 램프 유닛은, 주로 적외선 램프(62), 적외광을 반사하는 반사판(63), 광 투과창(74)을 구비하고 있다. 적외선 램프(62)에는 원 형상(링 형상)의 램프를 이용한다. 또, 적외선 램프(62)로부터 방사되는 광은, 가시광으로부터 적외광 영역의 광을 주로 하는 광을 방출하는 것으로 한다. 여기에서는 이와 같은 광을 적외광이라 부른다. 도 1에 나타낸 구성에서는, 적외선 램프(62)로서 3주(周)분의 적외선 램프(62-1, 62-2, 62-3)가 설치되어 있는 것으로 했지만, 2주, 4주 등으로 해도 된다. 적외선 램프(62)의 위쪽에는 적외광을 아래쪽을 향해서 반사하기 위한 반사판(63)이 설치되어 있다.
적외선 램프(62)에는 적외선 램프용 전원(64)이 접속되어 있고, 그 도중에는, 고주파 전원(20)에서 발생하는 플라스마 생성용의 고주파 전력의 노이즈가 적외선 램프용 전원(64)에 유입하지 않도록 하기 위한 고주파컷 필터(25)가 설치되어 있다. 또한, 적외선 램프(62-1, 62-2, 62-3)에 공급하는 전력을, 서로 독립적으로 제어할 수 있는 기능이 적외선 램프용 전원(64)에는 구비되어 있어, 웨이퍼(2)의 가열량의 직경 방향 분포를 조절할 수 있게 되어 있다.
적외선 램프 유닛의 중앙에는, 매스 플로 컨트롤러(50)로부터 석영 챔버(12)의 내부에 공급된 가스를 처리실(1)의 측에 흘려보내기 위한, 가스의 유로(75)가 형성되어 있다. 그리고, 이 가스의 유로(75)에는, 석영 챔버(12)의 내부에서 발생시킨 플라스마 중에서 생성된 이온이나 전자를 차폐하고, 중성의 가스나 중성의 라디칼만을 투과시켜서 웨이퍼(2)에 조사하기 위한, 복수의 구멍이 뚫린 슬릿판(이온 차폐판)(78)이 설치되어 있다.
스테이지(4)에는, 스테이지(4)를 냉각하기 위한 냉매의 유로(39)가 그 내부에 형성되어 있고, 칠러(38)에 의해서 냉매가 순환 공급되게 되어 있다. 또한, 웨이퍼(2)를 정전 흡착에 의해서 스테이지(4)에 고정하기 위하여, 판 형상의 전극판인 정전 흡착용 전극(30)이 스테이지(4)에 매립되어 있고, 각각에 정전 흡착용의 DC(Direct Current : 직류) 전원(31)이 접속되어 있다.
또한, 웨이퍼(2)를 효율적으로 냉각하기 위하여, 스테이지(4)에 재치된 웨이퍼(2)의 이면과 스테이지(4) 사이에 He 가스를 공급할 수 있게 되어 있다. 또한, 정전 흡착용 전극(30)을 작동시켜서 웨이퍼(2)를 정전 흡착한 채로 가열이나 냉각을 행해도, 웨이퍼(2)의 이면에 흠집이 나지 않도록 하기 위하여, 스테이지(4)의 웨이퍼 재치면은 폴리이미드 등의 수지에 의해 코팅되어 있다. 또한 스테이지(4)의 내부에는, 스테이지(4)의 온도를 측정하기 위한 열전대(70)가 설치되어 있고, 이 열전대(70)는 열전대 온도계(71)에 접속되어 있다.
또한, 웨이퍼(2)의 온도를 측정하기 위한 광파이버(92-1, 92-2)가, 스테이지(4)에 재치된 웨이퍼(2)의 중심부 부근(웨이퍼 중심이라고도 한다), 웨이퍼(2)의 직경 방향 미들 부근(웨이퍼 미들이라고도 한다), 웨이퍼(2)의 외주 부근(웨이퍼 외주라고도 한다)의 3개소에 설치되어 있다. 광파이버(92-1)는, 외부 적외 광원(93)으로부터의 적외광을 웨이퍼(2)의 이면까지 유도해서 웨이퍼(2)의 이면에 조사한다. 한편, 광파이버(92-2)는, 광파이버(92-1)에 의해 조사된 적외광 중 웨이퍼(2)를 투과·반사한 IR광을 모아서 분광기(96)에 전송한다.
외부 적외 광원(93)에 의해 생성된 외부 적외광은, 광로를 온/오프시키기 위한 광로 스위치(94)에 전송된다. 그 후, 광분배기(95)에 의해 복수로 분기하고(도 1의 경우는 3개로 분기), 3계통의 광파이버(92-1)를 통해서 웨이퍼(2)의 이면측의 각각의 위치에 조사된다.
웨이퍼(2)에서 흡수·반사된 적외광은 광파이버(92-2)에 의해서 분광기(96)에 전송되고, 검출기(97)에서 스펙트럼 강도의 파장의존성의 데이터를 얻는다. 그리고 얻어진 스펙트럼 강도의 파장의존성의 데이터는 제어부(40)의 연산부(41)로 보내져서, 흡수 파장이 산출되고, 이것을 기준으로 웨이퍼(2)의 온도를 구할 수 있다. 또한, 광파이버(92-2)의 도중에는 광멀티플렉서(98)가 설치되어 있고, 분광 계측하는 광에 대하여, 웨이퍼 중심, 웨이퍼 미들, 웨이퍼 외주의 어느 계측점에 있어서의 광을 분광 계측할지를 전환할 수 있게 되어 있다. 이것에 의해 연산부(41)에서는, 웨이퍼 중심, 웨이퍼 미들, 웨이퍼 외주마다의 각각의 온도를 구할 수 있다.
도 1에 있어서, 60은 석영 챔버(12)를 덮는 용기이고, 81은 스테이지(4)와 베이스 챔버(11)의 저면 사이에서 진공 봉지(封止)하기 위한 O링이다.
제어부(40)는, 고주파 전원(20)으로부터 ICP 코일(34)에의 고주파 전력 공급의 온/오프를 제어한다. 또한, 집적 매스 플로 컨트롤러 제어부(51)를 제어해서, 각각의 매스 플로 컨트롤러(50)로부터 석영 챔버(12)의 내부에 공급하는 가스의 종류 및 유량을 조정한다. 이 상태에서 제어부(40)는 추가로 배기 수단(15)을 작동시킴과 함께 조압 수단(14)을 제어해서, 처리실(1)의 내부가 원하는 압력으로 되도록 조정한다.
또한, 제어부(40)는, 정전 흡착용의 DC 전원(31)을 작동시켜서 웨이퍼(2)를 스테이지(4)에 정전 흡착시키고, He 가스를 웨이퍼(2)와 스테이지(4) 사이에 공급하는 매스 플로 컨트롤러(50-7)를 작동시킨 상태에서, 열전대 온도계(71)에서 측정한 스테이지(4)의 내부의 온도, 및 검출기(97)에서 계측한 웨이퍼(2)의 중심부 부근, 반경 방향 미들부 부근, 외주 부근의 스펙트럼 강도 정보에 의거해서 연산부(41)에서 구한 웨이퍼(2)의 온도 분포 정보에 의거해서, 웨이퍼(2)의 온도가 소정의 온도 범위로 되도록 적외선 램프용 전원(64), 칠러(38)를 제어한다.
도 2를 이용해서, 본 실시예의 플라스마 처리 장치(100)에서 실시되는 웨이퍼(2)의 처리의 흐름에 대하여 설명한다. 도 2는, 본 발명의 실시예에 따른 플라스마 처리 장치가 실시하는 웨이퍼 상에 미리 형성된 질화탄탈을 포함하는 막의 에칭 처리의 흐름의 개략을 나타내는 플로차트이다.
본 도 2에 있어서, 웨이퍼(2)의 처리를 개시하기 전에, 표면에 질화탄탈막을 포함하는 처리 대상의 막층을 포함하는 막 구조가 미리 배치된 웨이퍼(2)가, 처리실(1) 내의 스테이지(4) 상에 재치되고, DC 전원(31)로부터의 직류 전력이 정전 흡착 전극(30)에 공급되어 형성된 정전기력에 의해서 스테이지(4) 상에 유지된다.
처리의 개시 후, 스텝S201에서는, 처리실(1) 내에 불소와 수소와 질소를 함유하는 가스가 도입된다. 여기에서 불소와 수소와 질소를 함유하는 가스로서는, 사불화탄소(CF4)/수소(H2)/질소(N2)나, 트리플루오로메탄(CHF3)/암모니아(NH3), 삼불화질소(NF3)/암모니아(NH3) 등을 이용할 수 있다. 또한, 이들 가스를 아르곤(Ar)이나 질소(N2) 등에 의해 희석한 혼합 가스를 이용해도 된다. 또한, 본 스텝S201에 있어서의 웨이퍼 온도는, 웨이퍼(2)가 재치되어 있는 스테이지(4)의 온도 조절 기능에 의해서 일정하게 유지되고 있다.
다음으로, 스텝S202에서는, 방전 영역(3) 내부에 상기 가스를 이용해서 플라스마(10)가 생성되고, 플라스마(10) 중의 불소와 수소와 질소를 포함하는 가스의 원자 또는 분자가 활성화되어 생성된 플루오로카본라디칼(CFx) 등의 라디칼(활성종) 등의 반응성을 가진 입자(반응성 입자라고도 한다)가 생성된다. 또한, 스텝S203에서는, 반응성 입자가, 가스 유로(75) 및 슬릿판(78)의 관통 홀을 통해서 웨이퍼(2)의 표면에 공급되고, 질화탄탈막을 포함하는 막층의 표면에 부착한다. 반응성을 가진 입자는 부착한 막층의 표면의 재료와 반응해서 플라스마(10)의 생성의 조건이나 스테이지(4)의 온도 등의 처리의 조건에 따라서 정해지는 두께의 표면 반응층이 형성된다. 이때 질화탄탈막을 포함하는 막층의 표면에 생성하는 표면 반응층에는, 탄탈-불소(Ta-F) 결합이나, 질소-수소(N-H) 결합이 포함되어 있다.
그 후, 스텝S204에서는, 소정의 두께의 표면 반응층이 형성된 것이 막두께의 검출기(도시하지 않음)에 의해 혹은 미리 정해진 시간의 경과의 확인 등에 의해 제어부(40)에 의해서 확인된 후, 조압 수단(14)이 진공 배기 배관(16)의 유로 단면적을 크게 해서 배기량을 증대시켜, 처리실(1) 내부를 크게 감압시킨다. 그리고, 처리실(1) 내에 공급된 불소와 수소와 질소를 포함하는 가스가 신속히 배기된다. 이것에 의해 표면 반응층의 형성 처리가 종료된다. 이때, 처리실(1) 내의 불소와 수소와 질소를 포함하는 가스를 치환하도록, Ar 등의 불활성 가스를 처리실(1) 내부에 공급해서, 불소와 수소와 질소를 포함하는 가스의 배출을 촉진시켜도 된다.
다음으로, 스텝S205에서는, 적외선 램프(62)를 점등하여, 적외선 램프(62)로부터 방사되는 광(적외광)에 의해 웨이퍼(2)의 표면을 진공 상태에서 가열한다. 이때의 적외광의 조사 시간은 예를 들면 20초이고, 그때의 웨이퍼(2)의 표면의 최대 도달 온도는 예를 들면 200℃이다. 가열 시의 처리실(1)의 압력은 예를 들면 1×10-3Pa로 했다. 이때 웨이퍼(2)의 온도는, 적외선 램프의 조사 시간의 증대에 수반하여 예를 들면 약 10℃/초의 속도로 상승하고, 이 온도 상승에 의해, 표면 반응층이 표면으로부터 휘발해서, 막층의 표면으로부터 제거된다(탈리된다). 웨이퍼(2)의 온도가 소정의 온도로 상승한 것이 온도의 검출 기구(92-97, 41)에 의해 확인되거나 혹은 제어부(40)에 의해서 미리 정해진 시간의 경과가 확인된 후, 적외선 램프(62)는 소등된다.
휘발하는 반응 생성물의 예로서는, 예를 들면 불화탄탈(TaF4)이나 암모니아(NH3), 불화수소(HF) 등을 들 수 있다. 웨이퍼(2)로부터 탈리한 이들 반응 생성물의 입자는, 조압 수단(14) 혹은 배기 수단(15)의 동작에 의한 처리실(1) 내부의 배기의 동작 또는 이것에 의해서 발생하고 있는 처리실(1) 내부의 입자의 이동의 흐름에 의해서 처리실(1) 내부로부터 처리실(1) 외부로 배출된다. 계속해서, 스텝S206에 있어서 처리실(1) 내부로부터 반응 생성물을 포함하는 가스가 처리실(1) 외부로 배기된다.
상기의 스텝S201 내지 S206을 한 묶음으로 한 1사이클이 종료된다. 당해 사이클에 의해서 플라스마와의 반응에 의해 질화탄탈막의 표면에 발생한 표면 반응층이 제거(탈리)되기 때문에, 질화탄탈막이 표면 반응층의 막층의 두께분만큼 제거되어, 질화탄탈막의 막두께가 작게 된다. 이 막두께의 변화량이, 상기의 1사이클당의 에칭양이다.
이후, 제어기(40)에 있어서, 도시하지 않은 막두께 검출기로부터의 출력을 수신해서 이것으로부터 얻어진 결과로부터 원하는 에칭양의 도달의 유무, 혹은 사전 테스트 등으로부터 원하는 에칭양이 얻어지는 것이 도출된 상기 사이클의 실시의 횟수를 포함하는 종료의 조건이 만족되었는지가 판정된다(스텝S207). 조건을 만족한다고 판정된 경우(S207 : 네)에는, 질화탄탈막을 포함하는 막층의 에칭 처리를 종료하고, 만족하고 있지 않다고 판정된 경우(S207 : 아니오)에는, 스텝S201로 되돌아가서, 다시 사이클(S201-S206)을 실시한다. 이와 같이 본 실시예에서는, 원하는 에칭양이 얻어질 때까지 상기 사이클(S201-S206)이 반복해서 실시된다.
이하, 본 실시예의 플라스마 처리 장치(100)를 이용한 웨이퍼(2) 상의 질화탄탈막을 포함하는 막층의 에칭을, 반응층 형성용의 가스로서 CF4/H2/N2를 이용해서 실시하는 경우에 대하여, 동작의 순서를, 도 3, 4를 이용해서 설명한다. 도 3은, 도 1에 나타내는 실시예에 따른 웨이퍼의 처리 중의 처리의 조건에 포함되는 복수의 파라미터의 시간의 경과에 수반하는 변화를 나타내는 타임차트이다. 도 3에 있어서, 파라미터는, 위로부터 순서대로 가스 공급 유량, 고주파 전원 전력, 적외선 램프 전력, 정전 흡착, 웨이퍼 표면 온도가 나타나 있다.
도 4는, 도 3에 나타내는 실시예에 따른 웨이퍼의 처리 중에 있어서의 질화탄탈막을 포함하는 막층을 포함하는 막 구조의 변화의 개략을 모식적으로 나타내는 단면도이다. 특히, 도 4에서는, 웨이퍼(2)의 하지막(401) 상에 질화탄탈막(402)이 경계를 접해서 적층되어 배치된 막 구조의 질화탄탈막(402)의 표면 부근의 구조와 그 변화가 모식적으로 나타나 있다.
우선, 도 3에 나타내는 처리 중의 시각 t0에 있어서, 제어부(40)로부터의 지령 신호에 따라서, 처리실(1)에 설치된 반송구(도시 생략)를 통해서, 도 4의 (a)에 나타나는 하지막(401)과 에칭의 처리 대상의 막층으로 되는 질화탄탈막(402)을 구비한 막 구조가 미리 형성된 웨이퍼(2)가 처리실(1) 내부에 반입되어 스테이지(4)에 재치된다. 그 후에 DC 전원(31)으로부터의 전력이 정전 흡착 전극(30)에 공급되어 웨이퍼(2)가 스테이지(4) 상의 유전체막 상에 정전 흡착되어 유지된다. 또한, 제어부(40)로부터의 지령 신호에 따라서 매스 플로 컨트롤러 제어부(51)의 He 가스 대응의 매스 플로 컨트롤러(50-7)에 의해 웨이퍼(2)의 이면과 스테이지(4) 사이의 극간에 공급되는 웨이퍼 냉각용의 He 가스의 유량이 조절되어 공급되고, 당해 극간의 He 가스의 압력이 소정의 범위 내의 값으로 조절된다. 이 결과, 스테이지(4)와 웨이퍼(2) 사이의 열전달이 촉진되고, 웨이퍼(2)의 온도가 미리 칠러(38)에 의해 소정의 온도로 된 냉매가 냉매의 유로(39)에 공급되어 순환하는 스테이지(4)의 온도에 가까운 값 T1로 된다. 본 실시예에서는, 웨이퍼(2)의 온도 T1은 예를 들면 -20℃로 된다.
다음으로, 도 3에 나타내는 시각 t1에 있어서, 제어부(40)로부터의 지령 신호에 따라서, 매스 플로 컨트롤러(50)의 CF4용의 매스 플로 컨트롤러(50-3 또는 50-6), H2용의 매스 플로 컨트롤러(50-2 또는 50-4), N2용의 매스 플로 컨트롤러(50-1 또는 50-5)의 각각에서 공급되는 유량이 조절되어 이들 복수의 종류의 물질의 가스가 혼합된 혼합 가스가 처리용의 가스로서 처리실(1) 내에 미리 정해진 범위 내의 유량으로 공급된다. 이것과 함께, 조압 수단(14)의 개도가 조절되어 처리실(1)의 내부 및 석영 챔버(12)의 내부의 방전 영역(3) 내의 압력이 소기의 범위 내의 값으로 된다.
이 상태에서, 도 3에 나타내는 시각 t2에 있어서, 제어부(40)로부터의 지령 신호에 따라서 고주파 전원(20)으로부터의 소정의 값 W의 고주파 전력이 ICP 코일(34)에 공급되고, 석영 챔버(12)의 내부의 방전 영역(3) 내에 플라스마 방전이 개시되어, 석영 챔버(12)의 내부에 플라스마(10)가 발생된다. 이때, 플라스마(10)가 생성되고 있는 동안의 웨이퍼(2)의 온도를 플라스마(10)의 생성 전과 동등하게 유지하기 위하여 적외선 램프(62)에 전력은 공급되어 있지 않다.
이 상태에서, CF4/H2/N2 가스의 입자의 적어도 일부가 플라스마(10)에 의해 여기(勵起), 해리 혹은 전리화되어, 이온 등 하전 입자 또는 활성종 등의 반응성 입자가 형성된다. 방전 영역(3)에 있어서 형성된 활성종 등의 반응성 입자 및 중성의 가스는 슬릿판(78)에 형성된 슬릿 또는 관통 홀을 통과해서 처리실(1)에 도입되어 웨이퍼(2) 표면에 공급된다. 도 4의 (b)에 나타나는 바와 같이, 플루오로카본라디칼(CFx) 등을 포함하는 활성종(403)은 웨이퍼(2)의 질화탄탈막(402)의 표면에 흡착하여 질화탄탈막(402)의 재료와 상호 작용을 일으켜서, 표면 반응층(404)이 형성된다. 즉, 질화탄탈막(402)의 막층의 표면에 불소, 수소를 포함하고 산소를 포함하지 않는 반응성의 입자(403)를 공급해서 질화탄탈막(402)의 막층의 표면에 표면 반응층(404)을 형성한다.
이 표면 반응층(404)은, Ta-F 결합이나, N-H 결합을 주된 성분으로서 함유하는 반응 생성물이며, 알루미늄의 Kα선을 이용해서 X선 광전자 분광법에 의해 측정한 경우에, 질소 1s 스펙트럼의 결합 에너지가, 402±2eV 부근에 피크를 갖는 것이 큰 특징이다. 도 5는, 표면 반응층(404)을 형성한 질화탄탈막(402)의 표면을, 알루미늄의 Kα선을 이용한 X선 광전자 분광법에 의해 분석한 경우의, 광전자 스펙트럼이다. 하지로서 존재하는 미반응의 질화탄탈막(402)에 기인하는, 결합 에너지 398±2eV 부근에 관측되는 피크(N-Ta로서 나타낸다)에 더해서, 결합 에너지 402±2eV 부근에, N-H 결합의 존재를 나타내는, 표면 반응층(404)에 기인하는 피크가 관측되고 있다. 또한, 결합 에너지 407±2eV 부근에, Ta-F 결합의 존재를 나타내는, 표면 반응층(404)에 기인하는 피크가 관측되고 있다. 이 표면 반응층의 조성은, 이용하는 가스의 조성이나 반응 시간에 의존해서, 단체의 수소, 단체의 불소, 혹은 NH3, 불화탄탈 등, 수소, 질소, 불소, 탄탈의 각종의 결합 상태가 혼합되어 있는 상태로 되는 경우나, 질화탄탈막의 표면 산화물 등에 기인하는, 약간의 산소가 포함되는 경우도 있다. 또, 여기에 나타낸 결합 에너지의 값은, 초기 샘플의 표면에 관측되는 표면 오염 탄소에 기인하는 탄소 1s 피크의 위치가 284.5eV인 것으로 해서 교정한 값이다.
도 6은, 표면 반응층(404)에 기인하는 402±2eV의 피크 강도의, 플라스마 처리 시간에 대한 의존성을 나타내는 그래프이다. 플라스마 처리 시간이란, 고주파 전력을 공급하기 시작한 후의 경과 시간을 나타낸다. 도 6에 나타내는 바와 같이, 표면 반응층(404)에 기인하는 402±2eV의 피크 강도는, 플라스마 처리 시간의 경과에 수반하여 증대해서 포화 경향을 나타내고, 플라스마 처리 시간이 20초 이상에서 거의 일정하게 되었다. 이와 같이, 반응 생성물의 생성량이 자기포화성을 갖는 성질은, 금속 표면이나 실리콘 표면의 자연 산화 현상과 많이 닮아 있다. 이와 같이, 표면 반응층의 형성에 자기포화성이 있기 때문에, 포화에 요하는 시간 이상의 플라스마 처리를 함으로써, 1사이클당 생성하는 표면 반응층(404)의 양을 일정하게 할 수 있다. 또, 본 실시형태에서는, 표면 반응층(404)의 생성량이 포화할 때까지 20초를 요했지만, 플라스마원(12, 34)과 웨이퍼(2)의 거리나 기판 온도 등의 장치 파라미터에 따라서, 포화할 때까지 요하는 시간은 변화한다.
표면 반응층의 생성이 포화하기 위해서 필요한 플라스마 처리 시간이 경과한 후에는, 도 3에 나타내는 시각 t3에 있어서, 제어부(40)로부터의 지령 신호에 따라서, 고주파 전원(20)으로부터의 고주파 전력의 출력이 정지됨과 함께 방전 영역(3)에의 처리 가스의 공급이 정지된다. 이것에 의해, 방전 영역(3) 내에서의 플라스마(10)가 소실된다. 또한, 시각 t3 내지 시각 t4 사이에, 처리실(1) 내의 처리 가스나 반응성 입자 등의 입자는 조압 수단(14)에 의해 개도가 조절된 진공 배기 배관(16) 및 배기 수단(15)을 통해서 처리실(1)의 외부로 배기된다.
시각 t4에 있어서, 제어부(40)로부터의 지령 신호에 따라서 적외선 램프(62)를 점등하여, 도 4의 (c)에 나타내는 바와 같이, 적외선 램프(62)로부터 방사되는 광(적외광)(405)에 의해 웨이퍼(2)의 표면을 진공 가열한다. 이때의 처리실(1)의 압력은 예를 들면 1×10-3Pa로 하고, 적외선 램프의 조사 시간은 예를 들면 15초로 했다. 웨이퍼 표면의 최대 도달 온도는 예를 들면 150℃이다. 이 공정은, 표면 반응층(404)을, 불화탄탈이나 암모니아, 불화수소 등의 반응 생성물(406)로 분해해서 휘발 또는 탈리시키는 반응이다. 이 탈리 반응은, 고온에서 저압일수록 유리하다. 발명자들은, 이 탈리 반응을 일으키기 위해서는, 웨이퍼(2)의 표면의 온도는 100℃ 이상이 필요하며, 또한 처리실(1)의 압력은 100Pa 이하가 필요한 것을 신규로 알아냈다.
또, 본 실시예에서는, 웨이퍼 표면의 최대 도달 온도를 150℃, 처리실(1)의 진공도를 1×10-3Pa로 했지만, 최대 도달 온도는 100℃ 이상의 온도 영역에 있어서, 적의(適宜) 적절한 값으로 설정하면 된다. 전형적인 온도 범위는, 100∼300℃이고, 가열 시의 처리실(1)의 전형적인 압력 범위는, 1×10-5∼100Pa이다.
도 7은, 도달 온도 150℃의 적외선 램프(62)의 가열에 의해 표면 반응층(404)을 제거한 경우의, 표면 반응층(404)에 기인하는 402±2eV의 피크 강도의, 가열 시간에 대한 변화를 나타내는 그래프이다. 적외선 램프(62)로부터 적외광(405)을 조사해서 웨이퍼(2)의 표면을 가열함에 의해, 표면 반응층(404)의 잔존량을 나타내는 402±2eV의 피크 강도가 감소하고, 가열 시간 10초에서 표면 반응층(404)이 소멸되어 있는 것을 알 수 있다. 이 가열 공정에서는, 웨이퍼(2)의 표면에 생성한 표면 반응층(404)만이 분해해서 휘발하고, 표면 반응층(404)의 하부에 존재하는 미반응의 질화탄탈막(402)은 전혀 변화하지 않으므로, 표면 반응층(404) 부분만을 제거할 수 있다. 따라서, 표면 반응층(404)을 형성하는 공정에 더해서, 표면 반응층(404)을 제거하는 공정도, 자기포화적이다.
또, 이 가열 공정에 있어서는, 웨이퍼(2)는 웨이퍼 스테이지(4) 상에 재치된 상태이지만, 웨이퍼(2)의 이면의 열전도를 높이기 위해서 이용되는 헬륨 가스의 공급은 정지하고, 웨이퍼(2)의 표면의 온도가 신속히 상승하도록 했다. 또, 본 실시형태에서는 웨이퍼(2)를 웨이퍼 스테이지(4) 상에 재치한 채의 상태에서 처리했지만, 리프트핀(도시하지 않음) 등을 이용해서 웨이퍼(2)가 웨이퍼 스테이지(4)와 열적으로 접촉하고 있지 않은 상태에서 적외광을 조사해도 된다. 표면 반응층(404)을 제거하기 위해서 필요한 가열 시간이 경과한 후에는, 적외선 램프(62)가 소등되고, 처리실(1)의 잔류 가스가 배기 수단(15)을 이용해서 처리실(1) 외부로 배기된다. 그 후, 헬륨 가스의 공급이 재개되어 웨이퍼(2)와 웨이퍼 스테이지(4)의 열전도가 높아지고, 웨이퍼 온도는, 칠러(38)에 의해서 -20℃까지 냉각되고, 1사이클째의 처리가 종료되었다.
제어부(40)로부터의 지령 신호에 따라서, 도 3에 나타내는 시각 t5에 있어서, 적외선 램프(62)를 소등한다. 또한, 처리실(1) 내의 반응 생성물의 입자 등을 포함하는 가스는, 조압 수단(14)에 의해 개도가 조절된 진공 배기 배관(16) 및 배기 수단(15)을 통해서 처리실(1) 외부로 배기된다. 또한, 시각 t5 이후의 시간에, 도 2에 있어서 설명한 바와 같이, 웨이퍼(2) 상의 질화탄탈막(402)의 에칭양 혹은 나머지 막두께가 원하는 값에 도달했는지 판정되고(스텝S207에 대응), 판정 결과에 따라서 다음의 사이클의 개시(S201-S206) 또는 웨이퍼(2)의 처리의 종료의 공정이 행해진다.
다음의 사이클을 개시하는 경우는, 시각 t5 이후의 임의의 시각 t6에 있어서, 제어부(40)로부터의 지령 신호에 따라서, 시각 t1로부터의 동작과 마찬가지로 CF4/H2/N2 가스의 방전 영역(3)에의 도입이 개시된다. 즉, 다음의 사이클로서, 다시, 도 4의 (b)에서 설명한 표면 반응층(404)의 형성 공정과, 도 4의 (c)에서 설명한 표면 반응층을 가열에 의해서 탈리시키는 공정을 실시한다. 웨이퍼(2)의 처리를 종료하는 경우는, 시각 t6에 있어서 웨이퍼(2)의 이면과 스테이지(4) 상면 사이의 극간에 공급되고 있던 He 가스의 공급을 정지함과 함께, 밸브(52)를 열어서 당해 극간으로부터 He 가스를 배출해서 극간 내의 압력을 처리실(1) 내의 압력과 동(同) 정도로 함과 함께, 정전기의 제거를 포함하는 웨이퍼(2)의 정전 흡착의 해제의 공정을 실시한다. 이상으로 질화탄탈막(402)의 에칭 처리의 공정을 종료한다.
본 실시예에 있어서, 3㎚의 에칭양이 필요한 경우에는, 상기의 사이클을 10회 반복하고 에칭을 종료했다. 도 8은, 도 1에 나타내는 본 실시예에 따른 플라스마 처리 장치가 실시한 에칭 처리에 있어서 사이클수와 에칭의 양의 관계를 나타내는 그래프이다. 본 도 8은, 횡축에 사이클의 횟수를 취하고, 종축에 실시된 각 사이클 종료 후에 다음의 사이클의 개시 전에 In-situ 엘립소메트리(In-situ ellipsometry : 편광 해석법)를 이용해서 검출한 에칭양(에칭의 깊이)을 나타낸 것이다.
본 도 8에 나타내는 바와 같이, 본 예에서는 사이클의 횟수의 증가에 수반하여 거의 선형으로 에칭양이 변화하고 있다. 이 도면으로부터, 본 실시예에 있어서의 질화탄탈막의 1사이클당의 에칭양은, 예를 들면, 0.3㎚/사이클인 것을 알 수 있었다.
이상과 같이, 본 실시예의 표면 반응층(404)을 형성하는 제1 공정과 표면 반응층(404)을 제거하는 제2 공정은, 모두 자기포화적으로 종료하는 성질을 갖는다. 이로부터, 본 실시예에 있어서, 회로 패턴을 갖는 막 구조가 미리 형성된 웨이퍼(2)를 에칭한 경우의, 1회의 사이클을 끝냈을 때의 질화탄탈막(402) 표면의 에칭양은 웨이퍼(2)의 면내 방향 및 깊이 방향에 대하여 불균일이 저감되어 보다 균일에 근접할 수 있다.
상기의 자기포화성을 이용하고 있으므로, 웨이퍼(2) 상면의 수평 방향이나 깊이 방향의 위치에 따라서 웨이퍼(2)에 공급되는 라디칼 등의 반응성 입자의 밀도가 서로 다른 분포를 가진 경우에도, 에칭양이 필요 이상으로 커지거나 부족한 것이 억제되어, 에칭양의 불균일이 저감된다. 또한, 전체의 에칭양은 상기 제1 및 제2 공정을 포함하는 하나의 사이클의 반복하는 횟수의 증감에 의해 조절할 수 있고, 본 실시예의 당해 에칭양은 1사이클당의 에칭양의 횟수배 또는 횟수분의 합으로 된다. 결과적으로, 본 실시예에서는, 종래의 연속적인 플라스마 처리에 의한 에칭과 비교해서, 에칭 처리에 의한 가공 후의 치수의 제어성 또한 처리의 수율을 향상시킬 수 있다.
이상 본 실시예에 따르면, 질화탄탈막을, 웨이퍼 면내 방향이나 패턴 깊이 방향에 있어서의 높은 균일성, 그리고 원자층 레벨의 높은 가공 치수 제어성에 의해 에칭 가공하는, 등방성 원자층 에칭 기술을 제공할 수 있다.
또, 상기 도 1의 플라스마 처리 장치(100)에 있어서는, 적외선 램프(62)를 방전 영역(3)을 둘러싸는 석영 챔버(12)의 외주의 처리실(1) 위쪽의 진공 용기 외부에 배치했지만, 석영 챔버(12) 또는 진공 용기의 내부에 배치해도 된다. 또한, 상기한 예는 본 발명을 알기 쉽게 설명하기 위하여 상세히 설명한 것이며, 반드시 설명한 모든 구성을 구비하는 것으로 한정되는 것은 아니다.
1 : 처리실 2 : 웨이퍼
3 : 방전 영역 4 : 스테이지
5 : 샤워플레이트 6 : 천판
10 : 플라스마 11 : 베이스 챔버
12 : 석영 챔버 14 : 조압 수단
15 : 배기 수단 16 : 진공 배기 배관
17 : 가스 분산판 20 : 고주파 전원
22 : 정합기 25 : 고주파컷 필터
30 : 정전 흡착용 전극 31 : DC 전원
34 : ICP 코일 38 : 칠러
39 : 냉매의 유로 40 : 제어부
41 : 연산부 50 : 매스 플로 컨트롤러
51 : 매스 플로 컨트롤러 제어부 52 : 밸브
60 : 용기 62 : 적외선 램프
63 : 반사판 64 : 적외선 램프용 전원
70 : 열전대 71 : 열전대 온도계
74 : 광 투과창 75 : 가스의 유로
78 : 슬릿판 81 : O링
92 : 광파이버 93 : 외부 적외 광원
94 : 광로 스위치 95 : 광분배기
96 : 분광기 97 : 검출기
98 : 광멀티플렉서 100 : 플라스마 처리 장치
401 : 하지막 402 : 질화탄탈막
403 : 활성종 404 : 표면 반응층
406 : 반응 생성물 901 : 하지 구조
902 : 핀 구조 903 : 질화탄탈막
904 : 카본막 905 : 반응종
906 : 반응 생성물

Claims (7)

  1. 웨이퍼의 표면에 배치된 천이 금속의 질화물을 포함하는 처리 대상의 막층을 에칭하는 에칭 방법으로서,
    상기 막층의 표면에 불소, 수소를 포함하고 산소를 포함하지 않는 반응성의 입자를 공급해서 당해 막층의 표면에 반응층을 형성하는 공정과,
    상기 막층을 가열해서 상기 반응층을 탈리시키는 공정
    을 구비한 에칭 방법.
  2. 제1항에 있어서,
    상기 천이 금속의 질화물이 질화탄탈인, 에칭 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 불소, 수소를 포함하고 산소를 포함하지 않는 반응성의 입자가 불화탄소, 수소, 질소로 구성된 가스로 형성된, 에칭 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 반응성의 입자가 불소, 수소를 포함하고 산소를 포함하지 않는 가스를 이용한 플라스마에 의해 형성된, 에칭 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 반응층은 자기포화성을 가진, 에칭 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 반응층을 형성하는 공정과 상기 반응층을 탈리시키는 공정을 포함한 복수의 공정을 한 묶음의 사이클로 해서 당해 사이클을 복수회 반복하는, 에칭 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 처리 대상의 상기 막층의 위쪽에 탄소를 포함하는 마스크층이 배치된, 에칭 방법.
KR1020227005694A 2021-04-22 2021-04-22 에칭 방법 KR20220146408A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/016333 WO2022224412A1 (ja) 2021-04-22 2021-04-22 エッチング方法

Publications (1)

Publication Number Publication Date
KR20220146408A true KR20220146408A (ko) 2022-11-01

Family

ID=83722156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227005694A KR20220146408A (ko) 2021-04-22 2021-04-22 에칭 방법

Country Status (6)

Country Link
US (1) US20240047222A1 (ko)
JP (1) JPWO2022224412A1 (ko)
KR (1) KR20220146408A (ko)
CN (1) CN115516609A (ko)
TW (1) TWI812063B (ko)
WO (1) WO2022224412A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119977A (ja) 2002-09-23 2004-04-15 Texas Instruments Inc タンタル及び窒化タンタルの選択的ドライ・エッチング

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10096487B2 (en) * 2015-08-19 2018-10-09 Lam Research Corporation Atomic layer etching of tungsten and other metals
JP6817752B2 (ja) * 2016-09-09 2021-01-20 株式会社日立ハイテク エッチング方法およびエッチング装置
US10566212B2 (en) * 2016-12-19 2020-02-18 Lam Research Corporation Designer atomic layer etching
JP2021509525A (ja) * 2017-12-27 2021-03-25 マトソン テクノロジー インコーポレイテッドＭａｔｔｓｏｎ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． プラズマ処理装置および方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119977A (ja) 2002-09-23 2004-04-15 Texas Instruments Inc タンタル及び窒化タンタルの選択的ドライ・エッチング

Also Published As

Publication number Publication date
TW202243001A (zh) 2022-11-01
US20240047222A1 (en) 2024-02-08
WO2022224412A1 (ja) 2022-10-27
CN115516609A (zh) 2022-12-23
TWI812063B (zh) 2023-08-11
JPWO2022224412A1 (ko) 2022-10-27

Similar Documents

Publication Publication Date Title
US10325781B2 (en) Etching method and etching apparatus
KR102386601B1 (ko) 플라스마 처리 방법 및 플라스마 처리 장치
US10418254B2 (en) Etching method and etching apparatus
JP2016058590A (ja) プラズマ処理方法
KR102149244B1 (ko) 에칭 처리 방법 및 에칭 처리 장치
US11295960B1 (en) Etching method
KR102590870B1 (ko) 에칭 방법
KR102286359B1 (ko) 플라스마 처리 장치 및 그것을 이용한 피처리 시료의 처리 방법
KR20220146408A (ko) 에칭 방법
WO2023148797A1 (ja) エッチング方法
WO2023209982A1 (en) Etching method
KR101066972B1 (ko) 플라즈마처리장치 및 플라즈마처리방법
TW202318507A (zh) 蝕刻方法和蝕刻設備

Legal Events

Date Code Title Description
E902 Notification of reason for refusal