KR20010038759A - 반도체 소자의 산화막 식각 방법 - Google Patents

반도체 소자의 산화막 식각 방법 Download PDF

Info

Publication number
KR20010038759A
KR20010038759A KR1019990046872A KR19990046872A KR20010038759A KR 20010038759 A KR20010038759 A KR 20010038759A KR 1019990046872 A KR1019990046872 A KR 1019990046872A KR 19990046872 A KR19990046872 A KR 19990046872A KR 20010038759 A KR20010038759 A KR 20010038759A
Authority
KR
South Korea
Prior art keywords
oxide film
polymer film
film
deposited
etching
Prior art date
Application number
KR1019990046872A
Other languages
English (en)
Inventor
조우성
Original Assignee
박종섭
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 현대전자산업 주식회사 filed Critical 박종섭
Priority to KR1019990046872A priority Critical patent/KR20010038759A/ko
Publication of KR20010038759A publication Critical patent/KR20010038759A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 산화막 식각 방법에 관한 것으로, 종래 기술에 있어서 700℃이상으로 증착되는 폴리 실리콘이 증착되기 이전에 웨이퍼상에 열적 내구성이 약한 물질이 존재하는 경우, 상기 폴리 실리콘의 증착에 따른 열적 손상에 의해 하드 마스크 공정의 적용이 불가능해지며, 또한, 하부에 토폴로지(Topology)가 존재하는 경우, 증착되는 상기 폴리 실리콘에 토폴로지가 형성됨에 따라 포토 공정에서의 촛점 깊이 마진 확보가 어렵고, 피알과 폴리 실리콘의 제한된 식각 선택비에 의해 상기 폴리 실리콘의 두께에 의해 산화막의 식각 두께가 제한되는 문제점이 있었다. 따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 유동성과 자외선을 흡수하는 성질이 있는 폴리머 필름을 노광 공정을 위한 평탄화층으로 사용하여 노광 공정의 촛점깊이 한계를 극복함과 아울러 부수적인 평탄화 공정을 생략하여 공정을 단순화하고, 상기 폴리머 필름을 하드 마스크로 사용함에 따라 공정의 히트 싸이클(heat cycle)을 최소화하고, 상기 폴리머 필름을 패터닝시 얇은 산화 필름을 사용함에 따라 피알의 두께를 최소화하여 노광 해상을 높이며, O2 플라즈마를 이용하여 피알과 폴리머 필름을 식각시 한 장비내에서 얇은 산화막과 잔류 마스크를 동시에 제거하는 효과가 있다.

Description

반도체 소자의 산화막 식각 방법{OXIDE ETCHING METHOD FOR SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 산화막 식각 방법에 관한 것으로, 특히 반도체 소자의 산화막을 식각하는 기술에 있어서 400℃이하에서 증착되는 폴리머 필름을 하드 마스크 물질로 사용하여 증착시의 열발생을 최소화함과 아울러 유동성을 이용하여 포토 공정에서의 촛점깊이(Depth Of Focus) 한계를 극복함으로써 깊은 산화막 홀을 형성하도록 한 반도체 소자의 산화막 식각 방법에 관한 것이다.
반도체 제조 공정중 식각 공정은 식각 패턴의 크기가 점점 작아지고 포토 공정의 포토 레지스터(Photo Resistor : 이하, "피알"이라 함)의 두께가 점점 얇아짐에 따라 상기 피알과 피식각 물질과의 고선택적 식각 기술이 요구되고 있다.
따라서, 상기 피알과 피식각 물질사이에 완충층을 삽입하고 이층을 이용하여 하부층을 식각하는 하드 마스크공정이 많이 사용되고 있으며, 이때, 일반적으로 산화막 식각시 하드 마스크 물질로 폴리 실리콘이나 질화물이 사용되고 있다.
이하, 종래 기술에 따른 일실시예에 대한 동작과 작용효과를 첨부한 도 1a 내지 도 1d의 공정수순도를 참조하여 상세히 설명하면 다음과 같다.
우선, 도 1a와 같이 산화막(10), 폴리 실리콘(11) 및 피알(12)을 순차적으로 증착한 후, 상기 피알(12)에 홀을 패턴닝하게 된다.
그리고, 도 1b와 같이 상기 홀이 패턴닝된 피알(12)을 이용하여 폴리 실리콘(11)을 드라이 에칭하여 하드 마스크 홀을 형성한 뒤, 상기 피알(12)을 제거하게 된다.
그리고, 상기 형성된 폴리 실리콘(11) 하드 마스크를 이용하여 도 1c와 같이 폴리 실리콘과 산화막의 식각 선택비를 높게 유지한 채 상기 산화막(10)을 식각하여 홀을 형성하게 된다.
그리고, 도 1d와 같이 상기 폴리 실리콘(11)을 제거하게 된다.
상기와 같이 종래의 기술에 있어서 700℃이상으로 증착되는 폴리 실리콘이 증착되기 이전에 웨이퍼상에 열적 내구성이 약한 물질이 존재하는 경우, 상기 폴리 실리콘의 증착에 따른 열적 손상에 의해 하드 마스크 공정의 적용이 불가능해지며, 또한, 하부에 토폴로지(Topology)가 존재하는 경우, 증착되는 상기 폴리 실리콘에 토폴로지가 형성됨에 따라 포토 공정에서의 촛점 깊이 마진 확보가 어렵고, 피알과 폴리 실리콘의 제한된 식각 선택비에 의해 상기 폴리 실리콘의 두께에 의해 산화막의 식각 두께가 제한되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 400℃이하에서 증착되는 폴리머 필름을 하드 마스크 물질로 사용하여 증착시의 열발생을 최소화함과 아울러 유동성 특징을 이용하여 포토 공정에서 촛점 깊이 한계를 극복함으로써 깊은 산화막 홀을 형성하도록 한 반도체 소자의 산화막 식각 방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1d는 종래 반도체 소자의 산화막 식각 공정을 보인 수순도.
도 2a 내지 도 2e는 본 발명 반도체 소자의 산화막 식각 공정을 보인 수순도.
***도면의 주요 부분에 대한 부호의 설명***
20 : 산화막 21 : 폴리머 필름
22 : 얇은 산화 필름 23 : 피알
상기와 같은 목적을 달성하기 위한 본 발명의 구성은 산화막, 폴리머 필름, 얇은 산화 필름을 순차적으로 증착하는 공정과; 상기 얇은 산화 필름 상부에 피알을 증착한 후, 상기 증착된 피알에 홀을 패터닝하는 공정과; 상기 패터닝된 피알을 이용하여 상기 얇은 산화 필름을 드라이 에칭하여 홀을 형성하는 공정과; O2플라즈마를 이용하여 폴리머 필름에 홀을 형성함과 동시에 피알을 제거하는 공정과; 상기 폴리머 필름을 하드 마스크로 탄화플로로 플라즈마를 이용하여 상기 산화막을 식각하는 공정으로 이루어진 것을 특징으로 한다.
이하, 본 발명에 따른 일실시예에 대한 동작과 작용효과를 첨부한 도 2a 내지 도 2e의 공정수순도를 참조하여 상세히 설명하면 다음과 같다.
도 2a와 같이 산화막(20) 상부에 유동성을 지닌 low-k 폴리머 필름(21)을 400℃이하 증착하고, 상기 폴리머 필름(21) 상부에 얇은 산화 필름(22)과 피알(23)을 순차적으로 증착한 후, 상기 피알(23)에 홀을 패터닝한다.
여기서, 상기 피알(23)과 폴리머 필름(21)은 O2플라즈마에 상기 산화막(20)보다 빨리 식각되고, 상기 산화막(20)은 탄화플로로(Fluorocabon) 플라즈마에 상대적으로 상기 폴리머 필름(21)보다 빨리 식각되는 원리를 응용한다.
그리고, 도 2b와 같이 상기 피알(23)을 마스크로 하여 얇은 산화 필름(22)을 식각한다.
이때, 식각할 산화 필름(22)의 두께가 매우 얇으므로 상기 피알(23)의 두께도 얇아 지며, 이에 따라 리소그라피(Lithography) 공정의 해상도를 높일 수 있다.
그리고, 도 2c와 같이 상기 산화막(20)과 폴리머 필름(21)의 식각 선택비를 통해 선택된 O2플라즈마를 이용하여 건식각하는 아이씨피 타입(ICP Type)의 드라이 에칭기를 이용하여 상기 홀이 형성된 산화 필름(22)을 마스크로 상기 폴리머 필름(21)을 식각하여 홀을 형성한다.
이때, 상부 피알(23)은 상기 O2플라즈마에 의하여 제거되며, 상기 식각 장비에 사용되는 가스는 O2 : 10∼90 SCCM, N2 : 0∼200 SCCM, CH2F2 : 1∼10 SCCM이고, 이때의 소오스 파워와 바이어스 파워는 500∼2000W이다.
그리고, 도 2d와 같이 상기 홀이 형성된 폴리머 필름(21)을 하드 마스크로 산화막(20)을 탄화플로로 플라즈마를 이용하여 식각하여 홀을 형성하며, 이때, 상기 폴리머 필름(21)의 상부에 형성된 얇은 산화 필름(22)도 함께 상기 탄화플로로 플라즈마에 의해 식각된다.
그리고, 도 2e와 같이 O2플라즈마를 이용하여 상기 폴리머 필름(21)을 제거하나, 상기 폴리머 필름(21)을 층간 절연막으로 사용하고자 하는 경우에는 이를 제거하지 않는다.
상기에서 상세히 설명한 바와 같이, 본 발명은 유동성과 자외선을 흡수하는 성질이 있는 폴리머 필름을 노광 공정을 위한 평탄화층으로 사용하여 노광 공정의 촛점깊이 한계를 극복함과 아울러 부수적인 평탄화 공정을 생략하여 공정을 단순화하고, 상기 폴리머 필름을 하드 마스크로 사용함에 따라 공정의 히트 싸이클(heat cycle)을 최소화하고, 상기 폴리머 필름을 패터닝시 얇은 산화 필름을 사용함에 따라 피알의 두께를 최소화하여 노광 해상을 높이며, O2 플라즈마를 이용하여 피알과 폴리머 필름을 식각시 한 장비내에서 얇은 산화막과 잔류 마스크를 동시에 제거하는 효과가 있다.

Claims (2)

  1. 산화막, 폴리머 필름, 얇은 산화 필름을 순차적으로 증착하는 공정과; 상기 얇은 산화 필름 상부에 피알을 증착한 후, 상기 증착된 피알에 홀을 패터닝하는 공정과; 상기 패터닝된 피알을 이용하여 상기 얇은 산화 필름을 드라이 에칭하여 홀을 형성하는 공정과; O2플라즈마를 이용하여 폴리머 필름에 홀을 형성함과 동시에 피알을 제거하는 공정과; 상기 폴리머 필름을 하드 마스크로 탄화플로로 플라즈마를 이용하여 상기 산화막을 식각하는 공정으로 이루어진 것을 특징으로 하는 반도체 소자의 산화막 식각 방법.
  2. 제1항에 있어서, 폴리머 필름을 통해 산화막을 식각 후, O2플라즈마를 이용하여 상기 폴리머 필름을 제거하는 공정을 더 포함하여 된 것을 특징으로 하는 반도체 소자의 산화막 식각 방법.
KR1019990046872A 1999-10-27 1999-10-27 반도체 소자의 산화막 식각 방법 KR20010038759A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990046872A KR20010038759A (ko) 1999-10-27 1999-10-27 반도체 소자의 산화막 식각 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990046872A KR20010038759A (ko) 1999-10-27 1999-10-27 반도체 소자의 산화막 식각 방법

Publications (1)

Publication Number Publication Date
KR20010038759A true KR20010038759A (ko) 2001-05-15

Family

ID=19617162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990046872A KR20010038759A (ko) 1999-10-27 1999-10-27 반도체 소자의 산화막 식각 방법

Country Status (1)

Country Link
KR (1) KR20010038759A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685675B1 (ko) * 2004-06-30 2007-02-23 주식회사 하이닉스반도체 반도체소자의 콘택홀 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685675B1 (ko) * 2004-06-30 2007-02-23 주식회사 하이닉스반도체 반도체소자의 콘택홀 형성 방법

Similar Documents

Publication Publication Date Title
US20200027735A1 (en) Semiconductor structure and method for forming same
KR20000044928A (ko) 반도체 소자의 트랜치 형성 방법
JP2009071306A (ja) 半導体素子の微細パターン形成方法
JP3946724B2 (ja) 半導体装置の製造方法
US20110254142A1 (en) Stacked structure
KR20070113604A (ko) 반도체 소자의 미세패턴 형성방법
KR20060104397A (ko) 반도체 소자의 패턴 형성 방법
KR20010038759A (ko) 반도체 소자의 산화막 식각 방법
KR20030000592A (ko) Ｓｔｉ/ｄｔｉ 구조를 갖는 반도체 소자의 제조방법
KR20090045754A (ko) 하드마스크를 이용하는 반도체 소자의 패턴 형성 방법
KR20080002536A (ko) 반도체 소자의 미세 패턴 형성 방법
KR100816210B1 (ko) 반도체 장치 형성 방법
US20090162794A1 (en) Method for fabricating semiconductor device
KR100912958B1 (ko) 반도체 소자의 미세 패턴 제조 방법
KR20090027431A (ko) 반도체 소자의 미세패턴 형성방법
KR20070000719A (ko) 반도체 소자의 비트라인콘택 형성방법
KR20000043904A (ko) 반도체 소자의 콘택홀 형성 방법
KR100772699B1 (ko) 반도체 소자 제조 방법
KR100744089B1 (ko) 반도체 소자 제조 방법
KR100939161B1 (ko) 반도체 소자의 소자 분리막 제조 방법
KR100835420B1 (ko) 반도체장치의 제조방법
KR100575078B1 (ko) 반도체 소자의 제조방법
KR20030059444A (ko) 반도체 소자의 제조방법
KR100561513B1 (ko) 반도체 소자의 셸로우 트렌치 소자분리 방법
KR20030091452A (ko) 피팅 현상을 방지하는 패턴 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination