KR20040005472A - 듀얼 다마신 패턴 형성방법 - Google Patents
듀얼 다마신 패턴 형성방법 Download PDFInfo
- Publication number
- KR20040005472A KR20040005472A KR1020020040048A KR20020040048A KR20040005472A KR 20040005472 A KR20040005472 A KR 20040005472A KR 1020020040048 A KR1020020040048 A KR 1020020040048A KR 20020040048 A KR20020040048 A KR 20020040048A KR 20040005472 A KR20040005472 A KR 20040005472A
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist
- pattern
- photoresist pattern
- forming
- compound
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 230000009977 dual effect Effects 0.000 title abstract description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 95
- 239000011229 interlayer Substances 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 5
- 239000010703 silicon Substances 0.000 claims abstract description 5
- -1 ether compound Chemical class 0.000 claims description 16
- 239000010410 layer Substances 0.000 claims description 16
- RTZKZFJDLAIYFH-UHFFFAOYSA-N ether Substances CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 claims description 11
- 239000003431 cross linking reagent Substances 0.000 claims description 4
- LCGLNKUTAGEVQW-UHFFFAOYSA-N Dimethyl ether Chemical compound COC LCGLNKUTAGEVQW-UHFFFAOYSA-N 0.000 claims description 3
- 239000003795 chemical substances by application Substances 0.000 abstract description 2
- 239000010949 copper Substances 0.000 description 12
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 239000004971 Cross linker Substances 0.000 description 2
- 238000004132 cross linking Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 239000003377 acid catalyst Substances 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000008239 natural water Substances 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 듀얼 다마신 패턴 형성방법에 관하여 개시한다. 이를 위해 본 발명은, 반도체 기판 상에 층간절연막을 형성하는 단계와, 상기 층간절연막 상에 가교결합제를 함유한 제1 포토레지스트를 도포하고, 바아홀 패턴을 정의하는 가교결합된 제1 포토레지스트 패턴을 형성하는 단계와, 상기 제1 포토레지스트 패턴이 형성된 반도체 기판 상에 실리콘을 함유한 제2 포토레지스트를 도포하고, 트렌치 패턴을 정의하는 제2 포토레지스트 패턴을 형성하는 단계와, 상기 제2 포토레지스트 패턴 및 상기 제1 포토레지스트 패턴을 식각 마스크로 사용하여 상기 층간절연막을 식각하여 비아홀을 형성하는 단계와, 상기 제2 포토레지스트 패턴이 개방하는 영역에 형성된 상기 제1 포토레지스트 패턴을 제거하는 단계와, 상기 제2 포토레지스트 패턴을 식각 마스크로 사용하여 상기 층간절연막을 일부 식각하여 트렌치를 형성하는 단계 및 상기 제2 포토레지스트 패턴 및 상기 제1 포토레지스트 패턴을 제거하는 단계를 포함한다.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 더욱 상세하게는 자기정렬 듀얼 다마신 패턴 형성방법에 관한 것이다.
점차적으로 반도체 소자가 집적화되고, 기술이 발전함에 따라 속도, 저항 및 기생 커패시턴스가 문제점으로 대두되면서 기존의 알루미늄(Al) 배선 대신에 구리(Cu) 배선 공정이 차세대 소자의 배선 공정으로 각광을 받고 있다. 그러나, 이러한 구리(Cu)를 이용한 배선 공정의 경우, 구리(Cu)가 식각 특성이 매우 열악하다는 문제가 있어 듀얼 다마신(dual damascene) 공정이 구리(Cu) 배선에 적합한 공정으로 알려져 있다.
리소그래피(Lithography) 측면에서 보면 이러한 듀얼 다마신 공정의 경우, 비아홀(Via Hole)과 메탈 라인(Metal Line) 패턴을 모두 층간절연막에 형성한 후, 구리(Cu) 증착 공정을 수행하기 때문에 오버레이(Overlay) 등의 문제가 비교적 용이하다. 그러나, 비아홀과 메탈 라인 패턴에서 어쩔 수 없이 발생하게 되는 미스어라인(Misalign)이 구리 증착 공정시 보이드(Void) 발생의 원인으로 작용할 수 밖에 없고, 이러한 보이드 발생은 비아 저항에 치명적인 문제로 작용할 수 있다.
한편, 질화막 등의 하드 마스크층을 이용한 자기정렬 듀얼 다마신 공정이 연구되고 있으나, 이러한 하드 마스크층을 이용한 자기정렬 듀얼 다마신 공정의 경우 공정이 복잡하다는 문제와 유전 상수(Dielectric Constant)가 큰 질화막 등의 물질을 하드 마스크층으로 사용하는데서 기인하는 층간 커패시턴스(Interlayer Capacitance) 등의 문제를 원천적으로 가지게 된다.
본 발명이 이루고자 하는 기술적 과제는 공정이 단순하고 안정적으로 공정을 컨트롤할 수 있는 자기정렬 듀얼 다마신 패턴 형성방법을 제공함에 있다.
도 1 내지 도 7은 본 발명의 바람직한 실시예에 따른 듀얼 다마신 패턴 형성방법을 설명하기 위하여 도시한 단면도들이다.
<도면의 주요 부분에 부호의 설명>
100: 반도체 기판110: 층간절연막
120: 다마신 패턴130: 구리 하부 전극
140: 포토레지스트 패턴150: 유전막
160: 상부 전극
상기 기술적 과제를 달성하기 위하여 본 발명은, 반도체 기판 상에 층간절연막을 형성하는 단계와, 상기 층간절연막 상에 가교결합제를 함유한 제1 포토레지스트를 도포하고, 바아홀 패턴을 정의하는 가교결합된 제1 포토레지스트 패턴을 형성하는 단계와, 상기 제1 포토레지스트 패턴이 형성된 반도체 기판 상에 실리콘을 함유한 제2 포토레지스트를 도포하고, 트렌치 패턴을 정의하는 제2 포토레지스트 패턴을 형성하는 단계와, 상기 제2 포토레지스트 패턴 및 상기 제1 포토레지스트 패턴을 식각 마스크로 사용하여 상기 층간절연막을 식각하여 비아홀을 형성하는 단계와, 상기 제2 포토레지스트 패턴이 개방하는 영역에 형성된 상기 제1 포토레지스트 패턴을 제거하는 단계와, 상기 제2 포토레지스트 패턴을 식각 마스크로 사용하여 상기 층간절연막을 일부 식각하여 트렌치를 형성하는 단계 및 상기 제2 포토레지스트 패턴 및 상기 제1 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 듀얼 다마신 패턴 형성방법을 제공한다.
상기 가교결합제는 다기능 에테르 화합물 또는 다기능 알킬 할로 화합물일 수 있다.
상기 다기능 에테르 화합물은 메틸 에테르 또는 에틸 에테르이다.
상기 다기능 알킬 할로 화합물은 알킬 클로로 화합물, 알킬 브로모 화합물 또는 알킬 아이오도 화합물이다.
상기 비아홀 패턴을 정의하는 가교결합된 제1 포토레지스트 패턴을 형성하는 단계는, 상기 제1 포토레지스트를 비아홀 패턴을 정의하는 마스크를 사용하여 노광하는 단계와, 상기 제1 포토레지스트를 가교결합시키기 위하여 베이킹하는 단계 및 상기 제1 포토레지스트를 현상하여 제1 포토레지스트 패턴을 형성하는 단계를 포함하여 이루어진다.
상기 베이킹 공정은 50 내지 300℃의 온도에서 10초 내지 300초 동안 실시하는 것이 바람직하다.
상기 제2 포토레지스트 패턴이 개방하는 영역에 형성된 상기 제1 포토레지스트 패턴은 O2플라즈마 식각을 이용하여 제거할 수 있다.
상기 제1 포토레지스트는 네거티브형 포토레지스트이고, 상기 제2 포토레지스트는 포지티브형 포토레지스트일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하기로 한다. 그러나, 이하의 실시예는 이 기술분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다. 이하의 설명에서 어떤 층이 다른 층의 위에 존재한다고 기술될 때, 이는 다른 층의 바로 위에 존재할 수도 있고, 그 사이에 제3의 층이 게재될 수도 있다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1 내지 도 7은 본 발명의 바람직한 실시예에 따른 듀얼 다마신 패턴 형성방법을 설명하기 위하여 도시한 단면도들이다.
도 1을 참조하면, 도전 영역과 같은 소정의 하지층(미도시)이 형성된 반도체 기판(100) 상에 층간절연막(110)을 형성한다. 이어서, 층간절연막(110) 상에 제1 포토레지스트(120)를 도포한다. 제1 포토레지스트(120)는 빛을 받지 않은 부분이 현상되고 노광된 부분이 남는 네거티브(negative)형 포토레지스트를 사용한다. 상기 제1 포토레지스트(120)는 가교결합제(Crosslinkable Agent)를 함유한 포토레지스트를 사용한다. 상기 가교결합제는 메틸 에테르(Methyl Ether) 또는 에틸 에테르(Ethyl Ether)와 같은 다기능 에테르(Multi-Functional Ether) 화합물이거나 알킬 클로로 화합물(Alkyl Chloro Compound), 알킬 브로모 화합물(Alkyl Bromo Compound) 또는 알킬 아이오도 화합물(Alkyl Iodo Compound)과 같은 다기능 알킬 할로 화합물(Multi-Functional Alkyl Halo Compound)인 것이 바람직하다. 다음에, 포토레지스트 패턴(도 2의 '120a' 참조)을 정의하는 마스크를 사용하여 노광 공정을 실시한다.
이어서, 제1 포토레지스트(120)를 경화(Hardening)시키기 위하여 베이킹(Baking) 공정을 수행한다. 상기 베이킹 공정은 오븐(Oven) 또는 핫플레이트(Hot Plate) 가열 방식으로 50℃ 내지 300℃ 정도의 온도에서 10초 내지 300초간 수행한다. 상기 제1 포토레지스트(120)의 경화는 노광된 영역에 생성되는 산 촉매(Acid Catalyst) 존재하에 포토레지스트에 첨가된 가교결합제에 의한 레진 폴리머(Resin Polymer)(노보락(Novolac) 혹은 하이드로옥시스티렌(Hydroxystylene))의 -OH기 간에 가교결합(Crosslink)을 생성시킨다. 이렇게 가교결합된 네거티브형 포토레지스트 레진(Resist Resin)은 일반적으로 패터닝한 포토레지스트와는 다르게 일반적인 포토레지스트의 용매에 녹지 않는다.
도 2를 참조하면, 현상 공정을 거쳐 비아홀이 형성될 영역을 정의하는 제1 포토레지스트 패턴(120a)을 형성한다. 이때, 현상액으로는TMAH(tetramethylammonium hydroxide)액을 사용할 수 있다.
도 3을 참조하면, 트렌치 패턴을 형성하기 위하여 제2 포토레지스트를 도포한다. 상기 제2 포토레지스트는 빛을 받은 부분이 현상되고 빛을 받지 않은 부분이 남는 포지티브(positive)형 포토레지스트를 사용한다. 상기 제2 포토레지스트는 실리콘을 함유한 포토레지스트를 사용한다.
이어서, 노광 및 현상 공정을 거쳐 트렌치 패턴을 정의하는 제2 포토레지스트 패턴(130)을 형성한다. 이때, 현상액으로는 TMAH(tetramethylammonium hydroxide)액을 사용할 수 있다. 제2 포토레지스트 패턴(130)은 상기 제1 포토레지스트 패턴(120a)보다 큰 개구부를 갖도록 형성한다. 이때, 상술한 바와 같이 가교결합된 네거티브형 제1 포토레지스트 패턴(120a)은 포지티브형 제2 포토레지스트를 패터닝할 때 포토레지스트 용매(현상액)에 저항력을 갖기 때문에 제거되지 않고 그 형태를 그대로 유지하게 된다.
도 4를 참조하면, 비아홀(140)을 형성하기 위하여 제2 포토레지스트 패턴(130) 및 제1 포토레지스트 패턴(120a)을 식각 마스크로 사용하여 층간절연막(110)을 식각하여 비아홀(140)을 형성한다. 층간절연막(110)의 식각은 플라즈마 건식 식각을 사용하고, 이때 주입되는 식각가스로는 CxHyFz(x,y,z는 0 또는 자연수) 가스를 사용하고, 분위기 가스로 산소 및 아르곤(Ar) 가스를 사용할 수 있다. 상기 비아홀(140)은 반도체 기판(100)에 형성된 도전 영역(미도시)의 소정 영역을 개방하게 된다. 이때, 제2 포토레지스트 패턴(130)의 상부 표면은 일부손실(loss)되면서 플라즈마 에천트(Plasma Echant)로 인해 실리콘 산화막(150)으로 변하게 된다. 이는 제2 포토레지스트 패턴(130)은 실리콘을 함유한 포토레지스트를 사용하였기 때문이다.
도 5를 참조하면, 제2 포토레지스트 패턴(130)이 개방하는 영역, 즉 제2 포토레지스트 패턴(130)의 개구부 하부에 형성되어 있는 제1 포토레지스트 패턴(120a)을 제거한다. 제2 포토레지스트 패턴(130)이 개방하는 영역 하부에 형성된 제1 포토레지스트 패턴(120a)은 O2플라즈마 식각을 이용하여 제거할 수 있다. 이때, 제2 포토레지스트 패턴(130)은 그 상부에 실리콘 산화막(150)이 형성되어 있기 때문에 상기 O2플라즈마 식각에 제거되지 않고 그대로 잔류하게 된다.
도 6을 참조하면, 제2 포토레지스트 패턴(130)을 식각 마스크로 사용하여 층간절연막(110)을 일부 식각하여 트렌치(160)를 형성한다. 상기 식각에 의하여 비아홀(140)과 트렌치(160)를 포함하는 듀얼 다마신 패턴이 형성된다. 이때, 제2 포토레지스트 패턴(130) 상부의 실리콘 산화막(150)도 층간절연막(110)을 일부 식각하여 트렌치를 형성할 때 함께 제거되게 된다.
도 7을 참조하면, 제2 포토레지스트 패턴(130) 및 제1 포토레지스트 패턴(120a)을 제거한다. 제2 포토레지스트 패턴(130) 및 제1 포토레지스트 패턴(120a)은 애슁 공정 또는 플루오린(F) 함유 식각액을 사용하는 습식 식각 방식으로 제거할 수 있다.
본 발명에 의한 듀얼 다마신 패턴 형성방법에 의하면, 단순한 포토 공정만으로 듀얼 다마신 패턴을 형성할 수 있어 공정이 간단하고, 생산 비용을 감소시킬 수 있다. 또한, 안정적으로 공정 컨트롤이 가능하므로 수율 향상도 기대할 수 있다.
이상, 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 기술적 사상의 범위내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
Claims (8)
- 반도체 기판 상에 층간절연막을 형성하는 단계;상기 층간절연막 상에 가교결합제를 함유한 제1 포토레지스트를 도포하고, 바아홀 패턴을 정의하는 가교결합된 제1 포토레지스트 패턴을 형성하는 단계;상기 제1 포토레지스트 패턴이 형성된 반도체 기판 상에 실리콘을 함유한 제2 포토레지스트를 도포하고, 트렌치 패턴을 정의하는 제2 포토레지스트 패턴을 형성하는 단계;상기 제2 포토레지스트 패턴 및 상기 제1 포토레지스트 패턴을 식각 마스크로 사용하여 상기 층간절연막을 식각하여 비아홀을 형성하는 단계;상기 제2 포토레지스트 패턴이 개방하는 영역에 형성된 상기 제1 포토레지스트 패턴을 제거하는 단계;상기 제2 포토레지스트 패턴을 식각 마스크로 사용하여 상기 층간절연막을 일부 식각하여 트렌치를 형성하는 단계; 및상기 제2 포토레지스트 패턴 및 상기 제1 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 듀얼 다마신 패턴 형성방법.
- 제1항에 있어서, 상기 가교결합제는 다기능 에테르 화합물 또는 다기능 알킬 할로 화합물인 것을 특징으로 하는 듀얼 다마신 패턴 형성방법.
- 제2항에 있어서, 상기 다기능 에테르 화합물은 메틸 에테르 또는 에틸 에테르인 것을 특징으로 하는 듀얼 다마신 패턴 형성방법.
- 제2항에 있어서, 상기 다기능 알킬 할로 화합물은 알킬 브로모 화합물 또는 알킬 아이오도 화합물인 것을 특징으로 하는 듀얼 다마신 패턴 형성방법.
- 제1항에 있어서, 상기 비아홀 패턴을 정의하는 가교결합된 제1 포토레지스트 패턴을 형성하는 단계는,상기 제1 포토레지스트를 비아홀 패턴을 정의하는 마스크를 사용하여 노광하는 단계;상기 제1 포토레지스트를 가교결합시키기 위하여 베이킹하는 단계; 및상기 제1 포토레지스트를 현상하여 제1 포토레지스트 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 듀얼 다마신 패턴 형성방법.
- 제1항에 있어서, 상기 베이킹 공정은 50 내지 300℃의 온도에서 10초 내지 300초 동안 실시하는 것을 특징으로 하는 커패시터 형성방법.
- 제1항에 있어서, 상기 제2 포토레지스트 패턴이 개방하는 영역에 형성된 상기 제1 포토레지스트 패턴은 O2플라즈마 식각을 이용하여 제거하는 것을 특징으로하는 듀얼 다마신 패턴 형성방법.
- 제1항에 있어서, 상기 제1 포토레지스트는 네거티브형 포토레지스트이고, 상기 제2 포토레지스트는 포지티브형 포토레지스트인 것을 특징으로 하는 듀얼 다마신 패턴 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020040048A KR20040005472A (ko) | 2002-07-10 | 2002-07-10 | 듀얼 다마신 패턴 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020040048A KR20040005472A (ko) | 2002-07-10 | 2002-07-10 | 듀얼 다마신 패턴 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040005472A true KR20040005472A (ko) | 2004-01-16 |
Family
ID=37315788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020040048A KR20040005472A (ko) | 2002-07-10 | 2002-07-10 | 듀얼 다마신 패턴 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040005472A (ko) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100664807B1 (ko) * | 2005-08-26 | 2007-01-04 | 동부일렉트로닉스 주식회사 | 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법 |
| US8959250B2 (en) | 2013-06-05 | 2015-02-17 | SK Hynix Inc. | Electronic device and method for fabricating the same |
| US9502639B2 (en) | 2013-09-30 | 2016-11-22 | SK Hynix Inc. | Electronic device for improving characteristic of variable resistance element and method of fabricating the same |
| US9859490B2 (en) | 2015-04-14 | 2018-01-02 | SK Hynix Inc. | Electronic device including a semiconductor memory having multi-layered structural free layer |
| US9865806B2 (en) | 2013-06-05 | 2018-01-09 | SK Hynix Inc. | Electronic device and method for fabricating the same |
| US9865319B2 (en) | 2014-12-17 | 2018-01-09 | SK Hynix Inc. | Electronic device and method for fabricating the same |
| US10205089B2 (en) | 2014-02-28 | 2019-02-12 | SK Hynix Inc. | Electronic device and method for fabricating the same |
| US10367137B2 (en) | 2014-12-17 | 2019-07-30 | SK Hynix Inc. | Electronic device including a semiconductor memory having a variable resistance element including two free layers |
| US10490741B2 (en) | 2013-06-05 | 2019-11-26 | SK Hynix Inc. | Electronic device and method for fabricating the same |
-
2002
- 2002-07-10 KR KR1020020040048A patent/KR20040005472A/ko not_active Application Discontinuation
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100664807B1 (ko) * | 2005-08-26 | 2007-01-04 | 동부일렉트로닉스 주식회사 | 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법 |
| US10305030B2 (en) | 2013-06-05 | 2019-05-28 | SK Hynix Inc. | Electronic device and method for fabricating the same |
| US9786840B2 (en) | 2013-06-05 | 2017-10-10 | SK Hynix Inc. | Electronic device and method for fabricating the same |
| US9865806B2 (en) | 2013-06-05 | 2018-01-09 | SK Hynix Inc. | Electronic device and method for fabricating the same |
| US8959250B2 (en) | 2013-06-05 | 2015-02-17 | SK Hynix Inc. | Electronic device and method for fabricating the same |
| US10490741B2 (en) | 2013-06-05 | 2019-11-26 | SK Hynix Inc. | Electronic device and method for fabricating the same |
| US10777742B2 (en) | 2013-06-05 | 2020-09-15 | SK Hynix Inc. | Electronic device and method for fabricating the same |
| US9502639B2 (en) | 2013-09-30 | 2016-11-22 | SK Hynix Inc. | Electronic device for improving characteristic of variable resistance element and method of fabricating the same |
| US10205089B2 (en) | 2014-02-28 | 2019-02-12 | SK Hynix Inc. | Electronic device and method for fabricating the same |
| US9865319B2 (en) | 2014-12-17 | 2018-01-09 | SK Hynix Inc. | Electronic device and method for fabricating the same |
| US10134458B2 (en) | 2014-12-17 | 2018-11-20 | SK Hynix Inc. | Electronic device and method for fabricating the same |
| US10367137B2 (en) | 2014-12-17 | 2019-07-30 | SK Hynix Inc. | Electronic device including a semiconductor memory having a variable resistance element including two free layers |
| US9859490B2 (en) | 2015-04-14 | 2018-01-02 | SK Hynix Inc. | Electronic device including a semiconductor memory having multi-layered structural free layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101096194B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
| KR20040005472A (ko) | 듀얼 다마신 패턴 형성방법 | |
| KR100456312B1 (ko) | 반도체 소자의 초미세 콘택홀 형성방법 | |
| KR20030054175A (ko) | 듀얼 다마신 공정을 이용한 반도체 소자의 제조방법 | |
| US20020094693A1 (en) | Method for fabricating an ultra small opening | |
| KR100645835B1 (ko) | 반도체 소자의 감광막패턴 형성 방법 | |
| KR100870326B1 (ko) | 반도체 소자의 하드 마스크 패턴 형성방법 | |
| KR100451699B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
| KR20110114046A (ko) | 반도체 소자의 제조 방법 | |
| KR100338098B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100471345B1 (ko) | 반도체 소자의 마스크 패턴 형성 방법 | |
| KR100299517B1 (ko) | 반도체 소자의 제조방법 | |
| KR100277860B1 (ko) | 반도체 소자의 식각 방법 | |
| KR100510616B1 (ko) | 반도체 제조 공정에서의 ｂａｒｃ 패터닝 및 식각 방법 | |
| US20040157168A1 (en) | Method of improving pattern profile of thin photoresist layer | |
| KR100660280B1 (ko) | 폴리실리콘 게이트 전극 형성 방법 | |
| KR100772699B1 (ko) | 반도체 소자 제조 방법 | |
| KR100515372B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR100660278B1 (ko) | 게이트 전극 형성 방법 | |
| TW201248685A (en) | Method for via formation in a semiconductor device | |
| JPH0481323B2 (ko) | ||
| KR20080038998A (ko) | 반도체 소자의 듀얼 다마신 형성방법 | |
| KR20070021506A (ko) | 반도체 소자의 제조방법 | |
| KR20030002665A (ko) | 반도체소자의 미세패턴 형성방법 | |
| KR20080060549A (ko) | 반도체 소자의 트렌치 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |