KR950004974B1 - 미세패턴 형성방법 - Google Patents

미세패턴 형성방법 Download PDF

Info

Publication number
KR950004974B1
KR950004974B1 KR1019920019352A KR920019352A KR950004974B1 KR 950004974 B1 KR950004974 B1 KR 950004974B1 KR 1019920019352 A KR1019920019352 A KR 1019920019352A KR 920019352 A KR920019352 A KR 920019352A KR 950004974 B1 KR950004974 B1 KR 950004974B1
Authority
KR
South Korea
Prior art keywords
resist
silicon
pattern
mask
layer
Prior art date
Application number
KR1019920019352A
Other languages
English (en)
Other versions
KR940009765A (ko
Inventor
복철규
김근영
이일호
Original Assignee
현대전자산업주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업주식회사, 김주용 filed Critical 현대전자산업주식회사
Priority to KR1019920019352A priority Critical patent/KR950004974B1/ko
Publication of KR940009765A publication Critical patent/KR940009765A/ko
Application granted granted Critical
Publication of KR950004974B1 publication Critical patent/KR950004974B1/ko

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

내용 없음.

Description

미세패턴 형성방법
제1a도 내지 제1e도는 종래방법에 의해 미세패턴을 형성하는 단계를 도시한 단면도로서,
제1a도는 기판상에 통상의 포토레지스트를 도포한 상태의 단면도.
제1b도는 제1a도 위에 실리콘 함유레지스트를 도포한 상태의 단면도.
제1c도는 마스크를 사용하여 노광시킨 상태의 단면도.
제1d도는 현상공정을 거친 상태의 단면도.
제1e도는 산소 플라즈마 처리에 의해 패턴이 형성된 상태의 단면도.
제2a도 내지 제2f도는 본 방법에 의해 미세패턴을 형성하는 단계를 도시한 단면도로서,
제2a도는 기판상에 레지스트를 도포한 상태의 단면도.
제2b도는 레지스트 표면에 실리콘을 주입시킨 상태의 단면도.
제2c도는 마스크를 사용하여 노광시킨 상태의 단면도.
제2d도는 현상공정을 거친 상태의 단면도.
제2e도는 산소 플라즈마 처리에 의해 패턴이 형성된 상태의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 레지스트
2A : 레지스트 패턴 3 : 실리콘 함유 레지스트
3A : 실리콘 함유 레지스트 패턴 4 : 패턴
5 : 근자외선(Near Ultraviolet) 또는 원자외선(Deep Ultraviolet)
6 : 옥사이드막 7 : 레지스트
7A : 레지스트 패턴 8 : 실리콘 주입층
8A : 실리콘 주입층 패턴 9 : 원자외선 또는 전자선(Electron Beam)
10 : 레지스트 상부 패턴
본 발명은 고집적 반도체 소자의 미세패턴 형성방법에 관한 것으로 특히, 기판상에 수직형 프로파일을 갖는 레지스트 패턴을 향상시키는 리소그라피 공정에 관한 것이다.
레지스트 패턴을 형성하는 것은 반도체소자를 제조하는데 사용되는 메탈층이나 실리콘층 같은, 여러층들의 패턴을 원하는 모양을 정확하게 제조해 내는데 사용되어진다.
반도체소자가 고집적화되어감에 따라 트랜지스터나 저항기등의 크기가 작아지므로 보다 미세한 레지스트 패턴을 형성할 필요성이 점점 높아가고 있다.
종래의 레지스트 패턴의 제조공정을 제1a도 내지 제1e도의 도면을 참조하여 설명하기로 한다.
제1a도는 기판(1)상에 레지스트(2)를 1.5∼2.0㎛두께로 도포하고 250℃이상의 고온에서 베이크를 실시한 것이다.
제1b도는 제1a도의 레지스트(2)위에 실리콘 함유 레지스트(3)를 0.5㎛두께로 도포하여 80∼100℃에서 소프트 베이크를 실시한 2층레지스트 구조이다.
제1e도와 제1b도에서 도시한 것은 층들간의 단차가 없는 경우이나, 실제 공정에서는 단차가 있어서, 하층의 레지스트(2)상에 실리콘 함유 레지스트(3)가 균일하게 도포되지 않아, 단차 하부에서의 실리콘 함유 레지스트(3)의 두께가 상부에 비해 두껍게 된다.
따라서, 제1c도에서 마스크(4)를 씌워 자외선(5)에 노광시키면, 상층의 실리콘 함유 레지스트(3)에 패턴이 형성되는데, 단차에 의해 실리콘 함유 레지스트(3)의 두께가 균일하지 않으면, 위치에 따라 선폭이 변하게 되어 선폭을 조절하기가 힘들어진다.
제1d도는 노광지역의 실리콘 함유 레지스트(3)가 현상공정을 통해 제거되고, 비노광지역의 실리콘 함유 레지스트(3)만이 실리콘 함유 레지스트 패턴(3a)으로 남은 것이다.
제1e도는 제1d도에 도시한 것을 산소 플라즈마로 처리하며, 하층레지스트(2)가 에칭되는 동시에, 실리콘 함유 레지스트 패턴(3A)은 산소 플라즈마에 의해 산화되어 옥사이드막(6)을 형성하고, 이 옥사이드막이 플라즈마에 대한 마스크역할을 하기 때문에, 실리콘 함유 레지스트 패턴(3A) 하부의 레지스트(2)는 플라즈마에 의해 에칭되지 않고, 레지스트 패턴(2A)으로 형성되는 것이다.
실리콘 함유 레지스트는 레지스트 제조시, 레지스트로서의 광특성을 크게 저하시키지 않는 한도내에서 실리콘 함유량을 조절하기 때문에, 레지스트내에 실리콘을 충분히 함유시키기가 어렵다. 따라서, 산소 플라즈마처리시, 실리콘의 부족으로 옥사이드막이 제대로 형성되지 않아, 하층레지스트에 대한 선택비(Selectivity)가 저하되기 때문에, 하층레지스트가 에칭되면서 동시에 옥사이드막도 에칭되어, 옥사이드막 아래의 하층레지스트가 측벽에서부터 에칭되어 들어가므로, 제1e도에 도시한 바와같이, 경사진 레지스트 패턴으로 형성되어 수직모양의 레지스트 프로파일을 얻기가 힘들어진다.
또한, 실리콘 함유 레지스트는 레지시트로서 화학적, 광학적 특성이 불안정하여, 미세패턴을 형성하는데 있어 어려움이 가중된다.
따라서, 본 발명은 다층레지스트 공정이 아닌 단층레지스트 공정을 이용하여 상기의 문제점들을 해결하고, 고집적화에 따른 수직프로파일을 가진 미세한 패턴을 형성하는데 그 목적이 있다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제2a도 내지 2e도는 본 발명에 의해 미세패턴을 형성하는 단계를 도시한 단면도이다.
제2a도는 기판(1)상에 제2b도에서 행하게 되는 실리레이션 반응에서 활성기역할을 하는 -OH기나 -NH2나-NH-기를 갖는 고분자물질인 레지스트(7), 예를들어 폴리비닐페놀을 도포하고 소프트베이크한 것이다.
제2b도는 실리레이션 반응을 통해 실리콘을 레지스트(7)의 일정두께에 주입하여 실리콘 주입층(8)을 형성한 것이다.
제2c도는 제2b도에 마스크(4)를 올려놓고 원자외선이나 전자선(9)에 노광시킨 것이다. 이때 노광의 깊이를 실리콘 주입층(8)보다 깊게 함으로써, 제2d도의 현상된 지역에 실리콘 주입층(8)이 남지 않도록 하여, 산소 플라즈마 처리시 노광지역에 옥사이드막이 형성되는 것을 방지한다.
제2d도는 노광된 레지스트(7)를 현상하여 레지스트 상부 패턴(10)을 형성한 단계이다. 이때 레지스트 상부 패턴(10)의 깊이는 제2c도에서의 노광정도로 인해 실리콘 주입층(8)보다 깊게 현상되어진다.
제2e도는 제2d도를 산소 플라즈마로 처리하여, 실리콘 주입층(8)이 없는 부분의 레지스트(7)는 식각되는, 레지스트 사부 패턴(10)의 실리콘 주입층(8)은 산화되어 옥사이드막(6)이 형성되며, 이 옥사이드막(6)이 플라즈마에 대한 마스크 역할을 하게 됨으로써 수직한 프로파일을 갖는 레지스트 패턴(8A)을 형성한 것이다.
상기한 본 발명의 미세패턴 형성방법에 의하면 아래와 같은 효과를 얻을 수 있다.
첫째, 종래공정은 하층구조에 단차가 있을 경우 위치에 따라 선폭의 변화를 초래하나, 본 발명에서는 기판상에 레지스트를 도포하고, 실리레이션 반응에 의해 레지스트 표면에, 실리콘 중비층을 형성시키므로, 실리콘 주입층이 위치에 상관없이 두께가 일정하게 되어 단차에 따른 선폭변화를 없앨 수 있다.
둘째, 종래공정은 하층의 레지스트와 상층의 실리콘 함유 레지스트간의 접착력이 불량하므로 현상공정후 세척시, 기판의 고속회전에 의해 기판으로부터 레지스트 패턴이 탈리되는 현상이 발생되지만, 본 발명에서는 단층의 레지스트 표면에 실리콘 주입층을 형성하는 방법이므로, 상기의 문제가 발생하지 않게 된다.
세째, 종래공정에서 사용되는 실리콘 함유 레지스트는 실리콘 함유량이 충분치 않지만, 본 발명에서는 실리레이션 공정조건에 따라 실리콘 함유량을 늘릴 수 있으므로 산소 플라즈마에 대한 마스크 기능이 향상되는 수직프로파일 레지스트 패턴을 얻을 수 있다.
네째, 본 발명은 단층 레지스트 공정이므로 공정이 간단하고, 레지스트 도포시 발생되는 오염입자로부터의 피해를 줄일 수 있다.

Claims (4)

  1. 반도체소자의 미세패턴 형성방법에 있어서, 기판상부에 실리레이션 반응에 대한 활성기를 갖는 레지스트를 도포하는 단계와, 상기 레지스트를 소프트 베이크시킨후, 실리레이션 반응으로 레지스트 표며에 실리콘을 주입하는 단계와, 마스크를 레지스트 상부에 올려 놓고 레지스트 일정두께를 노광시키는 단계와, 노광된 레지스트 부분을 형상공정으로 제거하여 상부 레지스트 패턴을 형성하는 단계와, 산소 플라즈마 식각공정으로 실리콘이 주입된 레지스트 상부 패턴은 옥사이드화되어 마스크로 이용되고, 이 마스크가 없는 부분의 레지스트는 제거되어 수직 프로파일을 갖는 레지스트 패턴을 형성하는 단계로 이루어지는 것을 특징으로 하는 미세패턴 형성방법.
  2. 제1항에 있어서, 상기 활성기를 갖는 레지스트는 분자구조내에 -OH기나 -NH2기나 -NH-기를 가지고 있는 고분자 물질인 것을 특징으로 하는 미세패턴 형성방법.
  3. 제1항 또는 제2항에 있어서, 상기 활성기를 갖는 레지스트는 폴리비닐페놀 고분자 물질인 것을 특징으로 하는 미세패턴 형성방법.
  4. 제1항에 있어서, 상기 레지스트의 일정두께를 노광시킬 때, 레지스트 표면에 주입된 실리콘 깊이보다 조급 더 깊게 노광시키는 것을 특징으로 하는 미세패턴 형성방법.
KR1019920019352A 1992-10-21 1992-10-21 미세패턴 형성방법 KR950004974B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920019352A KR950004974B1 (ko) 1992-10-21 1992-10-21 미세패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920019352A KR950004974B1 (ko) 1992-10-21 1992-10-21 미세패턴 형성방법

Publications (2)

Publication Number Publication Date
KR940009765A KR940009765A (ko) 1994-05-24
KR950004974B1 true KR950004974B1 (ko) 1995-05-16

Family

ID=19341502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920019352A KR950004974B1 (ko) 1992-10-21 1992-10-21 미세패턴 형성방법

Country Status (1)

Country Link
KR (1) KR950004974B1 (ko)

Also Published As

Publication number Publication date
KR940009765A (ko) 1994-05-24

Similar Documents

Publication Publication Date Title
EP0238690B1 (en) Process for forming sidewalls
US8093155B2 (en) Method of controlling striations and CD loss in contact oxide etch
US6416933B1 (en) Method to produce small space pattern using plasma polymerization layer
JPH05241348A (ja) パタン形成方法
US6589715B2 (en) Process for depositing and developing a plasma polymerized organosilicon photoresist film
US20040209411A1 (en) Enhanced transistor gate using e-beam radiation
JPH10172960A (ja) アッシング方法
KR100741926B1 (ko) 폴리실리콘 패턴 형성 방법
KR950004974B1 (ko) 미세패턴 형성방법
KR100472031B1 (ko) 반도체 소자 제조 방법
US6492278B2 (en) Method of manufacturing semiconductor device
KR20090003724A (ko) 반도체 소자의 제조방법
US6686129B2 (en) Partial photoresist etching
JP3986927B2 (ja) 半導体装置の製造方法
EP0104235A4 (en) METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS.
KR950004977B1 (ko) 반도체 소자의 감광막 미세 패턴 형성방법
Lai et al. Resist hardening using a conformable mold
KR20010027172A (ko) 반도체 장치의 패턴 형성방법
KR20040066831A (ko) 반도체 기판내에 구조를 형성하는 방법
KR970006930B1 (ko) 반도체소자의 미세패턴 형성방법
KR950004976B1 (ko) 포지티브 레지스트 형성방법
KR100319165B1 (ko) 반도체 소자의 미세패턴 제조방법
CA1260627A (en) Lithographic image size reduction photomask
KR0183045B1 (ko) 감광막 패턴 형성방법
KR950014325B1 (ko) 실리레이션용 감광막 패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040326

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee