KR100319165B1 - 반도체 소자의 미세패턴 제조방법 - Google Patents
반도체 소자의 미세패턴 제조방법 Download PDFInfo
- Publication number
- KR100319165B1 KR100319165B1 KR1019980033831A KR19980033831A KR100319165B1 KR 100319165 B1 KR100319165 B1 KR 100319165B1 KR 1019980033831 A KR1019980033831 A KR 1019980033831A KR 19980033831 A KR19980033831 A KR 19980033831A KR 100319165 B1 KR100319165 B1 KR 100319165B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- photoresist
- etching
- gas
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 65
- 239000007789 gas Substances 0.000 claims abstract description 42
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 41
- 238000005530 etching Methods 0.000 claims abstract description 36
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 15
- 239000001301 oxygen Substances 0.000 claims abstract description 15
- 238000006884 silylation reaction Methods 0.000 claims abstract description 9
- 229910021332 silicide Inorganic materials 0.000 claims description 26
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 26
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 10
- 229910001882 dioxygen Inorganic materials 0.000 claims description 10
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 9
- 229910052731 fluorine Inorganic materials 0.000 claims description 9
- 239000011737 fluorine Substances 0.000 claims description 9
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 239000003795 chemical substances by application Substances 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 claims description 4
- 230000001788 irregular Effects 0.000 claims description 4
- GJWAPAVRQYYSTK-UHFFFAOYSA-N [(dimethyl-$l^{3}-silanyl)amino]-dimethylsilicon Chemical compound C[Si](C)N[Si](C)C GJWAPAVRQYYSTK-UHFFFAOYSA-N 0.000 claims description 3
- 238000005336 cracking Methods 0.000 claims description 3
- KZFNONVXCZVHRD-UHFFFAOYSA-N dimethylamino(dimethyl)silicon Chemical compound CN(C)[Si](C)C KZFNONVXCZVHRD-UHFFFAOYSA-N 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 2
- KAHVZNKZQFSBFW-UHFFFAOYSA-N n-methyl-n-trimethylsilylmethanamine Chemical compound CN(C)[Si](C)(C)C KAHVZNKZQFSBFW-UHFFFAOYSA-N 0.000 claims description 2
- HPNMFZURTQLUMO-UHFFFAOYSA-N diethylamine Chemical compound CCNCC HPNMFZURTQLUMO-UHFFFAOYSA-N 0.000 claims 1
- 125000000026 trimethylsilyl group Chemical group [H]C([H])([H])[Si]([*])(C([H])([H])[H])C([H])([H])[H] 0.000 claims 1
- 238000001459 lithography Methods 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000000463 material Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- PABOJLCUORLPDE-UHFFFAOYSA-N N,N-dimethyl-2-silylethanamine Chemical compound CN(C)CC[SiH3] PABOJLCUORLPDE-UHFFFAOYSA-N 0.000 description 1
- JOOMLFKONHCLCJ-UHFFFAOYSA-N N-(trimethylsilyl)diethylamine Chemical compound CCN(CC)[Si](C)(C)C JOOMLFKONHCLCJ-UHFFFAOYSA-N 0.000 description 1
- 229910014299 N-Si Inorganic materials 0.000 description 1
- 229910003849 O-Si Inorganic materials 0.000 description 1
- 229910003872 O—Si Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000006213 oxygenation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/38—Treatment before imagewise removal, e.g. prebaking
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 미세패턴 제조공정에 관한 것으로, 특히 TSI(top surface imaing) 공정의 하나인 실릴레이션 공정을 이용한 미세패턴 제조공정에서 발생되는 패턴의 울퉁불퉁함(roughness)과 비패턴 영역에 남게되는 잔류 실릴리레이션층에 의한 감광막 잔유물(residue) 생성을 방지하여 리소그래피 공정의 마진을 증가시킬 수 있도록하기 위하여 실릴레이션 공정후에 비패턴영역의 상부에도 형성되는 얇은 산화막을 제거하는 플로린/산소 혼합 가스 식각공정을 실시하되, 후에 형성하고자하는 패턴이 울퉁불퉁해지지 않도록 실릴레이션층의 에지 부분이 매끄럽게 되도록 식각하고, 감광막을 산소 플라즈마로 현상하여 감광막패턴을 형성한 후에 남은 잔류물을 다시 플로린/산소 혼합 가스로 식각 제거하여 미세패턴의 공정여유도를 증가시킬 수 있는 반도체 소자의 미세패턴 제조방법에 관한 것이다.
Description
본 발명은 반도체 소자의 미세패턴 제조공정에 관한 것으로, 특히 TSI(top surface imaging)의 미세패턴 제조공정에서 실릴레이션 공정후에 세차례의 식각 공정을 진행하여 비패턴영역에 남게되는 감광막 잔류물이나 실릴레이션층 에지 부분의 불규칙한 깨짐에 의한 패턴의 울퉁불퉁함(roughness)을 방지하여 리소그래피 공정의 마진을 증가시킬 수 있는 반도체소자의 미세패턴 제조방법에 관한 것이다.
최근 반도체 소자의 고집적화 추세는 미세패턴 형성 기술의 발전에 큰 영향을 받고 있다. 특히, 사진 현상공정으로 형성되는 감광막패턴은 반도체 소자의 제조 공정 중에서 식각 또는 이온주입 등의 마스크로 매우 폭 넓게 사용되고 있다.
따라서, 감광막패턴의 미세화, 공정 진행의 안정성, 공정 완료 후의 깨끗한 제거, 잘못 형성된 감광막패턴을 제거하고 다시 형성하는 재작업의 용이성 등이 반도체 소자의 공정 수율 및 신뢰성에 중요한 영향을 미친다.
도 1a 내지 도 1d 는 종래 기술에 따른 반도체 소자의 미세패턴 제조공정도로서, 노광영역이 패턴이되는 TSI 공정의 예이다.
먼저, 반도체 기판(10) 상부에 패턴이 되는 피식각층(12)과 실릴레이션용 감광막(14)을 순차적으로 형성한 다음, 노광마스크(16)를 이용한 선택 노광공정을 실시한다. (도 1a 참조)
그다음, 상기 구조의 감광막(14)을 열처리(presilylation bake)한 후, TMDS 또는 에이치.엠.디.에스(hexamethyldisilazane 이하, HMDS) 등과 같은 실릴화제를 이용하여 노광영역에 실리콘을 주입시키는 실리레이션 공정을 실시한다. 이때, 실릴화제내의 N-Si 결합이 노광영역의 감광막 수지내의 O-H와 반응하여 O-Si 결합을 형성하여 실릴레이션영역(18)을 형성하고, 비노광영역에서도 약간의 실리레이션이 일어난다.(도 1b 참조).
그후, 상기 비노광영역에 형성된 실릴레이션영역(18)에 의한 감광막 잔유물(residue)을 제거하기 위해 1단계로 플로린(F)계 가스와 산소 가스의 혼합가스를 사용하여 노광영역과 비노광영역 전체에 걸쳐 식각공정을 실시하여 비노광영역에 형성된 실릴레이션영역(18)을 제거한 다음, 2단계로 노광영역에 형성된 실릴레이션영역(18)이 산소와 결합하여 생성되는 산화막층(도시되지 않음)을 식각장벽으로하여 산소가스를 사용하는 건식식각 방법으로 감광막(14) 패턴을 형성한다.(도 1c 참조)
그 다음, 상기 감광막(14)패턴을 마스크로 노출되어있는 피식각층(12)을 반도체 기판(10)이 노출될때 까지 식각하여 피식각층(12) 패턴을 형성한다.(도 1d 참조)
상기와 같은 종래 기술에 따르면, 상기 감광막패턴 식각시 1단계 식각 공정에서 플로린계열 가스를 사용하지 않고 식각하면, 2단계 식각 공정을 마친 후, 도 2b 및 도 2c와 같이 감광막 잔유물이 남게되는 문제점이 있으며, 상기 잔류물을 제거하기 위하여 1단계 식각시 플로린계열 가스를 사용하게 되면 비노광영역에 얇게 형성된 실릴레이션영역이 제거되면서 노광영역의 실릴레이션영역의 에지 부분이 불규칙하게 깨어지게되어 도 2a와 같이 감광막패턴의 측벽이 울퉁불퉁(roughness)한 형상을 가지게되고, 이러한 울퉁불퉁한 형태가 피식각층을 식각할때에도 그대로 전사되어 불규칙한 패턴이 형성되어 공정마진이 줄어들어 소자의 생산 수율이 떨어뜨리는 문제점이 있다.
본 발명은 상기한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 TSI 공정의 일종인 실릴레이션 공정에 의한 미세패턴 형성 공정시 실릴레이션후에 실시되는 건식식각 공정을 삼단계로 실시하되, 1단계로 플로린계열 가스/(산소가스)의 혼합가스를 사용하여 형성하고자하는 패턴의 스페이스 부분인 비패턴영역상의 실릴레이션영역을 일차식각하되, 남아 있는 실릴레이션영역의 에지 부분이 불규칙하게 깨져서 형성된 패턴의 측면이 울퉁불퉁하게 되지 않을 정도로 식각하고, 2단계로 산소 플라즈마로 건식식각으로 감광막패턴을 형성하는데, 이때 약간의 감과막 잔류물이 남게된 후, 3단계로 플로린계열 가스/(산소가스)의 혼합가스로 패턴 사이에 남아있는 잔류물을 제거하여 실릴레이션영역 에지 부분의 불규칙한 깨짐에 의해 감광막패턴 측벽이 울퉁불퉁하게 형성되는 것을 방지할 수 있고, 비패턴영역에 남아 있는 잔류물에 의해 발생되는 패턴 불량을 방지하여 리소그래피 공정의 마진을 증가시켜 소자의 생산 수율을 향상시키는 반도체 소자의 미세패턴 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d 는 종래 기술에 따른 반도체 소자의 미세패턴 제조공정도.
도 2a는 종래기술에 따라 형성된 패턴의 평면도.
도 2b는 종래기술에 따라 형성된 패턴의 측면도.
도 2c는 종래기술에 따라 형성된 패턴의 정면도.
도 3a 내지 도 3e 는 본 발명에 따른 반도체 소자의 미세패턴 제조공정도
도 4a는 본 발명에 따라 형성된 패턴의 평면도.
도 4b는 본 발명에 따라 형성된 패턴의 정면도.
도 4c는 본 발명에 따라 형성된 패턴의 측면도.
도 4d는 본 발명에 따라 형성된 패턴의 사시도.
<도면의 주요 부분에 대한 부호의 설명>
10, 30 : 반도체 기판 12, 32 : 피식각층
14, 34 : 감광막 16, 36 : 노광마스크
18, 38 : 실릴레이션영역 40 : 잔유물
상기 목적을 달성하기 위해 본 발명에 따르면,
반도체 기판 상부에 피식각층과 실리레이션용 감광막을 순차적으로 형성하는 공정과,
상기 감광막에 노광마스크를 이용하여 선택 노광하는 공정과,
상기 감광막 표면에 실리레이션을 실시하여 선택적으로 실릴레이션영역을 형성하는 공정과,
상기 감광막의 표면을 플로린계열가스나 플로린계/산소의 혼합가스로 일정 부분 식각하되, 실릴레이션영역 에지 부분의 불규칙한 깨짐이 방지되도록 상기 실릴레이션 공정시 비패턴영역으로 예정되어있는 부분상의 실릴레이션된 부분을 제거하는 제1식각 공정과,
상기 노광영역의 실릴레이션영역을 식각장벽으로 하여 비패턴 영역의 감광막을 산소플라즈마로 식각하여 감광막패턴을 형성하는 제2식각 공정과,
상기 감광막 패턴 사이에 남아 있는 감광막 잔유물을 플로린계 가스나 플로린계/산소의 혼합가스를 사용하여 식각하는 제3식각 공정과,
상기 감광막패턴을 마스크로 피식각층을 식각하여 피식각층패턴을 형성하는 공정을 구비한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 미세패턴 제조방법에 대하여 상세히 설명을 하기로 한다.
도 3a 내지 도 3e는 본 발명에 따른 반도체 소자의 미세패턴 제조공정도이다.
먼저, 반도체 기판(30) 상부에 피식각층(32)과 실리레이션용 감광막(34)을 순차적으로 형성한 다음, 노광마스크(36)를 이용한 선택 노광 방법으로 얕은 노광을 실시한다. 이때, 상기 감광막(34)은 5000∼15000Å 두께로 형성한다. (도 3a 참조).
그후, 상기 감광막(34)을 100∼200℃ 온도에서 He 또는 N2가스 분위기에서 열처리(presilylation bake)한 후, 실릴화제를 이용하여 노광영역에 실리콘을 주입시키는 실리레이션 공정을 실시하여 실릴레이션영역(38)을 선택적으로 형성한다. 이때 상기 실릴화제는 헥사메틸디실라잔, 테트라메틸디실라잔, 디메틸아미노디메틸실렌, 디메틸아미노에틸실렌, 디메틸실릴디메틸아민, 트리메틸실릴디메틸아민, 트리메틸실릴디에틸아민, 디메틸아미노펜타메틸실렌중 선택되는 하나 또는 두 개 이상을 혼합하여 사용한다.
상기 실릴레이션 공정은 90∼180℃의 온도에서 30∼300초 정도 실시하여, 실릴화제내의 Si기가 노광영역의 감광막내의 수지의 OH기와 반응하여 SiOx을 형성하고, 비노광영역에서도 약간의 실리레이션이 일어나 얇은 두께의 실릴레이션영역이 형성된다.
그다음, 상기 구조의 감광막(34)의 일정두깨를 플로린계가스/(산소가스)의 혼합가스로 -10∼30℃, 1∼50mTorr, 톱파워 10∼300W, 버툼파워 0∼100W, 플루오린계 가스 1∼10sccm, 산소가스 0∼30sccm의 공정조건으로 일차 식각한다. 여기서 상기 플루오린계 가스는 C2F6, CF4, C4F8가스 중에서 임의로 선택되는 하나의 가스를 사용한다.
상기의 일차식각은 플루오린계 가스의 량이 많아지고, 식각 시간이 길어질수록 상기 실릴레이션영역(38) 에지부분이 불규칙하게 깨지게되어 후에 형성되는 감광막 패턴의 울퉁불퉁한 정도가 증가되는데, 본발명자의 실험 결과에 따르면 상기의 조건에서는 30초 식각시 울퉁불퉁한 정도가 30㎚이고, 10초에서는 12.5㎚이며, 5초일때는 무시할 수 있는 정도인 6.0㎚ 정도의 울퉁불퉁한 상태를 얻을 수 있었으며, 패턴의 울퉁불퉁한 정도가 무시할 수 있는 수준이 되도록 플루오린계 가스의 량과 식각 시간을 줄여야한다.
그 후, O2나 O2/He2/SO2의 혼합 가스로 -10∼30℃, 1∼50mTorr 압력 조건에서 플라즈마를 사용한 건식식각을 진행하면, 상기 노광영역상의 실릴레이션영역(38)의 상부에 산소 플라즈마와 반응하여 형성되는 실리콘 산화막을 식각 장벽으로하여 감광막(34)을 이차식각하여 피식각층(32)을 노출시키는 감광막(34)패턴을 형성한다. 여기서 상기 감광막(34)패턴 형성시 산소플라즈마를 사용하므로 비노광영역에 남아 있는 소량의 실릴레이션영역에 의해 감광막 잔유물(40)이 남게 되며, 실릴레이션영역의 에지 부분이 불규칙하게 깨지는 것이 방지되어 감광막(34) 패턴의 측벽이 울퉁불퉁하게 되지는 않는다. (도 3c 참조).
그 다음, 상기 비노광영역의 감광막 잔유물(40)을 제거하기 위해 플로린계 가스/(산소가스)의 혼합가스를 사용하여 톱파워 10∼300W, 버툼파워 0∼100W, 플루오린계 가스 1∼10sccm, 산소가스 0∼30sccm, -10∼30℃, 1∼50mTorr의 공정조건으로 삼차 식각하여, 도 4a 내지 도 4d에 도시된 것과 같은 양호한 패턴을 얻을 수 있다. 상기 플루오린계 가스는 C2F6, CF4, C4F8가스 중에서 임의로 선택되는 하나의 가스를 사용한다.
그후, 상기 감광막(34) 패턴을 마스크로 노출되어있는 피식각층(32)을 반도체 기판(30)이 노출될때 까지 식각하여 피식각층(32)패턴을 형성하는 미세패턴 공정을 완료한다.(도 3e 참조)
상기한 바와같이 본 발명에 따르면, TSI(top surface imaing) 공정의 하나인 실릴레이션 공정을 이용한 미세패턴 제조공정에서 발생되는 패턴의 울퉁불퉁함(roughness)과 비패턴 영역에 남게되는 실릴리레이션 영역에 의한 감광막 잔유물(residue)을 원활하게 제거하여 리소그래피 공정의 마진을 증가시키기 위하여 실릴레이션 공정후에 감광막 표면의 일정 두깨를 플로린/산소 혼합 가스로 식각하되, 후에 형성되는 패턴이 울퉁불퉁해지지 않도록 실릴레이션영역의 에지 부분이 불규칙하게 깨지지않도록 하고, 산소 플라즈마로 현상하여 패턴을 형성한 후에 비패턴영역에 남은 감광막 잔류물을 다시 플로린/산소 혼합 가스로 제거하여 미세패턴의 공정여유도를 증가시킬 수 있다.
Claims (9)
- 반도체 기판 상부에 피식각층과 실리레이션용 감광막을 순차적으로 형성하는 공정과,상기 감광막에 노광마스크를 이용하여 선택 노광하는 공정과,상기 감광막 표면에 실리레이션을 실시하여 선택적으로 실릴레이션영역을 형성하는 공정과,상기 감광막의 표면을 플로린계열가스나 플로린계/산소의 혼합가스로 일정 부분 식각하되, 실릴레이션영역 에지 부분의 불규칙한 깨짐이 방지되도록 상기 실릴레이션 공정시 비패턴영역으로 예정되어있는 부분상의 실릴레이션된 부분을 제거하는 제1식각 공정과,상기 노광영역의 실릴레이션영역을 식각장벽으로 하여 비패턴 영역의 감광막을 산소플라즈마로 식각하여 감광막패턴을 형성하는 제2식각 공정과,상기 감광막 패턴 사이에 남아 있는 감광막 잔유물을 플로린계 가스나 플로린계/산소의 혼합가스를 사용하여 식각하는 제3식각 공정과,상기 감광막패턴을 마스크로 피식각층을 식각하여 피식각층패턴을 형성하는 공정을 구비하는 반도체소자의 미세패턴 제조방법.
- 제 1 항에 있어서, 상기 감광막을 5000 ∼ 15000Å 두께로 형성하는 것을 특징으로하는 반도체소자의 미세패턴 제조방법.
- 제 1 항에 있어서, 상기 실릴레이션 공정전에 상기 100 ∼ 200℃ 온도에서 He 또는 N2가스를 이용하여 열처리하는 공정을 구비하는 것을 특징으로하는 반도체소자의 미세패턴 제조방법.
- 제 1 항에 있어서, 상기 실리레이션 공정시 사용되는 실릴화제를 헥사메틸디실라잔, 테트라메틸디실라잔, 디메틸아미노디메틸실렌, 디메틸아미노에틸실렌, 디메틸실릴디메틸아민, 트리메틸실릴디메틸아민, 트리메틸실릴디에틸아민, 디메틸아미노펜타메틸실렌중 선택되는 하나 또는 두 개 이상을 혼합하여 사용하는 것을 특징으로하는 반도체소자의 미세패턴 제조방법.
- 제 1 항에 있어서, 상기 실리레이션 공정은 90∼180℃의 온도에서 30∼300초 실시하는 것을 특징으로하는 반도체소자의 미세패턴 제조방법.
- 제 1 항에 있어서, 상기 일차 식각 공정을 -10∼30℃, 1∼50mTorr, 톱파워 10∼300W, 버툼파워 0∼100W, 플루오린계 가스 1∼10sccm, 산소가스 0∼30sccm의 조건에서 실시하는 것을 특징으로하는 반도체소자의 미세패턴 제조방법.
- 제 1 항에 있어서, 상기 이차 식각 공정을 O2나 O2/He2/SO2의 혼합 가스로 -10∼30℃에서, 1∼50mTorr 압력 조건에서 실시하는 것을 특징으로하는 반도체소자의 미세패턴 제조방법.
- 제 1 항에 있어서, 상기 삼차 식각 공정을 톱파워 10∼300W, 버툼파워 0∼100W, 플루오린계 가스 1∼10sccm, 산소가스 0∼30sccm, -10∼30℃, 1∼50mTorr의 조건에서 실시하는 것을 특징으로하는 반도체소자의 미세패턴 제조방법.
- 제 1 항에 있어서, 상기 일차 및 삼차 식각 공정시의 플루오린계 가스는 C2F6, CF4, C4F8가스 중 어느하나의 가스를 사용하는 것을 특징으로하는 반도체소자의 미세패턴 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980033831A KR100319165B1 (ko) | 1998-08-20 | 1998-08-20 | 반도체 소자의 미세패턴 제조방법 |
| US09/294,874 US6156668A (en) | 1998-08-20 | 1999-04-20 | Method for forming a fine pattern in a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980033831A KR100319165B1 (ko) | 1998-08-20 | 1998-08-20 | 반도체 소자의 미세패턴 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000014407A KR20000014407A (ko) | 2000-03-15 |
| KR100319165B1 true KR100319165B1 (ko) | 2002-05-09 |
Family
ID=19547764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980033831A KR100319165B1 (ko) | 1998-08-20 | 1998-08-20 | 반도체 소자의 미세패턴 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6156668A (ko) |
| KR (1) | KR100319165B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040018450A1 (en) * | 2002-07-25 | 2004-01-29 | United Microlectronics Corp. | Method for transferring patterns |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100293830B1 (ko) * | 1992-06-22 | 2001-09-17 | 리차드 에이치. 로브그렌 | 플라즈마 처리 쳄버내의 잔류물 제거를 위한 플라즈마 정결방법 |
| US5382316A (en) * | 1993-10-29 | 1995-01-17 | Applied Materials, Inc. | Process for simultaneous removal of photoresist and polysilicon/polycide etch residues from an integrated circuit structure |
| KR970002427B1 (en) * | 1994-01-14 | 1997-03-05 | Lg Semicon Co Ltd | Fine patterning method of photoresist film |
| TW353775B (en) * | 1996-11-27 | 1999-03-01 | Tokyo Electron Ltd | Production of semiconductor device |
-
1998
- 1998-08-20 KR KR1019980033831A patent/KR100319165B1/ko not_active IP Right Cessation
-
1999
- 1999-04-20 US US09/294,874 patent/US6156668A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6156668A (en) | 2000-12-05 |
| KR20000014407A (ko) | 2000-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6514672B2 (en) | Dry development process for a bi-layer resist system | |
| US6716570B2 (en) | Low temperature resist trimming process | |
| US7214626B2 (en) | Etching process for decreasing mask defect | |
| US6599844B2 (en) | Method and forming fine patterns of semiconductor devices using passivation layers | |
| KR100542031B1 (ko) | 반도체 제조공정에서의 포토레지스트 제거방법 | |
| JP2000091318A (ja) | 半導体装置の製造方法 | |
| US5922516A (en) | Bi-layer silylation process | |
| KR100319165B1 (ko) | 반도체 소자의 미세패턴 제조방법 | |
| JP2639372B2 (ja) | 半導体装置の製造方法 | |
| JP3685832B2 (ja) | 半導体装置の製造方法 | |
| KR0140485B1 (ko) | 반도체소자의 미세패턴 제조방법 | |
| US7387869B2 (en) | Method of forming pattern for semiconductor device | |
| US20060138085A1 (en) | Plasma etching method with reduced particles production | |
| KR20040013584A (ko) | 반도체 소자 제조 방법 | |
| JP2932462B1 (ja) | 半導体製造の表面パターニング方法 | |
| KR19990061072A (ko) | 반도체 소자의 미세패턴 제조방법 | |
| KR100359787B1 (ko) | 패턴 형성 방법 | |
| KR0151176B1 (ko) | 포토레지스트 건식 제거 방법 | |
| KR970006930B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
| JP2647011B2 (ja) | レジストパターンの形成方法 | |
| JPH05142788A (ja) | レジストパターンの形成方法 | |
| KR100587598B1 (ko) | 금속 배선 형성 방법 | |
| JP2798944B2 (ja) | 薄膜形成方法 | |
| KR950004974B1 (ko) | 미세패턴 형성방법 | |
| KR20020007589A (ko) | Ｃｆ４가스를 이용한 에싱 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111121 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20121121 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |