JP2798944B2 - 薄膜形成方法 - Google Patents
薄膜形成方法Info
- Publication number
- JP2798944B2 JP2798944B2 JP63310323A JP31032388A JP2798944B2 JP 2798944 B2 JP2798944 B2 JP 2798944B2 JP 63310323 A JP63310323 A JP 63310323A JP 31032388 A JP31032388 A JP 31032388A JP 2798944 B2 JP2798944 B2 JP 2798944B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- resist
- resist layer
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造プロセスで使用する薄膜
形成方法に関する。
形成方法に関する。
〔従来の技術〕 近年、半導体デバイスの集積度が高くなることに伴
い、デバイス製造用の基板上におけるパターンの微細
化，高精度化が要求されてきている。
い、デバイス製造用の基板上におけるパターンの微細
化，高精度化が要求されてきている。
これら要求を満足させるために、従来より種々色々な
薄膜形成方法によって基板上にパターンが形成されてい
る。
薄膜形成方法によって基板上にパターンが形成されてい
る。
次に、従来の薄膜形成方法につき、第２図（ａ）〜
（ｃ）を用いて説明する。
（ｃ）を用いて説明する。
先ず、同図（ａ）に示すように基板１上にポリシリコ
ン膜2,タングステンシリサイド膜3,フォトレジスト膜４
を順次形成する。次いで、同図（ｂ）に示すように所定
のレジストパターン５を形成する。しかる後、同図
（ｃ）に示すようにガスプラズマエッチングによって金
属パターン６を形成する。
ン膜2,タングステンシリサイド膜3,フォトレジスト膜４
を順次形成する。次いで、同図（ｂ）に示すように所定
のレジストパターン５を形成する。しかる後、同図
（ｃ）に示すようにガスプラズマエッチングによって金
属パターン６を形成する。
このようにして、基板１上に金属薄膜を形成すること
ができる。
ができる。
なお、上記した薄膜形成方法においては、エッチング
時にSF6,C2ClF5の混合ガスを使用し、出力150W,圧力0.1
Toorをエッチング条件とする。
時にSF6,C2ClF5の混合ガスを使用し、出力150W,圧力0.1
Toorをエッチング条件とする。
ところで、この種の薄膜形成方法においては、金属パ
ターン６の形成時にレジストパターン５をマスクとして
エッチング処理を施すものであるため、エッチング時に
同図（ｃ）に示すように金属パターン６の一部にサイド
エッチが発生し易くなり、パターンの微細化，高精度化
に対応させることができず、半導体デバイスの集積度を
高めることができないという問題があった。
ターン６の形成時にレジストパターン５をマスクとして
エッチング処理を施すものであるため、エッチング時に
同図（ｃ）に示すように金属パターン６の一部にサイド
エッチが発生し易くなり、パターンの微細化，高精度化
に対応させることができず、半導体デバイスの集積度を
高めることができないという問題があった。
因に、エッチング時に金属パターン６のサイドエッジ
によって生じる寸法差（以下、CDロスと称する）は、約
0.4μｍとなり、１μｍのラインアンドスペースでは0.6
μm,1.4μｍとなる。
によって生じる寸法差（以下、CDロスと称する）は、約
0.4μｍとなり、１μｍのラインアンドスペースでは0.6
μm,1.4μｍとなる。
そこで、エッチング条件を変更することにより金属パ
ターン６のサイドエッチ発生を防止することが考えられ
るが、この場合すなわちエッチング条件のみを単に変更
しただけでは、パターンにばらつきや異物が発生して所
望のエッチング効果を得ることができず、半導体デバイ
スとしての品質が低下するという不都合があった。
ターン６のサイドエッチ発生を防止することが考えられ
るが、この場合すなわちエッチング条件のみを単に変更
しただけでは、パターンにばらつきや異物が発生して所
望のエッチング効果を得ることができず、半導体デバイ
スとしての品質が低下するという不都合があった。
本発明はこのような事情に鑑みてなされたもので、半
導体デバイスの集積度を高めることができると共に、半
導体デバイスとしての品質を高めることができる薄膜形
成方法を提供するものである。
導体デバイスの集積度を高めることができると共に、半
導体デバイスとしての品質を高めることができる薄膜形
成方法を提供するものである。
本発明に係る特許請求の範囲（１）の薄膜形成方法
は、予め半導体基板上に高融点金属層を介して形成され
たレジスト層に所定のパターンを形成する工程と、この
パターンの金属層露呈面を酸化濃度が高い雰囲気に晒す
ことにより高融点金属層に耐エッチング層を形成する工
程と、レジスト層をハロゲン化炭素と酸素との混合ガス
を用いてエッチング除去するとともに、耐エッチング層
の形成領域を除く高融点金属層をレジスト層のエッチン
グ除去により生じる二次物質にて除去することにより反
転エッチングを行う工程を備えたものである。
は、予め半導体基板上に高融点金属層を介して形成され
たレジスト層に所定のパターンを形成する工程と、この
パターンの金属層露呈面を酸化濃度が高い雰囲気に晒す
ことにより高融点金属層に耐エッチング層を形成する工
程と、レジスト層をハロゲン化炭素と酸素との混合ガス
を用いてエッチング除去するとともに、耐エッチング層
の形成領域を除く高融点金属層をレジスト層のエッチン
グ除去により生じる二次物質にて除去することにより反
転エッチングを行う工程を備えたものである。
また、本発明に係る特許請求の範囲（２）の薄膜形成
方法は、予め半導体基板上にタングステンシリサイド層
またはモリブデンシリサイド層を介して形成されたレジ
スト層に所定のパターンを形成する工程と、このパター
ンのタングステンシリサイド層またはモリブデンシリサ
イド層露呈面を酸化濃度が高い雰囲気に晒すことにより
タングステンシリサイド層またはモリブデンシリサイド
層に耐エッチング層を形成する工程と、レジスト層をハ
ロゲン化炭素と酸素との混合ガスを用いてエッチング除
去するとともに、耐エッチング層の形成領域を除くタン
グステンシリサイド層またはモリブデンシリサイド層を
レジスト層のエッチング除去により生じる二次物質にて
除去することにより反転エッチングを行う工程とを備え
たものである。
方法は、予め半導体基板上にタングステンシリサイド層
またはモリブデンシリサイド層を介して形成されたレジ
スト層に所定のパターンを形成する工程と、このパター
ンのタングステンシリサイド層またはモリブデンシリサ
イド層露呈面を酸化濃度が高い雰囲気に晒すことにより
タングステンシリサイド層またはモリブデンシリサイド
層に耐エッチング層を形成する工程と、レジスト層をハ
ロゲン化炭素と酸素との混合ガスを用いてエッチング除
去するとともに、耐エッチング層の形成領域を除くタン
グステンシリサイド層またはモリブデンシリサイド層を
レジスト層のエッチング除去により生じる二次物質にて
除去することにより反転エッチングを行う工程とを備え
たものである。
本発明においては、レジストパターンの形成時にエッ
チングに対して安定性をもつ耐エッチング層を高融点金
属層に形成することができる。
チングに対して安定性をもつ耐エッチング層を高融点金
属層に形成することができる。
以下、本発明を図に示す実施例によって詳細に説明す
る。
る。
第１図（ａ）〜（ｅ）は本発明に係る薄膜形成方法を
説明するための断面図である。
説明するための断面図である。
先ず、同図（ａ）に示すように予め基板11上にポリシ
リコン膜12,タングステンシリサイド（WSi2）膜13を形
成してなる高融点金属層上にレジスト層14を形成する。
次いで、同図（ｂ）に示すように所定のレジストパター
ン15を形成する。しかる後、同図（ｃ）〜（ｅ）に示す
ようにガスプラズマエッチングによって金属パターン16
を形成する。この場合、レジストパターン15の形成処理
は金属パターン16の表面が16aが外部に露呈するように
施し、この表面（金属層露呈前）16aを酸素濃度が高い
雰囲気に晒すことにより耐エッチング層Ａを形成する。
そして、この耐エッチング層Ａの形成領域を除くポリシ
リコン膜12,タングステンシリサイド膜13およびこのタ
ングステンシリサイド膜13上のレジスト層14を除去す
る。これにより、半導体基板11上に高融点金属の一点か
らなる耐エッチング層Ａが選択的に形成される。
リコン膜12,タングステンシリサイド（WSi2）膜13を形
成してなる高融点金属層上にレジスト層14を形成する。
次いで、同図（ｂ）に示すように所定のレジストパター
ン15を形成する。しかる後、同図（ｃ）〜（ｅ）に示す
ようにガスプラズマエッチングによって金属パターン16
を形成する。この場合、レジストパターン15の形成処理
は金属パターン16の表面が16aが外部に露呈するように
施し、この表面（金属層露呈前）16aを酸素濃度が高い
雰囲気に晒すことにより耐エッチング層Ａを形成する。
そして、この耐エッチング層Ａの形成領域を除くポリシ
リコン膜12,タングステンシリサイド膜13およびこのタ
ングステンシリサイド膜13上のレジスト層14を除去す
る。これにより、半導体基板11上に高融点金属の一点か
らなる耐エッチング層Ａが選択的に形成される。
このようにして、基板11上に金属薄膜を形成すること
ができる。
ができる。
したがって、本発明においては、レジストパターン15
の形成時にエッチングに対して安定性をもつ耐エッチン
グ層Ａを高融点金属層を形成することができるから、こ
の耐エッチング層Ａをマスクとしてエッチング処理を施
すことができ、エッチング時に金属パターン16のサイド
エッチ発生を防止することができる。
の形成時にエッチングに対して安定性をもつ耐エッチン
グ層Ａを高融点金属層を形成することができるから、こ
の耐エッチング層Ａをマスクとしてエッチング処理を施
すことができ、エッチング時に金属パターン16のサイド
エッチ発生を防止することができる。
因に、本実施例におけるエッチング条件は、混合ガス
として四塩化炭素（CCl4）と酸素（O2）を使用し、圧力
0.2Toor,出力250Wとする。
として四塩化炭素（CCl4）と酸素（O2）を使用し、圧力
0.2Toor,出力250Wとする。
このような条件下でエッチング処理を施すと、レジス
トパターン15がO2プラズマによって反応し分解される。
このとき、還元性ガス（CO）等の発生によってこれがレ
ジストパターン15下方のタングステンと反応して揮発性
物質（WOCl4）を発生する。また、シリサイド物質はCCl
4と反応する。この結果、CDロスは約0.1μｍであり、ラ
インアンドスペースについても１μｍに近い精度で良好
な形状をもつパターンを得ることができた。
トパターン15がO2プラズマによって反応し分解される。
このとき、還元性ガス（CO）等の発生によってこれがレ
ジストパターン15下方のタングステンと反応して揮発性
物質（WOCl4）を発生する。また、シリサイド物質はCCl
4と反応する。この結果、CDロスは約0.1μｍであり、ラ
インアンドスペースについても１μｍに近い精度で良好
な形状をもつパターンを得ることができた。
なお、本実施例においては、高融点金属シリサイド膜
としてタングステンシリサイド（WSi2）13である場合を
示したが、本発明はこれに限定されるものではなく、例
えばモリブデンシリサイド（MoSi）等の高融点金属シリ
サイドであってもよく、その種類は適宜変更することが
自由である。すなわち、金属パターン16の形成時にエッ
チングに対して安定性をものものになればよく、自然酸
化膜（WO3）であれば一層効果的である。
としてタングステンシリサイド（WSi2）13である場合を
示したが、本発明はこれに限定されるものではなく、例
えばモリブデンシリサイド（MoSi）等の高融点金属シリ
サイドであってもよく、その種類は適宜変更することが
自由である。すなわち、金属パターン16の形成時にエッ
チングに対して安定性をものものになればよく、自然酸
化膜（WO3）であれば一層効果的である。
また、本実施例においては、金属パターン16を形成す
る以前に表面16aを高酸素濃度雰囲気に晒す例を示した
が、本発明はこの他例えば熱酸化処理等によって金属パ
ターン16に表面処理を施しても実施例と同様の効果を奏
する。すなわち要するに、本発明は金属パターン16を形
成する以前に表面16aを酸化濃度が高い雰囲気に晒すも
のであればよいのである。
る以前に表面16aを高酸素濃度雰囲気に晒す例を示した
が、本発明はこの他例えば熱酸化処理等によって金属パ
ターン16に表面処理を施しても実施例と同様の効果を奏
する。すなわち要するに、本発明は金属パターン16を形
成する以前に表面16aを酸化濃度が高い雰囲気に晒すも
のであればよいのである。
以上説明したように本発明によれば、予め半導体基板
上に高融点金属層を介して形成されたレジスト層に所定
のパターンを形成する工程と、このパターンの金属層露
呈面を高酸化濃度雰囲気に晒すことにより高融点金属層
に耐エッチング層を形成する工程と、レジスト層をハロ
ゲン化炭素と酸素との混合ガスを用いてエッチング除去
するとともに、耐エッチング層の形成領域を除く高融点
金属層をレジスト層のエッチング除去により生じる二次
物質にて除去することにより反転エッチングを行うの
で、レジストパターンの形成時にエッチングに対して安
定性をもつ高融点金属層を形成することができ、この高
融点金属層をマスクとしてエッチング処理を施すことが
できる。また、予め半導体基板上にタングステンシリサ
イド層またはモリブデンシリサイド層を介して形成され
たレジスト層に所定のパターンを形成する工程と、この
パターンのタングステンシリサイド層またはモリブデン
シリサイド層露呈面を酸化濃度が高い雰囲気に晒すこと
によりタングステンシリサイド層またはモリブデンシリ
サイド層に耐エッチング層を形成する工程と、レジスト
層をハロゲン化炭素と酸素との混合ガスを用いてエッチ
ング除去するとともに、耐エッチング層の形成領域を除
くタングステンシリサイド層またはモリブデンシリサイ
ド層をレジスト層のエッチング除去により生じる二次物
質にて除去することにより反転エッチングを行うので、
レジストパターンの形成時にエッチングに対して安定性
をもつタングステンシリサイド層またはモリブデンシリ
サイド層を形成することができ、このタングステンシリ
サイド層またはモリブデンシリサイド層をマスクとして
エッチング処理を施すことができる。したがって、エッ
チング時に金属パターンのサイドエッチ発生を防止する
ことができるから、パターンの微細化および高精度化に
対応させることができ、半導体デバイスの集積度を高め
ることができる。また、金属パターンのサイドエッチ発
生を防止するにエッチング条件を変更する必要がないか
ら、従来のようにパターンにばらつきや異物が発生する
ことが無くなり、半導体デバイスとしての品質を高める
こともできる。
上に高融点金属層を介して形成されたレジスト層に所定
のパターンを形成する工程と、このパターンの金属層露
呈面を高酸化濃度雰囲気に晒すことにより高融点金属層
に耐エッチング層を形成する工程と、レジスト層をハロ
ゲン化炭素と酸素との混合ガスを用いてエッチング除去
するとともに、耐エッチング層の形成領域を除く高融点
金属層をレジスト層のエッチング除去により生じる二次
物質にて除去することにより反転エッチングを行うの
で、レジストパターンの形成時にエッチングに対して安
定性をもつ高融点金属層を形成することができ、この高
融点金属層をマスクとしてエッチング処理を施すことが
できる。また、予め半導体基板上にタングステンシリサ
イド層またはモリブデンシリサイド層を介して形成され
たレジスト層に所定のパターンを形成する工程と、この
パターンのタングステンシリサイド層またはモリブデン
シリサイド層露呈面を酸化濃度が高い雰囲気に晒すこと
によりタングステンシリサイド層またはモリブデンシリ
サイド層に耐エッチング層を形成する工程と、レジスト
層をハロゲン化炭素と酸素との混合ガスを用いてエッチ
ング除去するとともに、耐エッチング層の形成領域を除
くタングステンシリサイド層またはモリブデンシリサイ
ド層をレジスト層のエッチング除去により生じる二次物
質にて除去することにより反転エッチングを行うので、
レジストパターンの形成時にエッチングに対して安定性
をもつタングステンシリサイド層またはモリブデンシリ
サイド層を形成することができ、このタングステンシリ
サイド層またはモリブデンシリサイド層をマスクとして
エッチング処理を施すことができる。したがって、エッ
チング時に金属パターンのサイドエッチ発生を防止する
ことができるから、パターンの微細化および高精度化に
対応させることができ、半導体デバイスの集積度を高め
ることができる。また、金属パターンのサイドエッチ発
生を防止するにエッチング条件を変更する必要がないか
ら、従来のようにパターンにばらつきや異物が発生する
ことが無くなり、半導体デバイスとしての品質を高める
こともできる。
第１図（ａ）〜（ｅ）は本発明に係る薄膜形成方法を説
明するための断面図、第２図（ａ）〜（ｃ）は従来の薄
膜形成方法を説明するための断面図である。 11……基板、12……ポリシリコン膜、13……タングステ
ンシリサイド層、14……レジスト層、15……レジストパ
ターン、16……金属パターン、16a……表面、Ａ……耐
エッチング層。
明するための断面図、第２図（ａ）〜（ｃ）は従来の薄
膜形成方法を説明するための断面図である。 11……基板、12……ポリシリコン膜、13……タングステ
ンシリサイド層、14……レジスト層、15……レジストパ
ターン、16……金属パターン、16a……表面、Ａ……耐
エッチング層。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/302 Ｂ
Claims (2)
- 【請求項１】予め半導体基板上に高融点金属層を介して
形成されたレジスト層に所定のパターンを形成する工程
と、このパターンの金属層露呈面を酸化濃度が高い雰囲
気に晒すことにより前記高融点金属層に耐エッチング層
を形成する工程と、前記レジスト層をハロゲン化炭素と
酸素との混合ガスを用いてエッチング除去するととも
に、前記耐エッチング層の形成領域を除く前記高融点金
属層を前記レジスト層のエッチング除去により生じる二
次物質にて除去することにより反転エッチングを行う工
程とを備えたことを特徴とする薄膜形成方法。 - 【請求項２】予め半導体基板上にタングステンシリサイ
ド層またはモリブデンシリサイド層を介して形成された
レジスト層に所定のパターンを形成する工程と、このパ
ターンのタングステンシリサイド層またはモリブデンシ
リサイド層露呈面を酸化濃度が高い雰囲気に晒すことに
より前記タングステンシリサイド層またはモリブデンシ
リサイド層に耐エッチング層を形成する工程と、前記レ
ジスト層をハロゲン化炭素と酸素との混合ガスを用いて
エッチング除去するとともに、前記耐エッチング層の形
成領域を除く前記タングステンシリサイド層またはモリ
ブデンシリサイド層を前記レジスト層のエッチング除去
により生じる二次物質にて除去することにより反転エッ
チングを行う工程とを備えたことを特徴とする薄膜形成
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63310323A JP2798944B2 (ja) | 1988-06-09 | 1988-12-07 | 薄膜形成方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63-142251 | 1988-06-09 | ||
| JP14225188 | 1988-06-09 | ||
| JP63310323A JP2798944B2 (ja) | 1988-06-09 | 1988-12-07 | 薄膜形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0277120A JPH0277120A (ja) | 1990-03-16 |
| JP2798944B2 true JP2798944B2 (ja) | 1998-09-17 |
Family
ID=26474318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63310323A Expired - Fee Related JP2798944B2 (ja) | 1988-06-09 | 1988-12-07 | 薄膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2798944B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19707886C2 (de) * | 1997-02-27 | 2003-12-18 | Micronas Semiconductor Holding | Verfahren zum Erzeugen von Kontaktlöchern in einer Halbleiteranordnung |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52120782A (en) * | 1976-04-05 | 1977-10-11 | Nec Corp | Manufacture of semiconductor device |
| JPS60189225A (ja) * | 1984-03-08 | 1985-09-26 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS60211849A (ja) * | 1984-04-05 | 1985-10-24 | Fuji Electric Corp Res & Dev Ltd | 導電膜パタ−ンの形成方法 |
-
1988
- 1988-12-07 JP JP63310323A patent/JP2798944B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0277120A (ja) | 1990-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2919004B2 (ja) | パターン形成方法 | |
| JPH10199864A (ja) | 反射防止膜のエッチング方法 | |
| US4377734A (en) | Method for forming patterns by plasma etching | |
| JP2002353195A (ja) | 半導体装置の製造方法 | |
| US6811959B2 (en) | Hardmask/barrier layer for dry etching chrome films and improving post develop resist profiles on photomasks | |
| US4717625A (en) | Photomask material | |
| EP1152290B1 (en) | Method for fabricating a photolithographic mask | |
| JP2639372B2 (ja) | 半導体装置の製造方法 | |
| JP2798944B2 (ja) | 薄膜形成方法 | |
| JPS61273546A (ja) | 金属シリサイドフオトマスクの製造方法 | |
| JPH0343777B2 (ja) | ||
| JPS6227384B2 (ja) | ||
| JPH0284723A (ja) | ドライエッチング方法 | |
| JPH03108330A (ja) | 半導体装置の製造方法 | |
| JPH01189923A (ja) | 半導体装置の製造方法 | |
| JPH118222A (ja) | シリコン基板の加工方法 | |
| KR100401517B1 (ko) | 반도체 제조용 노광 마스크의 제조방법 | |
| KR100853461B1 (ko) | 아르곤플로라이드 광원을 이용한 반도체 소자의 패턴형성방법 | |
| JPH0366656B2 (ja) | ||
| KR20030049940A (ko) | 위상반전 마스크 제작방법 | |
| TWI236703B (en) | Method to form smaller contact via by using T-shaped pattern | |
| JPH0561185A (ja) | フオトマスク | |
| JPS6354726A (ja) | レジスト膜のエツチング方法 | |
| JPH06244157A (ja) | 半導体装置の製造方法 | |
| JPS594857B2 (ja) | 半導体装置の電極、配線層形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |