JPH02174121A - 半導体製造工程におけるエッチング選択度を改善するための方法 - Google Patents
半導体製造工程におけるエッチング選択度を改善するための方法Info
- Publication number
- JPH02174121A JPH02174121A JP17135789A JP17135789A JPH02174121A JP H02174121 A JPH02174121 A JP H02174121A JP 17135789 A JP17135789 A JP 17135789A JP 17135789 A JP17135789 A JP 17135789A JP H02174121 A JPH02174121 A JP H02174121A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- etching
- etched
- semiconductor manufacturing
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005530 etching Methods 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 34
- 239000000463 material Substances 0.000 claims abstract description 18
- 238000010894 electron beam technology Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 7
- 239000003795 chemical substances by application Substances 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、半導体の製造に関し、特に、リソグラフィ工
程後であって、形成されたホトレジストパターンを用い
てエツチングする際に、エツチング比を増大させるため
の方法であって、すべての半導体製造工程で使用され得
る、エツチング選択度を改善するための方法に関する。
程後であって、形成されたホトレジストパターンを用い
てエツチングする際に、エツチング比を増大させるため
の方法であって、すべての半導体製造工程で使用され得
る、エツチング選択度を改善するための方法に関する。
[従来の方法及び発明が解決しようとする課題]エッチ
ング工程は、エツチングされるべき材料上にホトレジス
トを付着させ、そして、ホトレジストパターンを付着さ
せられていない部分にエツチング剤を注入することによ
り、エツチングされるべき材料をエツチングするもので
ある。しかしながら、ホトレジストの層はエツチング剤
によって薄くなるので、エツチングされるとエツチング
比が悪くなる。
ング工程は、エツチングされるべき材料上にホトレジス
トを付着させ、そして、ホトレジストパターンを付着さ
せられていない部分にエツチング剤を注入することによ
り、エツチングされるべき材料をエツチングするもので
ある。しかしながら、ホトレジストの層はエツチング剤
によって薄くなるので、エツチングされるとエツチング
比が悪くなる。
このため、従来は、エツチング比を改善すべく、極紫外
線を用いてホトレジスト層を硬化させてきたが、ホトレ
ジストは、段差を有するシリコン基板上に形成されたホ
トレジストパターンの最も薄い層から除去されるので、
従来の方法は、エツチング比を大幅に改善することはで
きなかった。シリコン基板上に種々の工程を通して高密
度の複雑な回路が形成される集積素子内に多層及び段差
が生ずる場合において、上記現象が特に顕著であった。
線を用いてホトレジスト層を硬化させてきたが、ホトレ
ジストは、段差を有するシリコン基板上に形成されたホ
トレジストパターンの最も薄い層から除去されるので、
従来の方法は、エツチング比を大幅に改善することはで
きなかった。シリコン基板上に種々の工程を通して高密
度の複雑な回路が形成される集積素子内に多層及び段差
が生ずる場合において、上記現象が特に顕著であった。
本発明は上述のような点に鑑みてなされたものであり、
本発明の目的はエツチング選択度を改善するための方法
を提供することであり、該方法によると、マスク層とし
て使用されているホトレジストが硬化した材料は、エツ
チング工程におけるエツチング剤によって変化しないの
で、エツチング比が増大し得る。
本発明の目的はエツチング選択度を改善するための方法
を提供することであり、該方法によると、マスク層とし
て使用されているホトレジストが硬化した材料は、エツ
チング工程におけるエツチング剤によって変化しないの
で、エツチング比が増大し得る。
[課題を解決するための手段]
上記目的は、マスク層として使用されているホトレジス
トの層を、電子ビーム打込み工程によって硬化させるこ
とにより、達成される。
トの層を、電子ビーム打込み工程によって硬化させるこ
とにより、達成される。
本発明によると、半導体製造工程におけるエツチング選
択度を改善するための方法であって、段差を有するシリ
コン基板上にエツチングされるべき材料を付着させる工
程、及び該エツチングされるべき材料上にマスク層とし
てのホトレジストを付着させる工程、該ホトレジストを
紫外線処理によって硬化させる工程、並びにエツチング
剤を注入した後、該ホトレジストを除去する工程、を含
む方法が提供され、該方法は、前記工程が、前記ホトレ
ジストに電子ビームを打ち込むことによって行われ、も
って、硬化した材料からなるマスク層を形成することを
特徴としている。
択度を改善するための方法であって、段差を有するシリ
コン基板上にエツチングされるべき材料を付着させる工
程、及び該エツチングされるべき材料上にマスク層とし
てのホトレジストを付着させる工程、該ホトレジストを
紫外線処理によって硬化させる工程、並びにエツチング
剤を注入した後、該ホトレジストを除去する工程、を含
む方法が提供され、該方法は、前記工程が、前記ホトレ
ジストに電子ビームを打ち込むことによって行われ、も
って、硬化した材料からなるマスク層を形成することを
特徴としている。
[実 施 例]
以下、添付図面を参照して本発明の実施例について説明
する。
する。
第1図は、従来の半導体製造工程におけるエツチング工
程の流れ図である。第1図(A)を参照するに、半導体
製造工程において形成されたシリコン基板1は、段差を
有している。このシリコン基板1上に、ホトレジスト層
3が、エツチングされるべき絶縁材料2を付着させた後
に、一定の大きさWlを有するマスクを形成すべく、選
択的に付着させられる。
程の流れ図である。第1図(A)を参照するに、半導体
製造工程において形成されたシリコン基板1は、段差を
有している。このシリコン基板1上に、ホトレジスト層
3が、エツチングされるべき絶縁材料2を付着させた後
に、一定の大きさWlを有するマスクを形成すべく、選
択的に付着させられる。
エツチングされるべき絶縁材料2とホトレジスト層3と
の間のエツチング比を改善するため、ホトレジスト層3
は紫外線処理工程で硬化させられる。
の間のエツチング比を改善するため、ホトレジスト層3
は紫外線処理工程で硬化させられる。
次に、従来のエツチング工程に基づき、エツチング剤の
注入によってエツチングされると、エツチングされるべ
き絶縁材料2がエツチングされ、そして、ホトレジスト
層3の厚さの差異のために、第1図(B)に示されてい
るように、エツチングによってパターンの大きさが変化
させられる。
注入によってエツチングされると、エツチングされるべ
き絶縁材料2がエツチングされ、そして、ホトレジスト
層3の厚さの差異のために、第1図(B)に示されてい
るように、エツチングによってパターンの大きさが変化
させられる。
即ち、たとえ第1図(A)における一定の大きさWlを
有するマスクによってパターンが形成されたとしても、
第1図(B)における形成されたパターンは、段差及び
厚さの差異のために、異なった大きさW2.W3.W4
を有する。そして、−船釣な方法によってホトレジスト
層3が除去されると、第1図(C)に示されているよう
なパターンがシリコン基板1上に形成される。
有するマスクによってパターンが形成されたとしても、
第1図(B)における形成されたパターンは、段差及び
厚さの差異のために、異なった大きさW2.W3.W4
を有する。そして、−船釣な方法によってホトレジスト
層3が除去されると、第1図(C)に示されているよう
なパターンがシリコン基板1上に形成される。
以上のように、集積素子上に多層及び段差がある場合、
エツチング比は悪くなる。
エツチング比は悪くなる。
第2図は、本発明に係るエツチング工程の流れ図であり
、第1図に示されている従来の工程の場合と同様な段差
を有するシリコン基板1上にエツチングされるべき絶縁
材料2を付着させた後、マスクとしてのホトレジスト層
3が付着させられる。
、第1図に示されている従来の工程の場合と同様な段差
を有するシリコン基板1上にエツチングされるべき絶縁
材料2を付着させた後、マスクとしてのホトレジスト層
3が付着させられる。
このマスクは、一定の大きさWlを有している。
次に、ホトレジスト層3は、電子ビーム打込み(E−b
eam IMP)工程を通して硬化させられる。電子ビ
ームに曝されたホトレジスト層は、硬化した材料4に変
化させられているマスク層となる。この時、パターンに
打ち込まれる線量は、電子ビーム装置を介して制御され
得る。
eam IMP)工程を通して硬化させられる。電子ビ
ームに曝されたホトレジスト層は、硬化した材料4に変
化させられているマスク層となる。この時、パターンに
打ち込まれる線量は、電子ビーム装置を介して制御され
得る。
エツチング剤を注入することによってエツチングされる
と、エツチングされるべき絶縁材料2はエツチングされ
得、そして、ホトレジストが硬化した材料4はその上部
が僅かに変化させられるが、マスクの一定の大きさは、
第2図(C)に示されているように、ホトレジストの厚
さによっては変化させられない。
と、エツチングされるべき絶縁材料2はエツチングされ
得、そして、ホトレジストが硬化した材料4はその上部
が僅かに変化させられるが、マスクの一定の大きさは、
第2図(C)に示されているように、ホトレジストの厚
さによっては変化させられない。
ホトレジストが硬化した材料4が一般的な方法で除去さ
れると、所望のパターンがシリコン基板1上に得られる
。即ち、電子ビーム打込み工程によってホトレジストを
硬化した材料4に変化させることにより、マスクの大き
さWlとほぼ同じ大きさであるところのパターンの大き
さW5 (≦W1)が得られるので、エツチングする際
の選択比を大きく改善することが可能になる。
れると、所望のパターンがシリコン基板1上に得られる
。即ち、電子ビーム打込み工程によってホトレジストを
硬化した材料4に変化させることにより、マスクの大き
さWlとほぼ同じ大きさであるところのパターンの大き
さW5 (≦W1)が得られるので、エツチングする際
の選択比を大きく改善することが可能になる。
[発明の効果]
以上のように、本発明は、マスク層であるホトレジスト
を硬化させる工程において電子ビームを打ち込むことに
よって硬化した材料を形成することにより、エツチング
される際のマスク層の変化の大きさを減少させ、もって
選択比を大きく改善することができるので、多層及び段
差を要求される超高密度集積素子を製造する際の精度を
向上させることができるという効果を奏する。
を硬化させる工程において電子ビームを打ち込むことに
よって硬化した材料を形成することにより、エツチング
される際のマスク層の変化の大きさを減少させ、もって
選択比を大きく改善することができるので、多層及び段
差を要求される超高密度集積素子を製造する際の精度を
向上させることができるという効果を奏する。
第1図は、従来の半導体製造工程におけるエツチング工
程の流れ図、及び 第2図は、本発明に係る半導体製造工程におけるエツチ
ング工程の流れ図である。 1・・・シリコン基板 2・・・絶縁材料 3・・・ホトレジスト層 4・・・硬化した材料
程の流れ図、及び 第2図は、本発明に係る半導体製造工程におけるエツチ
ング工程の流れ図である。 1・・・シリコン基板 2・・・絶縁材料 3・・・ホトレジスト層 4・・・硬化した材料
Claims (1)
- 【特許請求の範囲】 1、半導体製造工程におけるエッチング選択度を改善す
るための方法であって、 (A)段差を有するシリコン基板(1)上にエッチング
されるべき材料(2)を付着させる工程、及び該エッチ
ングされるべき材料(2)上にマスク層としてのホトレ
ジスト(3)を付着させる工程、 (B)該ホトレジスト(3)を紫外線処理によって硬化
させる工程、並びに (C)エッチング剤を注入した後、該ホトレジスト(3
)を除去する工程、 を含むものにおいて、 前記工程(B)が、前記ホトレジストに電子ビームを打
ち込むことによって行われ、もって、硬化した材料から
なるマスク層を形成することを特徴とする方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR88-16276 | 1988-12-07 | ||
KR880016276 | 1988-12-07 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02174121A true JPH02174121A (ja) | 1990-07-05 |
Family
ID=19279944
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17135789A Pending JPH02174121A (ja) | 1988-12-07 | 1989-07-04 | 半導体製造工程におけるエッチング選択度を改善するための方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02174121A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003051443A (ja) * | 2001-06-28 | 2003-02-21 | Hynix Semiconductor Inc | 半導体素子の微細パターン形成方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58207044A (ja) * | 1982-05-10 | 1983-12-02 | ブリテイシユ・テレコミユニケ−シヨンズ | レジスト物質の固化方法 |
-
1989
- 1989-07-04 JP JP17135789A patent/JPH02174121A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58207044A (ja) * | 1982-05-10 | 1983-12-02 | ブリテイシユ・テレコミユニケ−シヨンズ | レジスト物質の固化方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003051443A (ja) * | 2001-06-28 | 2003-02-21 | Hynix Semiconductor Inc | 半導体素子の微細パターン形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100891247B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
JPS61194834A (ja) | ポリシリコンのエツチング方法 | |
JPH0212810A (ja) | 半導体装置の形成方法 | |
US9613813B2 (en) | Method for improving critical dimension variability by implanting argon or silicon ions into a patterned mask | |
US20030222345A1 (en) | Stabilization of resist material through ion implantation | |
US5885756A (en) | Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby | |
US5064748A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
JPH08227873A (ja) | 半導体装置の製造方法 | |
JPH02174121A (ja) | 半導体製造工程におけるエッチング選択度を改善するための方法 | |
US4826754A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
KR100472029B1 (ko) | 포토레지스트의 선택비 제어방법 | |
EP0104235A4 (en) | METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS. | |
JP3439488B2 (ja) | 半導体装置の製造方法 | |
KR0179339B1 (ko) | 감광막패턴 형성방법 | |
JPH1041309A (ja) | 半導体装置の配線形成方法 | |
KR20010027172A (ko) | 반도체 장치의 패턴 형성방법 | |
KR0172718B1 (ko) | 반도체 소자의 형성방법 | |
JPH03297137A (ja) | 半導体装置の製造方法 | |
KR19980037280A (ko) | 포토레지스트패턴 형성방법 | |
KR100187370B1 (ko) | 반도체장치의 패턴형성방법 | |
JP3149601B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
KR20010004081A (ko) | 반도체 장치의 포토레지스트 패턴 형성방법 | |
KR0165417B1 (ko) | 반도체 장치의 미세 패턴 제조방법 | |
JPS6054775B2 (ja) | ドライ現像方法 | |
JPS61128524A (ja) | 微細パタ−ン形成方法 |