JPS61194834A - ポリシリコンのエツチング方法 - Google Patents

ポリシリコンのエツチング方法

Info

Publication number
JPS61194834A
JPS61194834A JP61034046A JP3404686A JPS61194834A JP S61194834 A JPS61194834 A JP S61194834A JP 61034046 A JP61034046 A JP 61034046A JP 3404686 A JP3404686 A JP 3404686A JP S61194834 A JPS61194834 A JP S61194834A
Authority
JP
Japan
Prior art keywords
polysilicon
polysilicon film
etching
film
etch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61034046A
Other languages
English (en)
Inventor
フランシーン・ワイ・ロブ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPS61194834A publication Critical patent/JPS61194834A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/924—To facilitate selective etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の分野） 本発明は、一般に、エッチマスクを使用せずにポリシリ
コンをエツチングすることに関する。更に特定すれば、
本発明は、ポリシリコン膜を処理してエツチングレート
が膜の未処理部分より小さい膜部分を作り出す方法に関
する。
（発明の背景） ポリシリコン膜の半導体工業における使用が増大してき
ている。このような膜は、たとえば、ＭＯ３Ｉ置内のゲ
ート導体として使用されている。
もちろん、集積回路を製造する際に膜を使用するには膜
をエンチングする方法が必要である。塩素（ｃｈｌｏｒ
ｉｎｅ）あるいは塩素／フッ化炭素（ｆｌｕｏｒｏ−ｃ
ａｒｂｏｎ）のプラズマがポリシリコンをエッチするこ
とは周知である。しかしながら、ポリシリコン膜の部分
が除去されないようにするためには、それらの部分をエ
ッチマスクで保護する必要がある。
一般的には、このエッチマスクはパターンを有するフォ
トレジストの形をなす。明らかに、エッチマスクを付着
させ、パターンを作り、除去する必要から、膜をエッチ
する費用がかなり大きくなっている。
（発明の要約） したがって、本発明の目的は、ポリシリコン膜をエツチ
ングする改良された方法を提供することである。
本発明の更に他の目的は、エッチマスクを使用する必要
のないポリシリコン膜のエツチング方法を提供すること
である。
本発明の、これらのおよび他の目的と利点とは、ポリシ
リコン膜の部分をイオンボンバードメントにより処理し
、次いでポリシリコン膜全体をポリシリコンエッチャン
ト（ｅｔｃｈａｎｔ）にさらすことにより得られる。未
処理のまま残されているポリシリコンの部分は膜の処理
された部分に関して選択的にエッチされることがわかる
。このように、エッチマスクを使用せずにポリシリコン
膜にパターンをエッチすることが可能になる。
本発明のこれらのおよび他の目的と利点とは、当業者に
は、図面とともに述べる以下の詳細な説明から明らかに
なるであろう。
（実施例の説明） 第１図と第２図とは、断面図で、本発明の原理にしたが
う基板１０上のポリシリコン膜１２の処理を示している
。ポリシリコン膜を精細にエッチすることが必要になる
非常に一般的なプロセスはポリシリコンゲートＭＯ３装
置の製造である。ポリシリコン膜を使用するこの例およ
び他の例において、実際の構造はおそらく第１図および
第２図に示すものよりももう少し複雑であろう。しかし
ながら、この複雑さによって本発明の原理が変ることは
ない。第１図は基板１０の上に横たわるポリシリコン膜
１２を示す。科学的蒸着（ＣＶＤ）のような、ポリシリ
コン膜を基板に付着させる多くの方法は既知でありここ
には詳述しないことにする。
どんな理由であろうと、基板１０に部分１３を残し、残
りを除去することによりポリシリコン膜１２のパターン
を作ることが望まれる。本発明にしたがってこの結果を
得る際の第１の段階はポリシリコン膜１２の部分１３を
イオンボンバードメントで処理することである。ポリシ
リコン膜１２の部分１３に打ち当るイオンを一般に矢印
１４で示す。
当業者には明らかであるように、２つの技術がイオンボ
ンバードメントでポリシリコン膜を選択的に処理するた
めに適切なものとして直ちに思い当る。最初のものは、
一般に直接書込み技術と言われることもあるが、直径が
形成すべき構造の最小形体より小さい精密に集束された
イオンビームを使用する。ビームは陰極線管の電子ビー
ムと同様な方法でポリシリコン膜の表面を横断して走査
される。除去すべきポリシリコン膜の領域と残すべき領
域との間に希望の露光差を与えるには全面を走査すると
きにイオンビームの強さを変えるか、イオンビームを除
去すべきポリシリコンの領域だけを露光するように向け
るかすればよい。適当と思われる他の技術で投影法と言
われることがあるものは、比較的広く平行化したイオン
ビームを使用してポリシリコン膜を膜のある区域を露光
から保護するマスクを介して露光する。このプロセスは
ウェーハ全体を多数の個別のダイに関するマスクを備え
たマスクを介して一度に露光することにより、あるいは
、ウェーハ上の各ダイを個々に順々に露光するステッパ
を用いて行うことができる。
第２図は本発明の原理にしたがってポリシリコン膜１２
を処理する際の第２段階の結果を示している。基板１０
上のポリシリコン膜１２の全体がポリシリコンエッチャ
ントにざらされている。ポリシリコン膜１２の部分１３
はポリシリコンエッチャントの作用による影響を実質的
に受けていないが、膜１２の残りは除去されて基板１０
が露出している。このポリシリコンの選択的除去はイオ
ンボンバードメントにざらされる部分とそれほどざらさ
れない部分とのエッチレートが異なる結果起るものであ
る。
第３図は本発明の原理によりポリシリコン膜を処理する
際の各段階を示す流れ図である。プロセスの第１段階は
除去すべきポリシリコン膜の部分をイオンボンバードメ
ントにより処理することである。適切な処理の特定の例
は以下に示す。プロセスの第２段階は処理ずみの部分お
よび未処理の部分ともにポリシリコン層全体をポリシリ
コンエッチャントにさらすことである。今度も、適切な
エッチャントの特定の例は以下に示す。ここに）ホべた
プロセスではポリシリコンのエツチングの間にポリシリ
コン膜に載せるマスキング層を必要としない。
叢に この例によるポリシリコン膜の処理ではエッチ後桟して
おく膜の部分を圧力１５０ミクロンの水素プラズマに約
２０分間さらす。この処理はドーナツ型反応器内でウェ
ーハをポリイミドでおおった陰極に載置して行う。１３
．５６ＭＨｚの周波数で電力が２５０ワツトの無線周波
数エネルギを加える。流量が３６３ＣＣＭのＨ（水素）
を使用する。処理後、ポリシリコン膜を塩素プラズマ中
でエッチする。使用する特定のエツチング機械はパーキ
ン−ニルマー社（Ｐｅｒｋｉｎ　Ｅｌｍｅｒｃｏｒｐｏ
ｒａｔｉｏｎ）から入手することができコーナーストー
ン型と名付けられている。この特定の構成では黒鉛の上
ＭＳ電極を使用する。圧力は８００ミクロンに保ち、塩
素の流量は１１００５ＣＣである。
この特定のエツチング機はプラズマを発生するのに２０
０キロヘルツの電源を使用している。上述のようにざら
したポリシリコン膜の未処理部分はイオンボンバードメ
ント処理にさらした部分の約１．３倍も早くエッチされ
ることがわかった。
例２： この例ではイオンボンバードメント処理をアプライド・
マテリアルズ社（Ａｐｐｌｉｅｄ　Ｍａｔｅｒｉａｌｓ
ｃｏｒｐｏｒａｔ　１ｏｎ）から入手できＡＭＥ８１１
０型と名付けられている反応器内で行う。この場合、処
理は圧力が５ミクロンの酸素プラズマで１４分間行う。
酸素の流量は２０３ＣＣＭで加える電力は８００ワツト
である。この例によるエッチプロセスは例１に述べたも
のと同じである。ポリシリコン膜の未処理部分は膜の処
理ずみ部分の１．８倍も早くエッチすることがわかった
。
イオンボンバードメントに必要な時間の長さに関しては
、以下の情報が得られている。この情報は例２に関する
上述のプロセスに適用される。イオンボンバードメント
処理に１分間さらすと初期Ｃすなわち１０秒未満）のエ
ッチレートが毎秒８５オングストロームから毎秒５５オ
ングストロームに変り、終末（すなわち全エッチ時間の
１０秒を超える）エッチレートが毎秒９３オングストロ
ームから毎秒７７オングストロームに変った。
イオンボンバードメント処理に７分さらした場合、初期
エッチレートは毎秒４４オングストロームであり、終末
エッチレートは毎秒７４オングストロームであった。イ
オンボンバードメントに１４分ざらした後初期エッチレ
ートは毎秒３３オングストロームであり、終末エッチレ
ートは毎秒７０オングストロームでおった。
（発明の効果） 当業者には上記から明らかなように、ポリシリコン膜を
エツチングする改良された方法が開示された。本発明に
よるプロセスはポリシリコン膜をエッチしてこれにパタ
ーンを形成する方法を提供する。この方法はエッチプロ
セス中ポリシリコン膜に載置するエッチマークの存在を
必要としない。
本発明によるプロセスはポリシリコン膜をエッチするか
なり低価格な方法の可能性を提示するものである。
【図面の簡単な説明】
第１図は本発明のプロセスの一段階を示す基板とポリシ
リコン膜との断面図である。 第２図は本発明のプロセスの他の段階を示す基板とポリ
シリコン膜との断面図である。 第３図は本発明のプロセスの各段階を示す流れ図である
。 １０・・・基板、　１２・・・ポリシリコン膜、１３・
・・ポリシリコン膜の部分。

Claims (1)

  1. 【特許請求の範囲】 １、ポリシリコン膜の一部をイオンボンバードメントで
    処理する段階と、 前記ポリシリコン膜の処理部と未処理部の双方をポリシ
    リコンエッチャントにさらす段階と、を具備することを
    特徴とするポリシリコンのエッチング方法。 ２、前記処理する段階は更に、 前記ポリシリコン層の前記部分を水素プラズマおよび酸
    素プラズマのいずれかにさらす段階を含む特許請求の範
    囲第１項に記載の方法。
JP61034046A 1985-02-25 1986-02-20 ポリシリコンのエツチング方法 Pending JPS61194834A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/705,161 US4601778A (en) 1985-02-25 1985-02-25 Maskless etching of polysilicon
US705161 1996-08-29

Publications (1)

Publication Number Publication Date
JPS61194834A true JPS61194834A (ja) 1986-08-29

Family

ID=24832296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61034046A Pending JPS61194834A (ja) 1985-02-25 1986-02-20 ポリシリコンのエツチング方法

Country Status (2)

Country Link
US (1) US4601778A (ja)
JP (1) JPS61194834A (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8402859A (nl) * 1984-09-18 1986-04-16 Philips Nv Werkwijze voor het vervaardigen van submicrongroeven in bijvoorbeeld halfgeleidermateriaal en met deze werkwijze verkregen inrichtingen.
US4924287A (en) * 1985-01-20 1990-05-08 Avner Pdahtzur Personalizable CMOS gate array device and technique
GB2172427A (en) * 1985-03-13 1986-09-17 Philips Electronic Associated Semiconductor device manufacture using a deflected ion beam
EP0238690B1 (en) * 1986-03-27 1991-11-06 International Business Machines Corporation Process for forming sidewalls
US4715941A (en) * 1986-04-14 1987-12-29 International Business Machines Corporation Surface modification of organic materials to improve adhesion
US4908094A (en) * 1986-04-14 1990-03-13 International Business Machines Corporation Method for laminating organic materials via surface modification
IL82113A (en) * 1987-04-05 1992-08-18 Zvi Orbach Fabrication of customized integrated circuits
US5186788A (en) * 1987-07-23 1993-02-16 Matsushita Electric Industrial Co., Ltd. Fine pattern forming method
US4880493A (en) * 1988-06-16 1989-11-14 The United States Of America As Represented By The United States Department Of Energy Electronic-carrier-controlled photochemical etching process in semiconductor device fabrication
US5041361A (en) * 1988-08-08 1991-08-20 Midwest Research Institute Oxygen ion-beam microlithography
US4960675A (en) * 1988-08-08 1990-10-02 Midwest Research Institute Hydrogen ion microlithography
US5092957A (en) * 1989-11-24 1992-03-03 The United States Of America As Represented By The United States Department Of Energy Carrier-lifetime-controlled selective etching process for semiconductors using photochemical etching
US5189504A (en) * 1989-12-11 1993-02-23 Nippon Telegraph And Telephone Corporation Semiconductor device of MOS structure having p-type gate electrode
US5286340A (en) * 1991-09-13 1994-02-15 University Of Pittsburgh Of The Commonwealth System Of Higher Education Process for controlling silicon etching by atomic hydrogen
US5155657A (en) * 1991-10-31 1992-10-13 International Business Machines Corporation High area capacitor formation using material dependent etching
US5153813A (en) * 1991-10-31 1992-10-06 International Business Machines Corporation High area capacitor formation using dry etching
ATE168500T1 (de) * 1992-04-29 1998-08-15 Siemens Ag Verfahren zur herstellung eines kontaktlochs zu einem dotierten bereich
JP3454951B2 (ja) * 1994-12-12 2003-10-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE19710375C2 (de) * 1997-03-13 2002-11-07 Micronas Semiconductor Holding Verfahren zum Herstellen von räumlich strukturierten Bauteilen
US6309975B1 (en) 1997-03-14 2001-10-30 Micron Technology, Inc. Methods of making implanted structures
US5930659A (en) * 1997-12-05 1999-07-27 Advanced Microdevices, Inc. Forming minimal size spaces in integrated circuit conductive lines
US6200491B1 (en) 1999-03-23 2001-03-13 Xerox Corporation Fabrication process for acoustic lens array for use in ink printing
WO2001018859A1 (en) 1999-09-10 2001-03-15 Unaxis Usa Inc. Magnetic pole fabrication process and device
US6547975B1 (en) 1999-10-29 2003-04-15 Unaxis Usa Inc. Magnetic pole fabrication process and device
US6458647B1 (en) * 2001-08-27 2002-10-01 Infineon Technologies Ag Process flow for sacrificial collar with poly mask
KR100877256B1 (ko) * 2007-05-21 2009-01-09 주식회사 동부하이텍 반도체 소자의 게이트 전극 형성 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5650514A (en) * 1979-10-01 1981-05-07 Mitsubishi Electric Corp Formation of fine pattern
JPS56114328A (en) * 1980-02-14 1981-09-08 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPS57208142A (en) * 1981-06-17 1982-12-21 Toshiba Corp Method for forming fine pattern

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4069096A (en) * 1975-11-03 1978-01-17 Texas Instruments Incorporated Silicon etching process
US4267011A (en) * 1978-09-29 1981-05-12 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device
JPS5656636A (en) * 1979-10-13 1981-05-18 Mitsubishi Electric Corp Processing method of fine pattern
US4383885A (en) * 1980-02-06 1983-05-17 Bell Telephone Laboratories, Incorporated Reactive sputter etching of polysilicon utilizing a chlorine etch gas
US4438556A (en) * 1981-01-12 1984-03-27 Tokyo Shibaura Denki Kabushiki Kaisha Method of forming doped polycrystalline silicon pattern by selective implantation and plasma etching of undoped regions
US4377437A (en) * 1981-05-22 1983-03-22 Bell Telephone Laboratories, Incorporated Device lithography by selective ion implantation
GB2121198A (en) * 1982-05-26 1983-12-14 Philips Electronic Associated Plasma-etch resistant mask formation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5650514A (en) * 1979-10-01 1981-05-07 Mitsubishi Electric Corp Formation of fine pattern
JPS56114328A (en) * 1980-02-14 1981-09-08 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPS57208142A (en) * 1981-06-17 1982-12-21 Toshiba Corp Method for forming fine pattern

Also Published As

Publication number Publication date
US4601778A (en) 1986-07-22

Similar Documents

Publication Publication Date Title
JPS61194834A (ja) ポリシリコンのエツチング方法
US4473437A (en) Dry etching method for organic material layers
CA1160759A (en) High-selectivity plasma-assisted etching of resist- masked layer
JP2000091318A (ja) 半導体装置の製造方法
US20010005638A1 (en) Method for removing photoresist layer
JPH10172960A (ja) アッシング方法
JP2639372B2 (ja) 半導体装置の製造方法
JPS60171726A (ja) 半導体デバイスの製造方法
JPH05160022A (ja) 半導体装置の製造方法
JPS6227384B2 (ja)
JPS6236826A (ja) アツシング方法
KR100236089B1 (ko) 반도체 소자의 콘택홀 형성방법
JPH07106310A (ja) ドライエッチング方法
JPH03110563A (ja) パターン形成方法
KR100312985B1 (ko) 반도체소자제조방법
JPH118222A (ja) シリコン基板の加工方法
JPH0464459B2 (ja)
KR960013140B1 (ko) 반도체 소자의 제조 방법
JPS6054775B2 (ja) ドライ現像方法
JPH10274700A (ja) 超微細加工方法
JPS61231720A (ja) 基板のプラズマ・エツチング方法
JPH01214025A (ja) 半導体装置の製造方法
JPH05303210A (ja) パターン形成方法
JPH01243426A (ja) レジスト膜のエツチング方法
JPH05121310A (ja) レジスト・パターンの形成方法