JPH05160022A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05160022A JPH05160022A JP3324281A JP32428191A JPH05160022A JP H05160022 A JPH05160022 A JP H05160022A JP 3324281 A JP3324281 A JP 3324281A JP 32428191 A JP32428191 A JP 32428191A JP H05160022 A JPH05160022 A JP H05160022A
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- ashing
- residue
- impurities
- phosphorus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Plasma Technology (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 酸素プラズマのアッシングでは除去しきれな
いレジスト残渣などを、水洗などの湿式処理を施すこと
無くすべてドライ処理で行うようにするものである。 【構成】 まず、酸素プラズマでフォトレジストパター
ン２をアッシングし、次いで水素プラズマで残渣５をア
ッシングする。
いレジスト残渣などを、水洗などの湿式処理を施すこと
無くすべてドライ処理で行うようにするものである。 【構成】 まず、酸素プラズマでフォトレジストパター
ン２をアッシングし、次いで水素プラズマで残渣５をア
ッシングする。
Description
【０００１】
【産業上の利用分野】本発明は、フォトレジストを除去
する半導体装置の製造方法に関する。
する半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体基板上に微細なパターンを形成す
る製造工程は、フォトレジストを用いたフォトリソグラ
フィにより行っている。この微細なパターンを形成した
フォトレジストは、イオン注入工程やエッチング工程を
経た後、除去される。
る製造工程は、フォトレジストを用いたフォトリソグラ
フィにより行っている。この微細なパターンを形成した
フォトレジストは、イオン注入工程やエッチング工程を
経た後、除去される。
【０００３】従来このレジストの除去は、東京応化製の
ＯＰＭ−Ａ１２５０に代表されるバレル型のプラズマ装
置や、同社のＴＣＡ−２４００に代表される低ダメージ
型ダウンフロー方式のアッシャーを使用し、酸素プラズ
マによるアッシングで行っていた。
ＯＰＭ−Ａ１２５０に代表されるバレル型のプラズマ装
置や、同社のＴＣＡ−２４００に代表される低ダメージ
型ダウンフロー方式のアッシャーを使用し、酸素プラズ
マによるアッシングで行っていた。
【０００４】
【発明が解決しようとする課題】イオン注入を高濃度
（ドーズ量３．０Ｅ１５cm-2）に行ったフォトレジスト
は、注入したイオンがフォトレジスト成分と酸化物など
の化合物を生成する。このため酸素プラズマではそれら
の化合物がアッシングされず残渣としてのこり、それを
除去するためには水洗などの湿式処理を併用する必要が
あった。
（ドーズ量３．０Ｅ１５cm-2）に行ったフォトレジスト
は、注入したイオンがフォトレジスト成分と酸化物など
の化合物を生成する。このため酸素プラズマではそれら
の化合物がアッシングされず残渣としてのこり、それを
除去するためには水洗などの湿式処理を併用する必要が
あった。
【０００５】また湿式処理を行うことによりコンタミネ
ーションの増加など付随する問題点もあった。
ーションの増加など付随する問題点もあった。
【０００６】この発明は上記のような問題を解決するた
めになされたものであり、酸素プラズマのアッシングで
は除去しきれないレジスト残渣などの除去を水洗などの
湿式処理を施すこと無くすべてドライ処理で行うように
するものである。
めになされたものであり、酸素プラズマのアッシングで
は除去しきれないレジスト残渣などの除去を水洗などの
湿式処理を施すこと無くすべてドライ処理で行うように
するものである。
【０００７】
【課題を解決するための手段】以上のような問題を解決
するために本発明は、酸素プラズマによるアッシング
と、半導体装置の製造に使用する不純物等の金属及びオ
ニウム化合物などと揮発性化合物を生成するガスのプラ
ズマによるアッシングを併用してフォトレジストの除去
を行う。
するために本発明は、酸素プラズマによるアッシング
と、半導体装置の製造に使用する不純物等の金属及びオ
ニウム化合物などと揮発性化合物を生成するガスのプラ
ズマによるアッシングを併用してフォトレジストの除去
を行う。
【０００８】
【作用】基板上のフォトレジストとフォトレジストの不
純物酸化物などによる残渣とを除去する。
純物酸化物などによる残渣とを除去する。
【０００９】
【実施例】以下、本発明の実施例を図について説明す
る。図１は、フォトレジストのパターンを形成した半導
体基板に不純物をイオン注入法で拡散させた状態を示す
断面図である。
る。図１は、フォトレジストのパターンを形成した半導
体基板に不純物をイオン注入法で拡散させた状態を示す
断面図である。
【００１０】１はシリコン基板、２はシリコン基板１上
に形成されたフォトレジストパターン、３はフォトレジ
ストパターン２の上層部の燐などの不純物が注入された
変質層、４はシリコン基板１に形成された不純物領域で
ある。
に形成されたフォトレジストパターン、３はフォトレジ
ストパターン２の上層部の燐などの不純物が注入された
変質層、４はシリコン基板１に形成された不純物領域で
ある。
【００１１】変質層３は燐などの不純物が注入されてお
り、酸素ガスプラズマではアッシングされない不純物の
酸化物や不純物と炭化水素が結合した化合物が生成され
ている。したがって図１（ａ）の状態のものを酸素ガス
プラズマで処理すると、図１（ｂ）に示すように変質層
３の一部が残渣５として残る。
り、酸素ガスプラズマではアッシングされない不純物の
酸化物や不純物と炭化水素が結合した化合物が生成され
ている。したがって図１（ａ）の状態のものを酸素ガス
プラズマで処理すると、図１（ｂ）に示すように変質層
３の一部が残渣５として残る。
【００１２】ここで酸素ガスプラズマによる処理の後、
水素ガスプラズマによる処理を行うと図１（ｃ）に示す
ように残渣５は除去される。これは、水素プラズマ中に
は還元性水素ラジカルが生成され、この還元性水素ラジ
カルは燐や砒素などの酸化物や炭化水素と燐，砒素など
の化合物と反応して揮発性の化合物を生成するためであ
る。
水素ガスプラズマによる処理を行うと図１（ｃ）に示す
ように残渣５は除去される。これは、水素プラズマ中に
は還元性水素ラジカルが生成され、この還元性水素ラジ
カルは燐や砒素などの酸化物や炭化水素と燐，砒素など
の化合物と反応して揮発性の化合物を生成するためであ
る。
【００１３】なお、上記実施例では、酸素プラズマの処
理の後水素プラズマの処理を行ったが、水素プラズマの
処理を行った後、酸素プラズマの処理を行ってもよい。
図２は、不純物をイオン注入法で拡散させた状態のフォ
トレジストのパターンを形成した半導体基板を水素プラ
ズマで処理した後酸素プラズマの処理する状態を示す断
面図である。
理の後水素プラズマの処理を行ったが、水素プラズマの
処理を行った後、酸素プラズマの処理を行ってもよい。
図２は、不純物をイオン注入法で拡散させた状態のフォ
トレジストのパターンを形成した半導体基板を水素プラ
ズマで処理した後酸素プラズマの処理する状態を示す断
面図である。
【００１４】６は水素プラズマ中に生成される還元性水
素ラジカル、７は変質層３中の燐と還元性水素ラジカル
との還元反応により生成離脱する燐水素化合物である。
他は、図１と同様である。
素ラジカル、７は変質層３中の燐と還元性水素ラジカル
との還元反応により生成離脱する燐水素化合物である。
他は、図１と同様である。
【００１５】まず図２（ｂ）に示すように水素プラズマ
でアッシング処理を行い、続いて図２（ｃ）の状態にな
ったら酸素プラズマでアッシング処理を行う。このこと
により図２（ｄ）に示すようにフォトレジストのパター
ンは残渣無く除去される。
でアッシング処理を行い、続いて図２（ｃ）の状態にな
ったら酸素プラズマでアッシング処理を行う。このこと
により図２（ｄ）に示すようにフォトレジストのパター
ンは残渣無く除去される。
【００１６】また上記実施例では、イオン注入後のフォ
トレジストを対象としたが、それに限定するものではな
い。以下にその実施例を示す。
トレジストを対象としたが、それに限定するものではな
い。以下にその実施例を示す。
【００１７】図３に示したフォトレジストパターン２を
東京応化製ＯＰＭ−Ａ１２５０で酸素ガスを使用しその
圧力を２．０Torrとし、出力を８００Wで３０分処理し
た後、微量に残った残渣８をＥＣＲ源を備えたプラズマ
エッチング装置（例えば住友金属製ＥＲ−３０００）を
用いて窒素ガスを使用し、ガス流量３０sccm/mTorr，マ
イクロ波パワー１kW，ＲＦパワー０〜１０W，コイルカ
レント０〜２０Aで１５秒間処理をすることにより、残
渣８は除去された。
東京応化製ＯＰＭ−Ａ１２５０で酸素ガスを使用しその
圧力を２．０Torrとし、出力を８００Wで３０分処理し
た後、微量に残った残渣８をＥＣＲ源を備えたプラズマ
エッチング装置（例えば住友金属製ＥＲ−３０００）を
用いて窒素ガスを使用し、ガス流量３０sccm/mTorr，マ
イクロ波パワー１kW，ＲＦパワー０〜１０W，コイルカ
レント０〜２０Aで１５秒間処理をすることにより、残
渣８は除去された。
【００１８】またガスの組成として窒素と水素の混合比
が８対２の混合ガスを使用しても同様の効果があった。
が８対２の混合ガスを使用しても同様の効果があった。
【００１９】なお、酸素ガスプラズマで除去されない不
純物を含むフォトレジストをアッシングするためのガス
としては、プラズマアッシングの条件下で燐や砒素など
と反応して揮発性化合物を生成するガスならばどれでも
よく、ＮＨ2，Ｈ2Ｓ，ＣxＨy，ＨＣＮ，ＳｉＨ4／ＮＦ3
等のガスでもよく、それらを酸素ガスと混合して使用し
て１段階のアッシングによる処理でもよい。
純物を含むフォトレジストをアッシングするためのガス
としては、プラズマアッシングの条件下で燐や砒素など
と反応して揮発性化合物を生成するガスならばどれでも
よく、ＮＨ2，Ｈ2Ｓ，ＣxＨy，ＨＣＮ，ＳｉＨ4／ＮＦ3
等のガスでもよく、それらを酸素ガスと混合して使用し
て１段階のアッシングによる処理でもよい。
【００２０】また、アッシング対象となるフォトレジス
トは、エキシマレーザーに感度を持ち各種オニウム塩な
どを含む化学増幅型のフォトレジストでもよい。この場
合、フォトレジストパターンを所定の加工が終了した後
に除去する工程において、Ｏ2 プラズマアッシング処理
をした後、活性ラジカルの生成効率の優れたＥＣＲ源を
用いたＨ2／Ｎ2プラズマ（組成５／９５vol%）でアッシ
ングを行う。
トは、エキシマレーザーに感度を持ち各種オニウム塩な
どを含む化学増幅型のフォトレジストでもよい。この場
合、フォトレジストパターンを所定の加工が終了した後
に除去する工程において、Ｏ2 プラズマアッシング処理
をした後、活性ラジカルの生成効率の優れたＥＣＲ源を
用いたＨ2／Ｎ2プラズマ（組成５／９５vol%）でアッシ
ングを行う。
【００２１】ＥＣＲ源を用いたＨ2／Ｎ2プラズマ（組成
５／９５vol%）で処理条件がガス流量３０sccm/mTorr，
マイクロ波パワー１kW，ＲＦパワー０〜１０W ，コイル
カレント０〜２０A でアッシング処理を１５秒処理を行
うことで残渣の無い清浄な基板表面を得ることができ
た。
５／９５vol%）で処理条件がガス流量３０sccm/mTorr，
マイクロ波パワー１kW，ＲＦパワー０〜１０W ，コイル
カレント０〜２０A でアッシング処理を１５秒処理を行
うことで残渣の無い清浄な基板表面を得ることができ
た。
【００２２】
【発明の効果】以上のように本発明では、酸素ガスにプ
ラズマによるアッシングで除去できない残渣を、活性化
することによりその残渣と反応して揮発性化合物を生成
するガスのプラズマによるアッシング処理と、酸素ガス
プラズマによるアッシング処理とを組合わせることによ
り、酸素ガスプラズマだけでは除去できなかった残渣を
ウエット処理すること無く除去できるという効果があ
る。。
ラズマによるアッシングで除去できない残渣を、活性化
することによりその残渣と反応して揮発性化合物を生成
するガスのプラズマによるアッシング処理と、酸素ガス
プラズマによるアッシング処理とを組合わせることによ
り、酸素ガスプラズマだけでは除去できなかった残渣を
ウエット処理すること無く除去できるという効果があ
る。。
【００２３】また活性化したラジカルによる処理なの
で、運動エネルギーをもつ反応性イオンによる処理に比
較してウエハダメージが少ないという効果もある。
で、運動エネルギーをもつ反応性イオンによる処理に比
較してウエハダメージが少ないという効果もある。
【図１】本発明の１実施例を示す不純物をイオン注入法
で拡散させた半導体基板上のフォトレジストのパターン
を除去していく状態を示す断面図である。
で拡散させた半導体基板上のフォトレジストのパターン
を除去していく状態を示す断面図である。
【図２】本発明の他の実施例を示す不純物をイオン注入
法で拡散させた半導体基板上のフォトレジストのパター
ンを除去していく状態を示す断面図である。
法で拡散させた半導体基板上のフォトレジストのパター
ンを除去していく状態を示す断面図である。
【図３】本発明の他の実施例を示す半導体基板上のフォ
トレジストのパターンを除去していく状態を示す断面図
である。
トレジストのパターンを除去していく状態を示す断面図
である。
１ シリコン基板 ２ フォトレジストパターン ３ 変質層 ４ 不純物領域 ５ 残渣
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年８月２４日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】従来このレジストの除去は、バレル型のプ
ラズマ装置や、低ダメージ型ダウンフロー方式のアッシ
ャーを使用し、酸素プラズマによるアッシングで行って
いた。
ラズマ装置や、低ダメージ型ダウンフロー方式のアッシ
ャーを使用し、酸素プラズマによるアッシングで行って
いた。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正内容】
【００１７】図３に示したフォトレジストパターン２を
バレル式アッシャーで酸素ガスを使用しその圧力を２．
０Ｔｏｒｒとし、出力を８００Wで３０分処理した後、
微量に残った残渣８をＥＣＲ源を備えたプラズマエッチ
ング装置を用いて窒素ガスを使用し、ガス流量３０sccm
/mTorr，マイクロ波パワー１kW，ＲＦパワー０〜１０
W，コイルカレント０〜２０Aで１５秒間処理をすること
により、残渣８は除去された。
バレル式アッシャーで酸素ガスを使用しその圧力を２．
０Ｔｏｒｒとし、出力を８００Wで３０分処理した後、
微量に残った残渣８をＥＣＲ源を備えたプラズマエッチ
ング装置を用いて窒素ガスを使用し、ガス流量３０sccm
/mTorr，マイクロ波パワー１kW，ＲＦパワー０〜１０
W，コイルカレント０〜２０Aで１５秒間処理をすること
により、残渣８は除去された。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正内容】
【００１９】なお、酸素ガスプラズマで除去されない不
純物を含むフォトレジストをアッシングするためのガス
としては、プラズマアッシングの条件下で燐や砒素など
と反応して揮発性化合物を生成するガスならばどれでも
よく、ＮＨ 3 ，Ｈ2Ｓ，ＣxＨy，ＨＣＮ，ＳｉＨ4／ＮＦ3
等のガスでもよく、それらを酸素ガスと混合して使用し
て１段階のアッシングによる処理でもよい。
純物を含むフォトレジストをアッシングするためのガス
としては、プラズマアッシングの条件下で燐や砒素など
と反応して揮発性化合物を生成するガスならばどれでも
よく、ＮＨ 3 ，Ｈ2Ｓ，ＣxＨy，ＨＣＮ，ＳｉＨ4／ＮＦ3
等のガスでもよく、それらを酸素ガスと混合して使用し
て１段階のアッシングによる処理でもよい。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正内容】
【００２２】
【発明の効果】以上のように本発明では、酸素ガスにプ
ラズマによるアッシングで除去できない残渣を、活性化
することによりその残渣と反応して揮発性化合物を生成
するガスのプラズマによるアッシング処理と、酸素ガス
プラズマによるアッシング処理とを組合わせることによ
り、酸素ガスプラズマだけでは除去できなかった残渣を
ウエット処理すること無く除去できるという効果があ
る。
ラズマによるアッシングで除去できない残渣を、活性化
することによりその残渣と反応して揮発性化合物を生成
するガスのプラズマによるアッシング処理と、酸素ガス
プラズマによるアッシング処理とを組合わせることによ
り、酸素ガスプラズマだけでは除去できなかった残渣を
ウエット処理すること無く除去できるという効果があ
る。
Claims (1)
- 【請求項１】 低圧力下の希薄な酸素ガスに高エネルギ
ーを与えることにより発生する酸素プラズマによるアッ
シングと、 半導体装置の製造に使用する不純物等の金属及びオニウ
ム化合物などと揮発性化合物を生成するガスの前記低圧
力下で前記高エネルギーを与えることにより発生するプ
ラズマによるアッシングとを組合わせることによりフォ
トレジストを除去する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3324281A JPH05160022A (ja) | 1991-12-09 | 1991-12-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3324281A JPH05160022A (ja) | 1991-12-09 | 1991-12-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05160022A true JPH05160022A (ja) | 1993-06-25 |
Family
ID=18164054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3324281A Pending JPH05160022A (ja) | 1991-12-09 | 1991-12-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05160022A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6417080B1 (en) | 1999-01-28 | 2002-07-09 | Canon Kabushiki Kaisha | Method of processing residue of ion implanted photoresist, and method of producing semiconductor device |
| US6465352B1 (en) | 1999-06-11 | 2002-10-15 | Nec Corporation | Method for removing dry-etching residue in a semiconductor device fabricating process |
| KR100413044B1 (ko) * | 1997-06-30 | 2004-03-09 | 주식회사 하이닉스반도체 | 반도체 장치의 비아홀 형성 방법 |
| KR100768707B1 (ko) * | 2005-12-19 | 2007-10-19 | 주식회사 대우일렉트로닉스 | 유기 발광 소자의 제조 방법 |
| JP2009094115A (ja) * | 2007-10-04 | 2009-04-30 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
| US20090176381A1 (en) * | 2008-01-08 | 2009-07-09 | Hitachi-Kokusai Electric Inc. | Method of manufacturing semiconductor device and substrate processing apparatus |
| JP2010056574A (ja) * | 2009-12-07 | 2010-03-11 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP2015529014A (ja) * | 2012-07-16 | 2015-10-01 | マットソン テクノロジー インコーポレイテッドＭａｔｔｓｏｎ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． | 純還元性プラズマ中で高アスペクト比のフォトレジストを除去する方法 |
-
1991
- 1991-12-09 JP JP3324281A patent/JPH05160022A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100413044B1 (ko) * | 1997-06-30 | 2004-03-09 | 주식회사 하이닉스반도체 | 반도체 장치의 비아홀 형성 방법 |
| US6417080B1 (en) | 1999-01-28 | 2002-07-09 | Canon Kabushiki Kaisha | Method of processing residue of ion implanted photoresist, and method of producing semiconductor device |
| US6465352B1 (en) | 1999-06-11 | 2002-10-15 | Nec Corporation | Method for removing dry-etching residue in a semiconductor device fabricating process |
| KR100768707B1 (ko) * | 2005-12-19 | 2007-10-19 | 주식회사 대우일렉트로닉스 | 유기 발광 소자의 제조 방법 |
| JP2009094115A (ja) * | 2007-10-04 | 2009-04-30 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
| KR101014811B1 (ko) * | 2007-10-04 | 2011-02-14 | 가부시키가이샤 히다치 고쿠사이 덴키 | 반도체 장치의 제조 방법 |
| US20090176381A1 (en) * | 2008-01-08 | 2009-07-09 | Hitachi-Kokusai Electric Inc. | Method of manufacturing semiconductor device and substrate processing apparatus |
| JP2010056574A (ja) * | 2009-12-07 | 2010-03-11 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP2015529014A (ja) * | 2012-07-16 | 2015-10-01 | マットソン テクノロジー インコーポレイテッドＭａｔｔｓｏｎ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． | 純還元性プラズマ中で高アスペクト比のフォトレジストを除去する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3879027B2 (ja) | イオン注入後にフォトレジストを除去するための処理方法 | |
| US5811358A (en) | Low temperature dry process for stripping photoresist after high dose ion implantation | |
| US20020134405A1 (en) | Reduction/oxidation material removal method | |
| JP4648900B2 (ja) | 基板からフォトレジストを除去する方法 | |
| JPS61194834A (ja) | ポリシリコンのエツチング方法 | |
| KR20040103073A (ko) | 반도체 제조공정에서의 포토레지스트 제거방법 | |
| JP2000091318A (ja) | 半導体装置の製造方法 | |
| US5503964A (en) | Resist removing method | |
| JPH05160022A (ja) | 半導体装置の製造方法 | |
| KR20030062200A (ko) | 레지스트 패턴 형성방법 | |
| JP3198667B2 (ja) | レジストの除去方法 | |
| KR100190498B1 (ko) | 다결정실리콘막의 에칭방법 | |
| JP2925751B2 (ja) | 半導体装置の製造方法 | |
| JPH04133325A (ja) | パターン形成方法 | |
| JP3263880B2 (ja) | 半導体基板の処理方法 | |
| JP3260165B2 (ja) | 薄膜素子の製造方法 | |
| JP3204012B2 (ja) | 半導体装置の製造方法 | |
| JPH02102528A (ja) | アッシング方法 | |
| JPH06349786A (ja) | 半導体装置の製造方法 | |
| JP3218722B2 (ja) | レジスト残渣除去方法 | |
| JP2001237229A (ja) | 基板処理方法および基板処理装置ならびにデバイス製造方法 | |
| KR100312985B1 (ko) | 반도체소자제조방법 | |
| JP3219501B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3079656B2 (ja) | ドライエッチング方法 | |
| US5418397A (en) | Semiconductor device having an interconnection pattern |