JP2010056574A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2010056574A
JP2010056574A JP2009277429A JP2009277429A JP2010056574A JP 2010056574 A JP2010056574 A JP 2010056574A JP 2009277429 A JP2009277429 A JP 2009277429A JP 2009277429 A JP2009277429 A JP 2009277429A JP 2010056574 A JP2010056574 A JP 2010056574A
Authority
JP
Japan
Prior art keywords
film
gas
electrode
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009277429A
Other languages
English (en)
Inventor
Hidetaka Nanbu
英高 南部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2009277429A priority Critical patent/JP2010056574A/ja
Publication of JP2010056574A publication Critical patent/JP2010056574A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】エッチング工程で生成される反応生成物による配線信頼性の低下を防ぐ半導体装置の製造方法を提供する。
【解決手段】電極の側壁にスペーサを有する半導体装置の製造方法であって、電極を覆う絶縁膜を形成する工程と、電極の側壁にスペーサを形成するために絶縁膜にドライエッチングを行う工程と、水素単体ガスまたは窒素を含むガスによるプラズマ放電により、ドライエッチングにより生じた反応生成物を除去する工程と、反応生成物を除去した後、少なくとも絶縁膜にオーバーエッチングを行う工程とを有するものである。
【選択図】図6

Description

本発明は、半導体装置の製造方法に関する。
従来、銅(Cu)配線を形成する際のシングルダマシンプロセスやデュアルダマシンプロセスにおいて、エッチング処理によりCu配線上に開口を形成すると、Cu配線の表面にエッチングガスの成分などによる反応生成物が形成される。以下では、この反応生成物をデポ物と称する。
Cu配線上のデポ物は抵抗がきわめて高いため、その上に接続されるビアプラグとの接触面積が減少するため接触抵抗が増大する。また、Cu配線上のデポ物は後の工程のバリアメタルの形成を妨げ、それを引き金としたメッキ不良発生の原因になる。
エッチング処理により生成されるデポ物には、エッチングガスに含まれる成分で生成されるものと、エッチングガスに含まれる成分が下地膜の材料(金属やシリコン)と反応して生成されるものとが考えられる。前者の一例としてCF系ポリマーがあり、後者の一例としてCuOがある。後者の例のデポ物を除去する方法として、デポ物を一旦酸化させた後、その酸化物を酸で除去することが開示されている(例えば、特許文献1)。
上記特許文献1の方法をデュアルダマシンプロセスに適用した場合について説明する。図7および図8はデュアルダマシンプロセスの一例を示す断面模式図である。なお、Cu配線50にはCu拡散防止のためのバリアメタルが形成されているが、従来と同様なため、以下では、図に示すこととその説明を省略する。
図7(a)に示すように、絶縁膜52にCu配線50を形成した後、SiCN膜54、SiOC膜56、SiCN膜58、SiOC膜60およびSiO2膜62を形成し、SiO2膜62上にビアホール用パターンのフォトレジスト64を形成する。SiOC膜56はシリコン酸化膜よりも誘電率(k値)の低い低誘電率絶縁膜(以下、low−k膜と称する)であり、配線間の層間膜となる。SiCN膜54およびSiCN膜58はエッチングストッパ膜となる。
続いて、フォトレジスト64の上から異方性ドライエッチングを行って、図7(b)に示すようにSiO2膜62からSiOC膜56まで開口を形成し、フォトレジスト64を除去する。その後、SiO2膜62上に配線用パターンのフォトレジスト66を形成する。続いて、フォトレジスト66の上からSiO2膜62とSiOC膜60に異方性ドライエッチングを行って溝状開口を形成する(図7(c))。
さらに、フォトレジスト66を除去した後、図8(d)に示すように、SiO2膜62をマスクにしてSiCN膜54とSiCN膜58に異方性ドライエッチングを行って、配線用溝とビアホールを形成する。このとき、図8(d)に示すように、Cu配線50の上面にはデポ物Pが生成される。SiCN膜54、58のエッチングにCHF3/Ar/O2のガスを用いたが、CHF3/Ar/N2、CH22/Ar/N2、CF4/ArおよびCF4/N2等のガスであってもよい。
その後、酸素によるプラズマ処理を行ってデポ物を酸化させて酸化物を生成した後、酸性の溶液でその酸化物を除去する(図8(e))。
一方、配線上の絶縁膜にコンタクトホールを形成する際にデポ物が生成されることがある。以下に、コンタクトホール形成方法の一例について説明する。図9はコンタクトホール形成方法の一例を示す断面模式図である。
図9(a)に示すように、下地配線88の上にエッチングストッパ膜となるSiN膜70と層間膜であるSiO2膜72が形成され、SiO2膜72の上に所定のホールパターンを有するフォトレジスト74を形成する。そして、フォトレジスト74の上からシリコン酸化膜を除去するエッチング条件で異方性ドライエッチングを行ってSiO2膜72に開口を形成する。SiO2膜72のエッチングにC58/Ar/O2のガスを用いた。続いて、シリコン窒化膜を除去するエッチング条件に切り換えてSiN膜70に対して異方性ドライエッチングを行う。
SiO2膜72にエッチングを行ったとき、図9(a)に示すように、デポ物PがSiN膜70上に生成されることがある。このデポ物PがSiN膜70上に生成されると、デポ物PがSiN膜70に対するエッチングを妨げる。そのため、図9(b)に示すように、開口内のSiN膜70に対するエッチングが不十分となり、SiN膜70にコンタクトホールを形成できなくなってしまう。
次に、n型不純物を拡散させた多結晶ポリシリコンの電極であるpoly−Si電極にシリコン窒化膜のスペーサを形成する際に、デポ物が生成される場合について説明する。
図10はスペーサ形成方法の一例を示す模式図である。図の上側が断面図を示し、図の下側がpoly−Si電極の上面図を示す。ここでは、poly−Si電極をゲート電極とするトランジスタのソース電極およびドレイン電極の拡散層を図に示すことを省略している。
図10(a)の断面図に示すように、Si基板76表面に形成されたゲート酸化膜77上にpoly−Si電極80を形成し、poly−Si電極80を覆うようにSiN膜78を形成する。そして、図10(b)の断面図に示すように、poly−Si電極80上のSiN膜78がちょうどなくなるまで異方性ドライエッチングを行って、poly−Si電極80の側壁にSiN膜78を残す。このSiN膜78のエッチングにC48/CF4/Ar/O2のガスを用いたが、C46/CF4/Ar/O2およびCHF3/CF4/Ar/O2等のガスであってもよい。
その際、図10(b)の上面図に示すように、poly−Si電極80の上面にデポ物Pが生成される。その後、poly−Si電極間の段差に残っているSiN膜78をなくすためのオーバーエッチング(O/E)を行って、図10(c)の断面図に示すようにpoly−Si電極80の側壁にスペーサ82を形成する。図10(c)の上面図に示すように、O/Eを行ってもpoly−Si電極80の上面に生成されたデポ物は除去されずに残ってしまう。
特開2001−210630号公報
上述の特許文献1の方法では、O2による酸化は制御が難しく酸化状態が不均一になるため、処理後にCu表面に荒れが発生してしまうという問題があった。Cuの表面荒れは、次工程でTiNおよびTiからなるバリアメタルの付着状態を悪化させ、後続のCuメッキの埋め込み特性に影響する。その結果、Cu配線とビアプラグとの接触抵抗を悪化させてしまう。そのため、Cu表面荒れを起こさずにデポ物を除去する必要がある。
また、上述したように、コンタクトホール形成途中で開口部内にデポ物が生成されてしまう場合には、下地配線まで開口が形成されなくなる。そのため、コンタクトホールに導電性物質を埋め込んでプラグを形成しても、下地配線とプラグが接続されないという問題があった。
本発明は上述したような従来の技術が有する問題点を解決するためになされたものであり、エッチング工程で生成される反応生成物による配線信頼性の低下を防ぐ半導体装置の製造方法を提供することを目的とする。
上記目的を達成するための本発明の半導体装置の製造方法は、電極の側壁にスペーサを有する半導体装置の製造方法であって、
電極の側壁にスペーサを有する半導体装置の製造方法であって、
前記電極を覆う絶縁膜を形成する工程と、
前記電極の側壁に前記スペーサを形成するために前記絶縁膜にドライエッチングを行う工程と、
水素単体ガスまたは窒素を含むガスによるプラズマ放電により、前記ドライエッチングにより生じた反応生成物を除去する工程と、
前記反応生成物を除去した後、少なくとも前記絶縁膜にオーバーエッチングを行う工程と、
を有するものである。
本発明では、電極のスペーサ形成の際に電極上に生成される反応生成物を水素単体ガスまたは窒素を含むガスによるプラズマ放電で除去することで、電極とビアプラグとの接触抵抗増大を防止する。
本発明では、ドライエッチング処理で配線や電極上に生成される反応生成物を水素単体ガスまたは窒素を含むガスのプラズマ放電で除去するとともに、配線表面に荒れが発生することを防ぎ、その後に形成されるプラグとの接触抵抗が下がるなど接続状態が従来よりも良好になり、配線信頼性が向上する。
プラズマ処理装置の一構成例を示す断面模式図である。 シングルダマシンプロセスによるビアホール形成の一例を示す断面模式図である。 シングルダマシンプロセスによる配線用溝形成の一例を示す断面模式図である。 デュアルダマシンプロセスの一例を示す断面模式図である。 コンタクトホール形成方法の一例を示す断面模式図である。 スペーサ形成方法の一例を示す模式図である。 従来のデュアルダマシンプロセスの一例を示す断面模式図である。 従来のデュアルダマシンプロセスの一例を示す断面模式図である。 従来のコンタクトホール形成方法を示す断面模式図である。 従来のスペーサ形成方法を示す断面模式図である。
本発明の半導体装置の製造方法は、エッチング工程で生成されるデポ物を除去するためのクリーニング方法として、水素単体ガスまたは窒素を含むガスでプラズマ処理を行うことを特徴とする。
本発明の半導体装置の製造方法に用いるプラズマ処理装置について説明する。なお、以下では、プラズマ処理装置を用いてデポ物を除去するために行う処理をドライクリーニングと称する。
図1はプラズマ処理装置の一構成例を示す模式図である。
図1に示すように、プラズマ処理装置は、ドライクリーニングを行うためのチャンバ10と、チャンバ10内に対向して設けられた下部電極12および上部電極14と、電極間にプラズマ放電を発生させるための下部RF電源16および上部RF電源18とを有する。下部RF電源16が下部電極12に接続され、上部RF電源18が上部電極14に接続されている。チャンバ10の上部電極12側にはガス導入管20が接続され、導入管20を介して各種ガスがチャンバ10内に供給される。チャンバ10の下部電極14側には排気管22が接続され、チャンバ10内を所定の圧力にするための排気ポンプ(不図示)が排気管22を介して接続されている。チャンバ10にはウエハWを出し入れするための蓋部(不図示)が設けられている。ドライクリーニングの際にはウエハWが下部電極14の上に載せられる。
また、プラズマ処理装置は、図に示していないが、チャンバ内真空度、チャンバ内ガス検出、ガス流量、およびRF出力等についての各種センサを備えている。そして、各種処理を制御するためにコンピュータが設けられ、このコンピュータが各種センサの情報をモニタし、操作者が予め入力した処理条件にしたがって排気ポンプ、ガス流量、RF電源を制御する。また、ウエハをストックするためのカセットからチャンバ10にウエハを入れたり、チャンバ10からウエハを出してカセットに収納したりするための搬送ロボット(不図示)が設けられており、コンピュータがこの搬送ロボットを制御する。
図1に示したプラズマ処理装置の動作について簡単に説明する。
予めチャンバ10内を所定の真空度に保っておく。操作者がウエハを収納したカセットをセットし、コンピュータの操作部からドライクリーニングの条件を入力した後、処理を開始する旨の指示を入力すると、プラズマ処理装置の蓋部が開かれ、続いて、搬送ロボットはカセットからウエハWを抜き出してチャンバ10内の下部電極12の上に置く。蓋部を閉め、チャンバ10内を所定の真空度まで排気する。チャンバ10内が所定の真空度に達すると、ドライクリーニング用ガスを所定の流量でチャンバ10に供給する。チャンバ10内がドライクリーニング用ガスで所定の圧力になると、上部RF電源18および下部RF電源16をオンしてプラズマ放電を起こさせる。予め入力された時間経つと、2つのRF電源をオフし、ドライクリーニング用ガスの供給を停止する。チャンバ10内を再び所定の真空度まで排気した後、蓋部を開き、搬送ロボットがウエハWをチャンバ10内から取り出してカセットに収納する。
なお、図1に示したプラズマ処理装置は、デポ物除去のためのドライクリーニングに用いるものであるが、RIE(反応性イオンエッチング:Reactive Ion Etching)装置も同様な構成であるため、エッチング処理を行うことも可能である。
(実施例1)
本実施例は、シングルダマシンプロセスにおいてエッチング処理で生成されるデポ物除去のためのドライクリーニングを行うものである。
ドライクリーニングを適用したシングルダマシンプロセスについて説明する。
図2はシングルダマシンプロセスでビアホールを形成する場合の一例を示す断面模式図である。
絶縁膜52にCu配線50を形成した後、SiCN膜54、SiOC膜56およびSiO2膜62を形成し、SiO2膜62上にビアホール用パターンのフォトレジストを形成する。SiCN膜54はエッチングストッパ膜となる。そして、フォトレジストの上から異方性ドライエッチングを行って、SiO2膜62およびSiOC膜56に開口を形成し、フォトレジストを除去する(図2(a))。
その後、SiO2膜62をマスクにしてSiCN膜54に異方性ドライエッチングを行って、ビアホール63を形成する(図2(b))。そして、図2(b)に示すように、Cu配線50上面にはデポ物Pが生成される。
続いて、図1に示したプラズマ処理装置で、N2単体のガスを用いたプラズマ放電によるドライクリーニングを行う。ドライクリーニングの条件は、N2ガスの流量が400〜1000sccmであり、RF出力は上部電極側が400〜1500Wであり、下部電極側が100〜500Wである。チャンバ内圧力は1.33〜5.32Pa(10〜40mTorr)であり、処理時間は5〜40秒だった。
ドライクリーニング後にウエハを観察すると、図2(c)に示すように、Cu配線50の表面上にデポ物Pは見られなかった。その後、酸性溶液に浸すWet処理を行う。Wet処理は、電気特性に影響を及ぼす微量の不純物をCu表面から除去するためのものである。このWet処理後にウエハを観察すると、Cu配線50上にデポ物も表面荒れも見られなかった。
ドライクリーニングでは、N2単体ガスの代わりにH2単体ガスを用いてもデポ物を除去することが可能である。そして、N2+イオンの物理的なスパッタリングによるものと、生成するNラジカルがCやHと結合し、CN化合物またはCH等の形で反応してデポ物が脱離すると考えられる。以下では、ドライクリーニングにN2単体ガスを用いる場合で説明する。
次に、配線用溝を形成する場合について簡単に説明する。図3はシングルダマシンプロセスで配線用溝を形成する場合の一例を示す断面模式図である。
SiOC膜56に形成されたビアプラグ68の上にSiCN膜58、SiOC膜60およびSiO2膜62を形成した後、図に示さないフォトレジストの上からSiO2膜62およびSiOC膜60に異方性ドライエッチングを行って溝状開口を形成する。続いて、フォトレジストを除去し、図3(a)に示すように、SiO2膜62をマスクにしてSiN膜58に異方性ドライエッチングを行って配線用溝65を形成すると、ビアプラブ68の上面にデポ物Pが生成される。その後、上記ドライクリーニングを行うことで、図3(b)に示すように、ビアプラグ68上のデポ物Pが除去される。
本実施例では、上述したように、シングルダマシンプロセスにおいて、Cu表面上でのデポ物を除去するとともに、Cu表面の荒れを抑制できる。また、N2ガスやH2ガスによるプロセスはSiOC膜を酸化させないため、low−k膜材料のk値の変動を抑制する。さらに、Cu配線におけるバリアメタルの付着状態がよくなり、プラグと配線との接触抵抗が下がり、配線信頼性が向上する。
(実施例2)
本実施例は、デュアルダマシンプロセスにおいてエッチング処理で生成されるデポ物除去のためのドライクリーニングを行うものである。
ドライクリーニングを適用したデュアルダマシンプロセスについて説明する。
図4はデュアルダマシンプロセスの一例を示す断面模式図である。
図7(a)および(b)で説明した方法と同様にして、SiCN膜54の上にSiOC膜56からSiO2膜62までの積層膜を形成し、この積層膜にビアプラグ用の開口を形成する。その後、SiO2膜62の上に配線用パターンのフォトレジスト66を形成し、SiO2膜62およびSiOC膜60に異方性ドライエッチングを行って溝状開口を形成する(図4(a))。
さらに、フォトレジスト66を除去した後、図4(b)に示すように、SiO2膜62をマスクにしてSiCN膜54とSiCN膜58に異方性ドライエッチングを行って、配線用溝69とビアホール67を形成する。このとき、図4(b)に示すように、Cu配線50の上面にはデポ物Pが生成される。その後、図1に示したプラズマ処理装置で、実施例1で説明した条件のドライクリーニングを行う。ドライクリーニング後にウエハを観察すると、図4(c)に示すように、Cu配線50の表面上にデポ物Pは見られなかった。その後、酸性溶液に浸すWet処理を行う。このWet処理後にウエハを観察すると、実施例1と同様に、Cu配線50上にデポ物も表面荒れも見られなかった。
本実施例では、上述したように、デュアルダマシンプロセスにおいて、Cu表面上でのデポ物の発生を防ぐとともに、Cu表面上の荒れを抑制できる。また、実施例1と同様に、low−k膜のk値の変動抑制、および配線信頼性の向上の効果がある。
(実施例3)
本実施例は、配線上にコンタクトホールを形成するプロセスにおいてエッチング処理で生成されるデポ物除去のためのドライクリーニングを行うものである。
コンタクトホール形成プロセスにドライクリーニングを適用した場合について説明する。ここでは、図1で説明したプラズマ処理装置でエッチングも行うものとする。
図5はコンタクトホール形成方法の一例を示す断面模式図である。
下地配線88上にSiN膜70、SiO2膜72を形成し、SiO2膜72上にコンタクト用パターンのフォトレジスト74を形成する。続いて、図5(a)に示すように、フォトレジスト74の上からSiO2膜72に異方性ドライエッチングを行ってSiO2膜72に開口を形成する。そして、図5(a)に示すようにSiO2膜62の開口底部にはデポ物Pが生成される。
続いて、チャンバ10からウエハを出さずに、実施例1で説明した条件のドライクリーニングを行うと、図5(b)に示すように、デポ物が除去される。その後、N2単体ガスをチャンバ10内から排気して、チャンバ10内が所定の真空度に達してから、図5(c)に示すように、SiN膜70に異方性ドライエッチングを行ってコンタクトホール71を形成する。
本実施例では、酸化膜エッチングと窒化膜エッチングの間に、N2単体ガスを用いたドライクリーニングを行うことで、酸化膜エッチングの際に窒化膜表面に付着したデポ物をN2単体ガスによるプラズマ放電で除去し、窒化膜を開口でき、良好なコンタクト形状を得ることができる。
(実施例4)
本実施例は、poly−Si電極にスペーサを形成する際のプロセスにおいてエッチング処理で生成されるデポ物除去のためのドライクリーニングを行うものである。
ドライクリーニングを適用したスペーサ形成プロセスについて説明する。ここでは、図1で説明したプラズマ処理装置でエッチングも行うものとする。
図6はスペーサ形成方法の一例を示す断面模式図である。図の上側が、断面図を示し、図の下側がpoly−Si電極の上面図を示す。なお、図10の場合と同様に、poly−Si電極をゲート電極とするトランジスタのソース電極およびドレイン電極の拡散層を図に示すことを省略している。
図6(a)の断面図に示すように、Si基板76表面に形成されたゲート酸化膜77上にpoly−Si電極80を形成し、poly−Si電極80を覆うようにSiN膜78を形成する。そして、図6(b)の断面図に示すように、poly−Si電極80上のSiN膜78がちょうどなくなるまで異方性ドライエッチングを行って、poly−Si電極80の側壁にSiN膜78を残す。その際、従来の場合と同様に、図6(b)の上面図に示すように、poly−Si電極80の上面にデポ物Pが生成される。
続いて、チャンバ10内からウエハを出さずに、実施例1で説明した条件のドライクリーニングを行うと、図6(c)の上面図に示すように、poly−Si電極80の上面からデポ物Pが除去される。その後、N2単体ガスをチャンバ10内から排気して、チャンバ10内が所定の真空度に達してから、poly−Si電極間の段差に残っているSiN膜78をなくすためのO/Eを行って、図6(c)の断面図に示すようにpoly−Si電極80の側壁にスペーサ82を形成する。
なお、ドライクリーニングを図6(b)の後ではなく図6(d)のO/Eの後に行うことも考えられる。しかし、poly−Si電極80上面にデポ物が残ったままO/Eを行うと、デポ物がマスクとなってpoly−Si電極80上面のうちデポ物のない部位がエッチングされ、poly−Si電極80の上面が荒れてしまうことになる。そのため、ドライクリーニングをO/E前に行う方がよい。
また、電極はpoly−Si電極に限らず、高融点金属シリサイド膜による電極でもよく、不純物拡散したpoly−Si膜と高融点金属シリサイド膜との積層膜であってもよい。
本実施例では、SiNエッチバックの際に、poly−Si電極直上で一旦SiN膜のエッチングを終了し、続いて、N2単体ガスを用いてpoly−Si電極上のデポ物をクリーニングし、さらに、オーバーエッチを行ってスペーサを形成している。以上の工程を、同一チャンバ内で連続処理することにより、高スループットを維持しつつ、残渣の無い良好な電極を形成できる。そのため、電極上に絶縁膜を介して配線が形成された場合にデポ物によって電極とビアプラグの接触抵抗が増大するという電気的特性の問題が起こるのを防げる。
本発明は、上述したように、N2単体ガスによるプラズマを用いた処理であれば、安価で、安全に上記ドライクリーニングを行うことができる。また、通常、プラズマ装置ではパージなどに窒素ガスが用いられているので、既存の設備でそのままN2ガスによるドライクリーニングを行うことが可能である。したがって、量産工場への導入が追加コスト無しで実施でき、量産性上非常に有利なプロセスである。
なお、実施例1および実施例2において、層間膜がポリアリルエーテル等からなる有機材料であってもよい。また、層間膜が、MSQ(methylsilsesquioxane)またはHSQ(hydrogensilsesquioxane)等からなる無機材料や上述の有機材料に空孔を導入した膜であるポーラス系low−k材料であってもよい。ポーラス系low−k膜においては、従来のようにO2のプラズマ処理を行うと膜が酸化し、k値が増大してしまう。実施例1と実施例2に示したN2単体ガスまたはH2単体ガスによる処理では、ポーラス系low−k膜が酸化しないため、k値を一定に保つことができる。
また、実施例1から実施例4において、ドライクリーニングに用いるガスはH2またはN2の単体のガスに限らず、Nを含むガスを80%以上含有する混合ガスであってもよい。この混合ガスは、例えば、N2/H2、N2/O2、N2/NH3、NH3/O2等である。N2/H2、N2/O2およびN2/NH3の場合では、窒素ガスが80%以上であることを要する。NH3/O2については、Nを成分の一元素とするガスとなるNH3を80%以上含有していることを要する。O2等は、デポ物を除去する速度が速いという特徴がある。N2単体ガスは簡単に導入できるというメリットがある反面、やや処理速度が遅いというデメリットがある。
2/H2混合ガスを用いた場合の実験結果について説明する。N2/H2混合ガスにおいて、N2濃度が15%以上〜80%未満であると、デポ物の剥離性が悪くデポ物がCu上に残留してしまう。一方、N2濃度を80%以上にすると、Cu上のデポ物が除去された。
上述の混合ガスに、He、Ne、あるいはArをさらに混合した場合、これらの添加ガスがプラズマ中で解離しやすい性質を有するため、プラズマ密度の均一性改善の効果がある。その結果、N2単体ガスプラズマ処理に比較して、より均一性が向上し、処理速度が向上する。
また、配線およびプラグはCuに限らず、Al、Zn、Pb、Sn、Si、Ti、およびAg等の単体の金属でもよく、これらのうち複数の金属を含む合金などの混合物であってもよい。
さらに、Cu表面上の微量の不純物を除去するために用いたWet処理は、酸性溶液による無機洗浄の場合に限らず、有機剥離液を用いて有機錯体の形で除去する有機洗浄であってもよい。
10 チャンバ
12 下部電極
14 上部電極
16 下部RF電源
18 上部RF電源
50 Cu配線
52 絶縁膜
54 SiCN膜
56 SiOC膜
62、72 SiO2膜
63、67 ビアホール
64、66、74 フォトレジスト
65、69 配線用溝
68 ビアプラグ
70、78 SiN膜
71 コンタクトホール
76 Si基板
77 ゲート酸化膜
80 poly−Si電極
82 スペーサ

Claims (8)

  1. 電極の側壁にスペーサを有する半導体装置の製造方法であって、
    前記電極を覆う絶縁膜を形成する工程と、
    前記電極の側壁に前記スペーサを形成するために前記絶縁膜にドライエッチングを行う工程と、
    水素単体ガスまたは窒素を含むガスによるプラズマ放電により、前記ドライエッチングにより生じた反応生成物を除去する工程と、
    前記反応生成物を除去した後、少なくとも前記絶縁膜にオーバーエッチングを行う工程と、
    を有する半導体装置の製造方法。
  2. 前記窒素を含むガスは、窒素単体ガスである請求項1記載の半導体装置の製造方法。
  3. 前記窒素を含むガスは、窒素ガスと他のガスとの混合ガスであって、該窒素ガスの成分が80%以上100%未満である請求項1または2記載の半導体装置の製造方法。
  4. 前記混合ガスが、N2/H2、N2/O2、およびN2/NH3のうち少なくともいずれかである請求項3記載の半導体装置の製造方法。
  5. 前記窒素を含むガスは、窒素を成分の一元素とするガスと他のガスとの混合ガスであって、窒素を成分の一元素とするガスが80%以上100%未満である請求項1記載の半導体装置の製造方法。
  6. 前記混合ガスが、NH3/O2である請求項5記載の半導体装置の製造方法。
  7. 前記絶縁膜は、シリコン窒化膜、シリコン酸化膜、および、該シリコン酸化膜よりも誘電率の低い低誘電率絶縁膜のうち少なくともいずれかを含んでいる請求項1から6のいずれか1項記載の半導体装置の製造方法。
  8. 前記ドライエッチングに用いられるガスに、炭素、酸素、窒素、フッ素、水素、およびアルゴンのうち少なくともいずれかを含んでいる請求項1から7のいずれか1項記載の半導体装置の製造方法。
JP2009277429A 2009-12-07 2009-12-07 半導体装置の製造方法 Pending JP2010056574A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009277429A JP2010056574A (ja) 2009-12-07 2009-12-07 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009277429A JP2010056574A (ja) 2009-12-07 2009-12-07 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004353069A Division JP2006165189A (ja) 2004-12-06 2004-12-06 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2010056574A true JP2010056574A (ja) 2010-03-11

Family

ID=42072090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009277429A Pending JP2010056574A (ja) 2009-12-07 2009-12-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2010056574A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543758A (zh) * 2012-02-17 2012-07-04 上海华力微电子有限公司 一种减少mosfet耦合干扰的侧墙工艺的制备方法
JP2015008183A (ja) * 2013-06-25 2015-01-15 株式会社日立ハイテクノロジーズ プラズマ処理方法および真空処理装置
JPWO2013008878A1 (ja) * 2011-07-13 2015-02-23 東京エレクトロン株式会社 エッチング方法及び装置
JP2015529014A (ja) * 2012-07-16 2015-10-01 マットソン テクノロジー インコーポレイテッドMattson Technology, Inc. 純還元性プラズマ中で高アスペクト比のフォトレジストを除去する方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH053180A (ja) * 1990-11-16 1993-01-08 Nkk Corp AlまたはAl合金のエツチング方法
JPH05160022A (ja) * 1991-12-09 1993-06-25 Mitsubishi Electric Corp 半導体装置の製造方法
JPH06260452A (ja) * 1992-07-24 1994-09-16 Sony Corp ドライエッチング方法
JPH09162166A (ja) * 1995-12-04 1997-06-20 Sony Corp 半導体装置の製造方法
JPH10163216A (ja) * 1996-11-26 1998-06-19 Nec Corp 半導体装置の製造方法
JPH10189554A (ja) * 1996-12-12 1998-07-21 Texas Instr Inc <Ti> 脱弗素処理
JP2000352827A (ja) * 1999-06-11 2000-12-19 Nec Corp 半導体装置の製造方法
JP2001176859A (ja) * 1999-12-20 2001-06-29 Canon Inc アッシング方法
JP2002261092A (ja) * 2001-02-27 2002-09-13 Nec Corp 半導体装置の製造方法
JP2004103747A (ja) * 2002-09-09 2004-04-02 Renesas Technology Corp 半導体装置の製造方法
JP2004140151A (ja) * 2002-10-17 2004-05-13 Renesas Technology Corp 半導体装置の製造方法
JP2004247675A (ja) * 2003-02-17 2004-09-02 Renesas Technology Corp 半導体装置の製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH053180A (ja) * 1990-11-16 1993-01-08 Nkk Corp AlまたはAl合金のエツチング方法
JPH05160022A (ja) * 1991-12-09 1993-06-25 Mitsubishi Electric Corp 半導体装置の製造方法
JPH06260452A (ja) * 1992-07-24 1994-09-16 Sony Corp ドライエッチング方法
JPH09162166A (ja) * 1995-12-04 1997-06-20 Sony Corp 半導体装置の製造方法
JPH10163216A (ja) * 1996-11-26 1998-06-19 Nec Corp 半導体装置の製造方法
JPH10189554A (ja) * 1996-12-12 1998-07-21 Texas Instr Inc <Ti> 脱弗素処理
JP2000352827A (ja) * 1999-06-11 2000-12-19 Nec Corp 半導体装置の製造方法
JP2001176859A (ja) * 1999-12-20 2001-06-29 Canon Inc アッシング方法
JP2002261092A (ja) * 2001-02-27 2002-09-13 Nec Corp 半導体装置の製造方法
JP2004103747A (ja) * 2002-09-09 2004-04-02 Renesas Technology Corp 半導体装置の製造方法
JP2004140151A (ja) * 2002-10-17 2004-05-13 Renesas Technology Corp 半導体装置の製造方法
JP2004247675A (ja) * 2003-02-17 2004-09-02 Renesas Technology Corp 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013008878A1 (ja) * 2011-07-13 2015-02-23 東京エレクトロン株式会社 エッチング方法及び装置
CN102543758A (zh) * 2012-02-17 2012-07-04 上海华力微电子有限公司 一种减少mosfet耦合干扰的侧墙工艺的制备方法
JP2015529014A (ja) * 2012-07-16 2015-10-01 マットソン テクノロジー インコーポレイテッドMattson Technology, Inc. 純還元性プラズマ中で高アスペクト比のフォトレジストを除去する方法
JP2015008183A (ja) * 2013-06-25 2015-01-15 株式会社日立ハイテクノロジーズ プラズマ処理方法および真空処理装置

Similar Documents

Publication Publication Date Title
US7670891B2 (en) Method of manufacturing semiconductor device
TWI610364B (zh) 圖案化低k介電膜的方法
KR100786923B1 (ko) 반도체장치의 제조방법
JP2006216854A (ja) 半導体装置の製造方法
JP2010050310A (ja) 半導体装置の製造方法
US7569481B2 (en) Method for forming via-hole in semiconductor device
JP2010056574A (ja) 半導体装置の製造方法
JP2008544524A (ja) 半導体素子における銅の層剥離の回避
JP2006165189A (ja) 半導体装置の製造方法
US7253094B1 (en) Methods for cleaning contact openings to reduce contact resistance
CN111106158B (zh) 半导体结构及其形成方法
JP2003234325A (ja) 半導体装置の製造方法
US7125809B1 (en) Method and material for removing etch residue from high aspect ratio contact surfaces
US20230360969A1 (en) Method of fabricating contact structure
US20070045227A1 (en) Method of stripping photoresist
JP4550786B2 (ja) 半導体装置の製造方法
KR100698742B1 (ko) 반도체 소자 제조방법
US20090261478A1 (en) Semiconductor device and method for manufacturing the same
JP4343798B2 (ja) 半導体装置の製造方法
JP2005136097A (ja) 半導体装置の製造方法
KR100772710B1 (ko) 금속배선의 부식을 방지하는 반도체소자 및 그의 제조 방법
JP3764858B2 (ja) Fsg膜のエッチング方法
JP2008085297A (ja) 半導体装置の製造方法
JP2009170729A (ja) 半導体装置の製造方法
JP2001332510A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091207

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100701

A977 Report on retrieval

Effective date: 20120830

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20121016

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20130305

Free format text: JAPANESE INTERMEDIATE CODE: A02