JP2004140151A

JP2004140151A - 半導体装置の製造方法

Info

Publication number: JP2004140151A
Application number: JP2002302905A
Authority: JP
Inventors: Junji Noguchi; 野口　純司
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2002-10-17
Filing date: 2002-10-17
Publication date: 2004-05-13

Abstract

【課題】埋込配線の信頼性を向上させる。
【解決手段】下層配線としての配線１７が埋込まれた絶縁膜上にバリア絶縁膜として絶縁膜１８を形成する。絶縁膜１８上に低誘電率材料からなる絶縁膜１９および２２を含む絶縁膜１９〜２５を形成し、配線開口部としての開口部２６および２７を形成する。ビアとしての開口部２７の底部で絶縁膜１８を除去して配線１７を露出する前に、水素プラズマ処理を行って、開口部２６および２７の底部や側壁に残留する残渣２８を除去する。その後、開口部２７の底部で絶縁膜１８を除去して配線１７を露出させ、開口部２６および２７に配線材料を埋め込んで上層配線を形成する。
【選択図】　　図８

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造技術に関し、特に、銅を主成分とする主導体膜を含む埋込配線を有する半導体装置の製造方法に適用して有効な技術に関する。
【０００２】
【従来の技術】
半導体装置の素子間は、例えば多層配線構造により結線され回路が構成される。微細化に伴い配線構造として埋込配線構造が開発されている。埋込配線構造は、例えば絶縁膜に形成された配線溝や孔などのような配線開口部内に、ダマシン（Ｄａｍａｓｃｅｎｅ）技術（シングルダマシン（Ｓｉｎｇｌｅ−Ｄａｍａｓｃｅｎｅ）技術およびデュアルダマシン（Ｄｕａｌ−Ｄａｍａｓｃｅｎｅ）技術）によって、配線材料を埋込むことで形成される。
【０００３】
【発明が解決しようとする課題】
近年、配線間の寄生容量を低減する観点などから酸化シリコンよりも誘電率の低い絶縁材料を配線間の絶縁膜として使用する方向にある。発明者の検討によれば、そのような絶縁膜（Ｌｏｗ−Ｋ絶縁膜）をドライエッチングして配線開口部を形成すると、配線開口部の底部（ビア底）や側壁に残渣が残留することが分かった。この残渣は、Ｌｏｗ−Ｋ絶縁膜のドライエッチングに起因した反応生成物などからなる。このような残渣が残留した状態で、配線開口部底部で露出する下層配線上のバリア絶縁膜をドライエッチングした場合、下層配線上に残渣やバリア絶縁膜の一部が残留してしまい、下層配線の上面が完全には露出しない恐れがある。このため、配線開口部に導体材料を埋め込んで上層配線を形成しても、下層配線と上層配線の間の電気抵抗が増大し、場合によっては下層配線と上層配線間で断線不良が生じる可能性もある。これは、埋込配線の信頼性を低下させ、半導体装置の製造歩留まりを低減させる。
【０００４】
本発明の目的は、信頼性の高い埋込配線を形成できる半導体装置の製造方法を提供することにある。
【０００５】
本発明の他の目的は、製造歩留まりを向上できる半導体装置の製造方法を提供することにある。
【０００６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【０００７】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【０００８】
本発明の半導体装置の製造方法は、配線開口部の底部において下層配線のバリア絶縁膜を除去して下層配線を露出させる前に、水素を含むガスを用いたプラズマ処理を施すものである。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１０】
本実施の形態の半導体装置およびその製造工程を図面を参照して説明する。図１は、本発明の一実施の形態である半導体装置、例えばＭＩＳＦＥＴ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）、の製造工程中の要部断面図である。
【００１１】
図１に示すように、例えば１〜１０Ωｃｍ程度の比抵抗を有するｐ型の単結晶シリコンなどからなる半導体基板（半導体ウエハ）１の主面に素子分離領域２が形成される。素子分離領域２は酸化シリコンなどからなり、例えばＳＴＩ（Ｓｈａｌｌｏｗ　Ｔｒｅｎｃｈ　Ｉｓｏｌａｔｉｏｎ）法またはＬＯＣＯＳ（Ｌｏｃａｌ　Ｏｘｉｄｉｚａｔｉｏｎ　ｏｆ　Ｓｉｌｉｃｏｎ　）法などにより形成される。
【００１２】
次に、半導体基板１のｎチャネル型ＭＩＳＦＥＴを形成する領域にｐ型ウエル３を形成する。ｐ型ウエル３は、例えばホウ素（Ｂ）などの不純物をイオン注入することなどによって形成される。
【００１３】
次に、ｐ型ウエル３の表面にゲート絶縁膜４が形成される。ゲート絶縁膜４は、例えば薄い酸化シリコン膜などからなり、例えば熱酸化法などによって形成することができる。
【００１４】
次に、ｐ型ウエル３のゲート絶縁膜４上にゲート電極５が形成される。例えば、半導体基板１上に多結晶シリコン膜を形成し、その多結晶シリコン膜にリン（Ｐ）などをイオン注入して低抵抗のｎ型半導体膜とし、その多結晶シリコン膜をドライエッチングによってパターニングすることにより、多結晶シリコン膜からなるゲート電極５を形成することができる。
【００１５】
次に、ｐ型ウエル３のゲート電極５の両側の領域にリンなどの不純物をイオン注入することにより、ｎ⁻型半導体領域６が形成される。
【００１６】
次に、ゲート電極５の側壁上に、例えば酸化シリコンなどからなる側壁スペーサまたはサイドウォール７が形成される。サイドウォール７は、例えば、半導体基板１上に酸化シリコン膜を堆積し、この酸化シリコン膜を異方性エッチングすることによって形成することができる。
【００１７】
サイドウォール７の形成後、ｎ^＋型半導体領域８（ソース、ドレイン）が、例えば、ｐ型ウエル３のゲート電極５およびサイドウォール７の両側の領域にリンなどの不純物をイオン注入することにより形成される。ｎ^＋型半導体領域８は、ｎ⁻型半導体領域６よりも不純物濃度が高い。
【００１８】
次に、ゲート電極５およびｎ^＋型半導体領域８の表面を露出させ、例えばコバルト（Ｃｏ）膜を堆積して熱処理することによって、ゲート電極５とｎ^＋型半導体領域８との表面に、それぞれシリサイド膜５ａおよびシリサイド膜８ａを形成する。これにより、ｎ^＋型半導体領域８の拡散抵抗と、コンタクト抵抗とを低抵抗化することができる。その後、未反応のコバルト膜は除去する。
【００１９】
このようにして、ｐ型ウエル３にｎチャネル型のＭＩＳＦＥＴ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）９が形成される。
【００２０】
次に、半導体基板１上に窒化シリコンなどからなる絶縁膜１０と、酸化シリコンなどからなる絶縁膜１１を順次堆積する。それから、絶縁膜１１および絶縁膜１０を順次ドライエッチングすることにより、コンタクトホール１２を形成する。コンタクトホール１２の底部では、半導体基板１の主面の一部、例えばｎ^＋型半導体領域８の一部、やゲート電極５の一部などが露出される。
【００２１】
次に、コンタクトホール１２内に、タングステン（Ｗ）などからなるプラグ１３が形成される。プラグ１３は、例えば、コンタクトホール１２の内部を含む絶縁膜１１上にバリア膜として例えば窒化チタン膜１３ａを形成した後、タングステン膜をＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法などによって窒化チタン膜１３ａ上にコンタクトホール１２を埋めるように形成し、絶縁膜１１上の不要なタングステン膜および窒化チタン膜１３ａをＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）法またはエッチバック法などによって除去することにより形成することができる。
【００２２】
図２〜図１２は、図１に続く半導体装置の製造工程中における要部断面図を示している。理解を簡単にするために、図１の絶縁膜１１より下の構造に対応する部分は図示を省略している。
【００２３】
まず、図２に示されるように、プラグ１３が埋め込まれた絶縁膜１１上に絶縁膜１４および絶縁膜１５が順に形成される。絶縁膜１４は、例えば有機ポリマーまたは有機シリカガラスなどのような低誘電率材料（いわゆるＬｏｗ−Ｋ絶縁膜、Ｌｏｗ−Ｋ材料）からなることが好ましい。なお、低誘電率な絶縁膜（Ｌｏｗ−Ｋ絶縁膜）とは、パッシベーション膜に含まれる酸化シリコン膜（たとえばＴＥＯＳ（Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）酸化膜）の誘電率よりも低い誘電率を有する絶縁膜を例示できる。一般的には、ＴＥＯＳ酸化膜の比誘電率ε＝４．１〜４．２程度以下を低誘電率な絶縁膜と言う。上記低誘電率材料としての有機ポリマーには、例えばＳｉＬＫ（米Ｔｈｅ　Ｄｏｗ　Ｃｈｅｍｉｃａｌ　Ｃｏ．製、比誘電率＝２．７、耐熱温度＝４９０℃以上、絶縁破壊耐圧＝４．０〜５．０ＭＶ／Ｖｍ）などがある。上記低誘電率材料としてのポーラス有機系材料には、例えばＰｏｌｙＥＬＫ（米Ａｉｒ　Ｐｒｏｄｕｃｔｓａｎｄ　Ｃｈｅｍｉｃａｌｓ，Ｉｎｃ、比誘電率＝２以下、耐熱温度＝４９０℃）などがある。絶縁膜１５は、例えば二酸化シリコンに代表される酸化シリコン膜からなり、例えばＣＭＰ処理時における絶縁膜１４の機械的強度の確保、表面保護および耐湿性の確保等のような機能を有している。
【００２４】
次に、フォトリソグラフィ法およびエッチング法を用いて、絶縁膜１４および絶縁膜１５をドライエッチングすることによって、配線開口部すなわち開口部（配線溝）１６を形成する。このとき、開口部１６の底部では、プラグ１３の上面が露出される。これにより、図２に示される構造が得られる。
【００２５】
次に、半導体基板１の主面上の全面に（すなわち、開口部１６の底面および側壁上を含む絶縁膜１５上に）、例えば窒化チタン（ＴｉＮ）などからなる薄い導電性バリア膜１７ａをスパッタリング法などを用いて形成する。導電性バリア膜１７ａは、例えば後述の主導体膜形成用の銅の拡散を抑制または防止する機能および主導体膜のリフロー時に銅の濡れ性を向上させる機能などを有している。
【００２６】
続いて、導電性バリア膜１７ａ上に、相対的に厚い銅からなる主導体膜１７ｂを、例えばＣＶＤ法、スパッタリング法またはめっき法などを用いて形成する。主導体膜１７ｂは銅を主成分とする導体膜、例えば銅または銅合金により形成することができる。
【００２７】
次に、主導体膜１７ｂおよび導電性バリア膜１７ａをＣＭＰ法によって、絶縁膜１５の上面が露出するまで研磨する。これにより、図３に示されるように、相対的に薄い導電性バリア膜１７ａと相対的に厚い主導体膜１７ｂとからなる配線（第１層配線）１７を開口部（配線溝）１６からなる配線開口部内に形成する。配線１７は、プラグ１３を介してｎ^＋型半導体領域（ソース、ドレイン）８やゲート電極５と電気的に接続されている。
【００２８】
次に、図４に示されるように、半導体基板１の主面の全面上に（すなわち配線１７の上面を含む絶縁膜１５上に）、絶縁膜１８〜２５を順に形成する。絶縁膜１８、２０、２３および２５は、例えば窒化シリコン膜からなるが、他の材料として、例えば炭化シリコン（ＳｉＣ）膜、炭窒化シリコン（ＳｉＣＮ）膜または酸窒化シリコン（ＳｉＯＮ）膜を用いることもできる。絶縁膜１９および２２は、絶縁膜１４と同様の低誘電率材料からなり、例えばＳｉＬＫ（米Ｔｈｅ　Ｄｏｗ　Ｃｈｅｍｉｃａｌ　Ｃｏ．製）などの有機ポリマー系の低誘電率材料やＰｏｌｙＥＬＫ（米Ａｉｒ　Ｐｒｏｄｕｃｔｓ　ａｎｄ　Ｃｈｅｍｉｃａｌｓ，　Ｉｎｃ．製）などのポーラス有機系の低誘電率材料により形成することができる。絶縁膜２１および２４は、例えば酸化シリコン膜からなる。絶縁膜１８は、銅配線のバリア絶縁膜として機能し、配線１７の主導体膜１７ｂ中の銅が絶縁膜１９中に拡散するのを抑制または防止する。絶縁膜２０は絶縁膜１９と絶縁膜２１の密着性を向上させるよう機能し、絶縁膜２３は絶縁膜２２と絶縁膜２４の密着性を向上させるよう機能することができるが、それらの形成を省略してもよい。絶縁膜２１は、絶縁膜２２をエッチングする際にエッチングストッパ膜として機能する。絶縁膜２４は、例えばＣＭＰ処理時における絶縁膜２２の機械的強度の確保、表面保護および耐湿性の確保等のような機能を有している。絶縁膜２５は、絶縁膜２５を除去するためのエッチング工程以外のエッチング工程において、その下層の絶縁膜２４がエッチングされるのを防止するよう機能する。
【００２９】
次に、フォトリソグラフィ法によって形成したフォトレジストパターン（図示せず）を用いて、絶縁膜２５をドライエッチングすることによって、開口部２６を形成する。その後、フォトレジストパターンはアッシングなどによって除去する。これにより、図５に示される構造が得られる。
【００３０】
次に、フォトリソグラフィ法によって形成したフォトレジストパターン（図示せず）を用いて、絶縁膜２４、絶縁膜２３および絶縁膜２２をドライエッチングすることによって、開口部２７を形成する。その後、フォトレジストパターンはアッシングなどによって除去する。これにより、図６に示される構造が得られる。なお、開口部２７はビアの形成領域に対応し、開口部２６は配線溝の形成領域に対応する。
【００３１】
絶縁膜２２が、例えば有機ポリマー系の材料（例えば上記ＳｉＬＫ）やポーラス有機系材料（例えば上記ＰｏｌｙＥＬＫ）などのように酸素プラズマによりダメージを受ける材料からなる場合は、絶縁膜２２をＮＨ_３プラズマ処理またはＮ_２／Ｈ_２プラズマ処理などの還元性プラズマ処理によってエッチングしながら、フォトレジストパターンをアッシングして除去することもできる。
【００３２】
次に、図７に示されるように、開口部２７の底部で露出する絶縁膜２１および絶縁膜２０と、開口部２６の底部で露出する絶縁膜２４および絶縁膜２３とをドライエッチング法によって除去し、開口部２７の底部で絶縁膜１９を露出させ、開口部２６の底部で絶縁膜２２を露出させる。
【００３３】
次に、図８に示されるように、開口部２７の底部で露出する絶縁膜１９と、開口部２６の底部で露出する絶縁膜２２とをドライエッチング法によって除去する。この際、絶縁膜１８と絶縁膜２１とがエッチングストッパ膜として機能することができる。これにより、開口部２７の底部で絶縁膜１８が露出し、開口部２６の底部で絶縁膜２１が露出する。
【００３４】
絶縁膜１９および絶縁膜２２のドライエッチング工程の後、図８に示されるように、開口部２６および開口部２７の底部や側壁には、フィルム（膜）または残渣（エッチング残渣）２８が残留または付着している。残渣２８は、例えば絶縁膜１９および絶縁膜２２のドライエッチング工程やそれ以前のドライエッチング工程における反応生成物などからなり、例えば有機物からなる。また、残渣２８は、絶縁膜１９および絶縁膜２２が炭素を含有する材料（あるいは有機系の材料）からなる場合（例えば絶縁膜１９および絶縁膜２２が上記ＳｉＬＫのような有機ポリマー系の低誘電率材料や上記ＰｏｌｙＥＬＫのようなポーラス有機系の低誘電率材料からなる場合など）に生成されやすく、例えば絶縁膜１９および２２中の炭素とエッチングガス（エッチャント）との反応生成物などを含んでいる。
【００３５】
このような残渣２８が残留または堆積した状態で、開口部２７底部の絶縁膜１８をドライエッチングした場合、開口部２７の底部で配線１７の上面を完全に露出させることは容易ではなく、残渣２８や絶縁膜１８の一部が配線１７の上面に残留する恐れがある。これは、上層配線と下層配線（配線１７）の間の電気的接続の信頼性を低減させる。
【００３６】
本実施の形態では、開口部２７底部の絶縁膜１８をドライエッチングする前に、半導体基板１に対して水素（Ｈ_２）プラズマ処理を行う。この水素プラズマ処理により、図９に示されるように、開口部２６および開口部２７の底部および側壁に残留していた残渣２８を除去することができる。水素プラズマ処理は、窒素（Ｎ_２）プラズマ処理やアンモニア（ＮＨ_３）プラズマ処理と比較して有機物に対する除去性がよく、開口部２６および開口部２７の底部および側壁上の残渣２８を的確に除去することができる。ここで行われるプラズマ処理としては水素（１００％）ガスを用いたプラズマ処理（水素プラズマ処理）がより好ましいが、水素を含むガス（水素ガスと他のガスの混合ガス）を用いたプラズマ処理であれば、残渣２８を除去する効果はある。
【００３７】
次に、図１０に示されるように、開口部２７の底部で露出する絶縁膜１８をドライエッチング法によって除去し、開口部２７の底部で配線１７を露出させる。この際、絶縁膜２５も除去され得る。本実施の形態では、絶縁膜１８をドライエッチングする前に、残渣２８は水素プラズマ処理により除去されているので、開口部２７の底部で配線１７の上面を容易かつ確実に露出させることができる。
【００３８】
次に、図１１に示されるように、半導体基板１の主面上の全面に（すなわち、開口部２６および開口部２７の底面および側壁上を含む絶縁膜２４上に）、例えば窒化チタン（ＴｉＮ）などからなる薄い導電性バリア膜２９ａをスパッタリング法などを用いて形成する。導電性バリア膜２９ａは、例えば後述の主導体膜形成用の銅の拡散を抑制または防止する機能および主導体膜のリフロー時に銅の濡れ性を向上させる機能などを有している。
【００３９】
続いて、導電性バリア膜２９ａ上に、相対的に厚い銅からなる主導体膜２９ｂを、例えばＣＶＤ法、スパッタリング法またはめっき法などを用いて形成する。主導体膜２９ｂは銅を主成分とする導体膜、例えば銅または銅合金により形成することができる。
【００４０】
次に、主導体膜２９ｂおよび導電性バリア膜２９ａをＣＭＰ法によって、絶縁膜２４の上面が露出するまで研磨する。これにより、図１２に示されるように、相対的に薄い導電性バリア膜２９ａと相対的に厚い主導体膜２９ｂとからなる配線（第２層配線）２９を開口部（配線溝）２６および開口部（ビア）２７からなる配線開口部内に形成する。配線２９は、開口部２７に埋め込まれた導電性バリア膜２９ａおよび主導体膜２９ｂからなるビア部を介して配線１７と電気的に接続されている。
【００４１】
その後、同様の工程を必要に応じて繰り返して、第３層配線以降の上層配線を形成することができるが、ここではその説明は省略する。
【００４２】
本実施の形態では、低誘電率材料からなる絶縁膜（Ｌｏｗ−Ｋ絶縁膜）１９および２２を含む絶縁膜１９〜２５をドライエッチングして配線開口部（開口部２６および２７）を形成した後で、配線開口部の底部で下層配線（配線１７）上のバリア絶縁膜（絶縁膜１８）を除去して下層配線を露出させる前に、有機物に対する除去性に優れた水素プラズマ処理を行う。これにより、ドライエッチング工程で生じた開口部２６および２７の底部および側壁に残留する残渣２８を、的確に除去することができる。特に、絶縁膜１９および２２が炭素を含有する低誘電率材料からなる場合（例えば絶縁膜１９および絶縁膜２２が上記ＳｉＬＫのような有機ポリマー系の低誘電率材料や上記ＰｏｌｙＥＬＫのようなポーラス有機系の低誘電率材料などからなる場合など）に有効である。水素プラズマ処理の後に、開口部２７の底部において下層配線（配線１７）のバリア絶縁膜である絶縁膜１８を除去して配線１７を露出させる。これにより、開口部２７の底部において、配線１７上に残渣２８が残留することはなく、また残渣２８により絶縁膜１８の除去が遮られて開口部２７の底部の配線１７上に絶縁膜１８の一部が残留することもない。そして、開口部２６および２７を埋めるように導電性バリア膜２９ａおよび主導体膜２９ｂを形成する。配線１７の上面が確実に露出した開口部２７および開口部２６に導電性バリア膜２９ａおよび主導体膜２９ｂが埋め込まれるので、その後ＣＭＰ研磨されるなどして形成された配線２９とその下層配線である配線１７とは確実に（電気的に）接続される。これにより、埋込配線（例えば配線１７や配線２９）の信頼性を向上することができる。従って、埋込配線が形成された半導体装置の信頼性も向上できる。また、半導体装置の製造歩留まりも改善できる。
【００４３】
また、上記実施の形態において、水素プラズマ処理を行って残渣を除去する前に、例えば酸洗浄（ウェット処理）や超音波洗浄のようなドライエッチング後の後洗浄処理（洗浄処理、ウェット洗浄処理）を行って開口部２６および２７の底部および側壁を洗浄（ウェット洗浄）し、その後水素プラズマ処理を行って残渣２８を除去することもできる。あるいは、水素プラズマ処理を行って残渣２８を除去した後に、例えば酸洗浄（ウェット処理）や超音波洗浄のようなドライエッチング後の後洗浄処理（洗浄処理、ウェット洗浄処理）を行うこともできる。有機物は酸洗浄（ウェット処理）や超音波洗浄のような後洗浄処理（洗浄処理、ウェット洗浄処理）によっては十分に除去することはできないが、後洗浄処理と水素プラズマ処理とを組み合わせることによって、有機物以外を後洗浄処理によって除去し、有機物を水素プラズマ処理によって除去することができ、より清浄化された配線開口部を形成することが可能となる。これにより、その後配線開口部の底部で下層配線（配線１７）のバリア絶縁膜（絶縁膜１８）を除去した際に、下層配線の上面をより確実に露出させることが可能となり、形成される埋込配線の信頼性をより向上させることができる。
【００４４】
また、本実施の形態では、図４〜図１０に示される工程により配線開口部（開口部２６および２７）を形成したが、配線開口部の底部で下層配線（配線１７）上のバリア絶縁膜（絶縁膜１８）を除去して下層配線を露出する前に水素プラズマ処理のような水素を含むガスを用いたプラズマ処理を行えば、他の工程（手法）により配線開口部を形成してもよい。例えば、絶縁膜２０および２１にフォトリソグラフィ法を用いて開口部２７を形成した後に絶縁膜２２〜２５を形成し（この場合、図４の段階で絶縁膜２０および２１に開口部２７が形成されている状態となる）、その後、フォトリソグラフィ法を用いて絶縁膜２３〜２５に開口部２６を形成し、絶縁膜２３〜２５の開口部２６から露出する絶縁膜２２をドライエッチングし、絶縁膜２０および２１の開口部２７から露出する絶縁膜１９をドライエッチングして図８の構造を得ることもできる。それから、水素プラズマ処理を行って開口部２６および２７の底部や側壁上に残留する残渣２８を除去した後、開口部２７底部の絶縁膜１８をドライエッチングによって除去する。また、本実施の形態では、配線開口部が配線溝としての開口部２６とビア（接続孔）としての開口部２７とから構成される場合について説明したが、配線開口部がビアまたは配線溝のいずれか一方だけで構成されることもできる。
【００４５】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００４６】
前記実施の形態では、ＭＩＳＦＥＴを有する半導体装置について説明したが、本発明は、これに限定されるものではなく、銅を主成分とする主導体膜を含む配線を有する種々の半導体装置に適用することができる。
【００４７】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００４８】
埋込配線の信頼性を向上することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。
【図２】図１に続く半導体装置の製造工程中における要部断面図である。
【図３】図２に続く半導体装置の製造工程中における要部断面図である。
【図４】図３に続く半導体装置の製造工程中における要部断面図である。
【図５】図４に続く半導体装置の製造工程中における要部断面図である。
【図６】図５に続く半導体装置の製造工程中における要部断面図である。
【図７】図６に続く半導体装置の製造工程中における要部断面図である。
【図８】図７に続く半導体装置の製造工程中における要部断面図である。
【図９】図８に続く半導体装置の製造工程中における要部断面図である。
【図１０】図９に続く半導体装置の製造工程中における要部断面図である。
【図１１】図１０に続く半導体装置の製造工程中における要部断面図である。
【図１２】図１１に続く半導体装置の製造工程中における要部断面図である。
【符号の説明】
１　半導体基板
２　素子分離領域
３　ｐ型ウエル
４　ゲート絶縁膜
５　ゲート電極
５ａ　シリサイド膜
６　ｎ⁻型半導体領域
７　サイドウォール
８　ｎ^＋型半導体領域
８ａ　シリサイド膜
９　ｎチャネル型のＭＩＳＦＥＴ
１０　絶縁膜
１１　絶縁膜
１２　コンタクトホール
１３　プラグ
１３ａ　窒化チタン膜
１４　絶縁膜
１５　絶縁膜
１６　開口部
１７　配線
１７ａ　導電性バリア膜
１７ｂ　主導体膜
１８　絶縁膜
１９　絶縁膜
２０　絶縁膜
２１　絶縁膜
２２　絶縁膜
２３　絶縁膜
２４　絶縁膜
２５　絶縁膜
２６　開口部
２７　開口部
２８　残渣
２９　配線
２９ａ　導電性バリア膜
２９ｂ　主導体膜

Claims

以下の工程を有することを特徴とする半導体装置の製造方法；
（ａ）半導体基板を準備する工程、
（ｂ）前記半導体基板上に第１絶縁膜を形成する工程、
（ｃ）前記第１絶縁膜上に炭素を含有する低誘電率材料を含む第２絶縁膜を形成する工程、
（ｄ）前記第２絶縁膜に配線開口部を形成する工程、
（ｅ）前記（ｄ）工程後に、水素を含むガスを用いたプラズマ処理を行う工程、
（ｆ）前記（ｅ）工程後に、前記配線開口部から露出する前記第１絶縁膜を除去する工程、
（ｇ）前記（ｆ）工程後に、前記配線開口部内に配線を形成する工程。
以下の工程を有することを特徴とする半導体装置の製造方法；
（ａ）半導体基板を準備する工程、
（ｂ）前記半導体基板上に第１絶縁膜を形成する工程、
（ｃ）前記第１絶縁膜上に炭素を含有する低誘電率材料を含む第２絶縁膜を形成する工程、
（ｄ）前記第２絶縁膜に配線開口部を形成する工程、
（ｅ）前記（ｄ）工程後に、ウェット洗浄処理を行う工程、
（ｆ）前記（ｅ）工程後に、水素プラズマ処理を行う工程、
（ｇ）前記（ｆ）工程後に、前記配線開口部から露出する前記第１絶縁膜を除去する工程、
（ｈ）前記（ｇ）工程後に、前記配線開口部内に配線を形成する工程。
以下の工程を有することを特徴とする半導体装置の製造方法；
（ａ）半導体基板を準備する工程、
（ｂ）前記半導体基板上に第１絶縁膜を形成する工程、
（ｃ）前記第１絶縁膜上に炭素を含有する低誘電率材料を含む第２絶縁膜を形成する工程、
（ｄ）前記第２絶縁膜に配線開口部を形成する工程、
（ｅ）前記（ｄ）工程後に、水素プラズマ処理を行う工程、
（ｆ）前記（ｅ）工程後に、ウェット洗浄処理を行う工程、
（ｇ）前記（ｆ）工程後に、前記配線開口部から露出する前記第１絶縁膜を除去する工程、
（ｈ）前記（ｇ）工程後に、前記配線開口部内に配線を形成する工程。
以下の工程を有することを特徴とする半導体装置の製造方法；
（ａ）半導体基板を準備する工程、
（ｂ）前記半導体基板上に第１絶縁膜を形成する工程、
（ｃ）前記第１絶縁膜に第１配線開口部を形成する工程、
（ｄ）前記第１配線開口部内に第１配線を形成する工程、
（ｅ）前記第１絶縁膜上に、前記第１配線の上面を覆うように、銅の拡散を抑制または防止する機能を有する第２絶縁膜を形成する工程、
（ｆ）前記第２絶縁膜上に、炭素を含有する低誘電率材料を含む第３絶縁膜を形成する工程、
（ｇ）前記第３絶縁膜に第２配線開口部を形成する工程、
（ｈ）前記（ｇ）工程後に、水素を含むガスを用いたプラズマ処理を行う工程、
（ｉ）前記（ｈ）工程後に、前記第２配線開口部から露出する前記第２絶縁膜を除去して、前記第２配線開口部の底部で前記第１配線を露出させる工程。
以下の工程を有することを特徴とする半導体装置の製造方法；
（ａ）半導体基板を準備する工程、
（ｂ）前記半導体基板上に第１絶縁膜を形成する工程、
（ｃ）前記第１絶縁膜に第１配線開口部を形成する工程、
（ｄ）前記第１配線開口部内に第１配線を形成する工程、
（ｅ）前記第１絶縁膜上に、前記第１配線の上面を覆うように、銅の拡散を抑制または防止する機能を有する第２絶縁膜を形成する工程、
（ｆ）前記第２絶縁膜上に、炭素を含有する低誘電率材料を含む第３絶縁膜を形成する工程、
（ｇ）前記第３絶縁膜に第２配線開口部を形成する工程、
（ｈ）前記（ｇ）工程後に、水素プラズマ処理を行う工程、
（ｉ）前記（ｈ）工程後に、前記第２配線開口部から露出する前記第２絶縁膜を除去して、前記第２配線開口部の底部で前記第１配線を露出させる工程、
（ｊ）前記（ｉ）工程後に、前記第２配線開口部内に第２配線を形成する工程。