KR980011890A

KR980011890A - 반도체 장치의 콘택홀 매립 방법

Info

Publication number: KR980011890A
Application number: KR1019960030160A
Authority: KR
Inventors: 박영호
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1996-07-24
Filing date: 1996-07-24
Publication date: 1998-04-30

Abstract

본 발명은 콘택홀을 알루미늄과 같은 도전성 물질로 매립시키기 위한 반도체 장치의 콘택홀 매립 방법에 대해 기재되어 있다. 이는, 실리콘 기판상의 층간 절연층에 콘택홀을 형성시키는 단계와, 상기 결과물의 전면에 베리어층을 형성시키는 단계와, 상기 베리어층의 전면에 유동 특성이 양호한 절연 물질을 소정 두께로 증착시킨 후 평탄화 공정에 의하여 상기 콘택홀을 매립시키는 절연 콘택을 형성시키는 단계와, 상기 결과물의 전면에 노출되는 베리어층을 제거하는 단계와, 상기 콘택홀 내부를 매립시키고 있는 절연 콘택을 제거하는 단계와, 그리고 상기 결과물의 전면에 알루미늄을 증착시키는 단계로 이루어진다. 따라서, 본 발명에 따르면, 종횡비가 상대적으로 큰 콘택홀에서 매립 특성이 양호할 뿐만 아니라, 저항, 신뢰성등에 영향을 미치지 않고 좋은 접촉 특성을 얻을수 있으며 그 결과 반도체 장치의 성능 및 신뢰도를 향상시킨다.

Description

반도체 장치의 콘택홀 매립 방법

본 발명은 반도체 장치의 콘택홀을 매립시키기 위한 방법에 관한 것으로, 특히 콘택 내부에 보이드가 형성되는 것을 방지시킬 수 있도록 도전성 물질의 매립 특성을 향상시킬 수 있는 반도체 장치의 콘택홀 매립 방법에 관한 것이다.

일반적으로, 반도체 소자의 집적도가 증가함에 따라서 소자의 단위셀이 차지하는 면적이 점차적으로 축소되는 추세이다. 따라서 칩내에 콘택홀을 형성시킬 수 있는 영역이 감소하게 됨에 따라서 콘택홀의 종횡비(Aspect Ratio; 콘택홀의 높이/직경)가 증가하는 결과를 파생시키므로 이러한 콘택홀을 도전성 재료 예를 들면 알루미늄으로 매립시킬 수 있는 능력의 향상이 요구된다.

따라서, 상기된 바와 같은 요구를 만족시키기 위하여 콘택홀을 알루미늄으로 매립시키는 설비를 개선시키거나 또는 알루미늄 매립 공정을 개선시켜 왔으면 특히 알루미늄으로 콘택홀을 매립시키는 공정은 알루미늄 합금을 저온에서 일정 두께로 증착시킨 후 고온에서 증착하여 콘택홀의 상부에 증착된 알루미늄 원자들이 콘택홀의 하부로 이동시킴으로서 메탈 콘택의 스텝커버리지를 개선시키는 저온/고온 증착 공정 또는 저온에서 증착된 알루미늄을 고온에서 리플로우시킴으로서 콘택홀의 상부에 증착된 알루미늄 원자들을 콘택홀의 하부로 이동시킴으로서 메탈 콘택을 형성시키는 A1 리플로우 공정에 의하여 수행되었다.

그러나, 반도체 장치의 집적도가 증대되는 상황하에서 상기된 바와 같은 고온/저온 증착 공정 및 A1 리플로우 공정에 의하여 매립되는 콘택홀의 직경이 작은 경우에 콘택홀의 상부에 증착된 알루미늄 원자들이 콘택홀의 하부로 이동하기 전에 서로 접촉되어서 콘택홀의 상부를 봉쇄시키며 그 결과 형성되는 메탈 콘택의 내부에 소정 크기의 보이드가 형성된다.

즉, 종래 실시예에 따라서 알루미늄으로 콘택홀을 매립시키는 공정을 순차적으로 도시한 도 1 내지 도 3을 참조하면, 실리콘 기판(110)의 전면에 소정 두께로 증착된 층간 절연층(120)에 소정 선폭 크기의 콘택홀(C)이 형성되어 있으며 이러한 콘택홀(C)을 매립시킬 수 있도록 저온 상태하에서 상기 층간 절연층(120)상에 알루미늄 합금을 소정 두께로 증착시킴으로서 도1전층(131)을 형성시킨 후 상기 제1도전층(131)상에 고온하에서 알루미늄을 증착시키고 리플로우시켜서 상기 콘택홀(C)을 매립시키는 메탈 콘택(132)을 형성시키지만 상기 콘택홀(C)의 선폭 크기가 작은 경우에는 상기 메탈 콘택(132)의 내부에 소정 크기의 보이드(H)가 형성되고 그 결과 상기 메탈 콘택(132)의 저항을 증대시킬 뿐만 아니라 금속 배선의 신뢰도를 저하시킴으로서 반도체 장치의 성능 및 신뢰도를 저하시킨다는 문제점을 야기시킨다.

따라서 본 발명은 상기된 바와 같은 종래의 문제점을 해소시키기 위하여 안출된 것으로 본 발명의 목적은 종횡비가 상대적으로 큰 콘택홀의 내부를 보이드의 형성없이 알루미늄으로 매립시킬 수 있도록 콘택홀의 하부에 소정 두께의 베리어층을 형성시킨 후 콘택홀을 매립시킴으로서 반도체 장치의 성능 및 신뢰도를 향상시킬 수 있는 반도체 장치의 콘택홀 매립 방법을 제공한다.

제1도 내지 제3도는 종래 실시예에 따른 콘택홀 매립 방법을 순차적으로 도시한 단면도.

제4도 내지 제7도는 본 발명에 따른 콘택홀 매립 방법을 순차적으로 도시한 단면도.

상기 목적을 달성하기 위하여 본 발명은, 실리콘 기판상의 층간 절연층에 콘택홀을 형성시키는 단계와, 상기 결과물의 전면에 베리어층을 형성시키는 단계와,

상기 베리어층의 전면에 유동 특성이 양호한 절연 물질을 소정 두께로 증착시킨 후 평탄화 공정에 의하여 상기 콘택홀을 매립시키는 절연 콘택을 형성시키는 단계와,

상기 결과물의 전면에 노출되는 베리어층을 제거하는 단계와, 상기 콘택홀 내부를 매립시키고 있는 절연 콘택을 제거하는 단계와, 그리고 상기 결과물의 전면에 알루미늄을 증착시켜서 메탈 콘택을 형성시키는 단계로 이루어진 것을 특징으로 하는 반도체 장치의 콘택홀 매립 방법을 제공한다.

본 발명의 일실시예에 따르면, 상기 절연 콘택에 의하여 콘택홀의 하부에 형성되는 베리어층의 일부는 제거되지 않는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일실시예를 상세히 설명하면 다음과 같다.

도 4 내지 도 7은 본 발며의 일실시예에 따라서 콘택홀을 매립시키는 공정을 순차적으로 도시한 단면도이다. 즉, 본 발명에 따른 반도체 장치의 콘택홀 매립 방법은 실리콘 기판(210)상의 층간 절연층(220)에 콘택홀(C)을 형성시키는 단계와, 상기 결과물의 전면에 베리어층(230)을 형성시키는 단계와, 상기 베리어층(230)의 전면에 유동 특성이 양호한 절연 물질을 소정 두께로 증착시킨 후 평탄화 공정에 의하여 상기 콘택홀(C)을 매립시키는 절연 콘택(240)을 형성시키는 단계와, 상기 결과물의 전면에 노출되는 베리어층(230)을 제거하는 단계와, 상기 콘택홀(C) 내부를 매립시키고 있는 절연 콘택(240)을 제거하는 단계와, 그리고 상기 결과물의 전면에 알루미늄을 증착시켜서 메탈 콘택(250)을 형성시키는 단계로 이루어진다. 즉, 층간 절연층(220)상에 베리어층(230)이 형성된 것을 단면 도시한 제 4 도를 참조하면, 실리콘 기판(210)상의 소자 분리 영역에 의하여 한정된 활성영역상에 게이트 산화막 및 게이트를 형성시키고 상기 게이트를 이온 주입 마스크로 하여 드레인 영역/소오스 영역을 형성시킴으로서 트랜지스터와 같은 단일 소자(도시되어 있지 않음)를 형성시킨다. 한편, 단일 소자가 형성된 상기 결과물의 전면에 BPSG 또는 USG 등과 같은 절연 물질을 화학 기상 증착 공정에 의하여 소정 두께로 증착시킨 후 평탄화 공정에 의하여 평탄한 표면을 갖는 층간 절연층(220)을 형성시킨다. 또한 사진 식각 공정 등에 의하여 형성되는 식각 마스크를 사용하여서 반응성 이온 식각(RIE) 공정 등과 같이 이방성 식각 특성이 양호한 건식 식각 공정에 의하여 상기 층간 절연층(220)의 일부를 제거함으로서 소정의 직경 예를 들면 약 0.5㎛ 이하의 직경을 갖는 콘택홀(C)을 형성시키고 이러한 콘택홀(C)의 형상은 그의 상부가 하부보다 큰 직경을 갖는 형상으로 유지된다.

또한, 스퍼터링 증착 공정 또는 화학 기상 공정에 의하여 티타늄/티타늄 질화물을 상기 결과물의 전면에 소정 두께로 증착시켜서 베리어층(230)을 형성시키며 이러한 베리어층(230)은 상기 층간 절연층(220)의 표면 및 상기 콘택홀(C)의 내부에 소정 두께로 증착되어서 금속 배선의 전기적 특성을 향상시킬 수 있을 뿐만 아니라 추후 공정에 의하여 알루미늄을 증착시킬 때 핵생성을 촉진시킨다.

이 후에, 절연 콘택(240)이 콘택홀 내부에 형성된 것을 단면 도시한 제 5 도를 참조하면, 베리어층(230)이 형성된 결과물의 전면에 유동 특성이 양호한 절연 물질 예를 들면 스핀 온 글라스(SOG) 또는 포토레지스트(PR)를 화학 기상 증착(CVD) 공정 등에 의하여 소정 두께로 증착시킨 후 화학 기계 연마(CMP) 공정 또는 이온밀링 공정 등과 같은 에치백(etch back) 공정에 의하여 상기 베리어층(230)이 노출될 때까지 평탄화시킴으로서 상기 콘택홀(C)의 내부를 매립시키고 있는 절연 콘택(240)을 형성시킬 수 있지만 이러한 절연 콘택(240)은 상기 콘택홀(C)의 크기 및 절연 물질의 밀도 등에 따라 상기 절연 물질의 증착 두께를 조절시킴으로서 상기 콘택홀(C)의 내부에 형성된다.

한편, 상기 에치백 공정에 의해서 노출되는 상기 베리어층(230)의 일부는 황산(H₂SO₄)과 같은 식각 용액에 의하여 제거되고 상기 콘택홀(C)의 내부에 형성된 상기 베리어층(230)의 일부는 상기 절연 콘택(240)에 의하여 상기 식각 용액으로부터 보호되므로서 상기 콘택홀(C)의 하부에 잔존한다.

이 후에, 상기 절연 콘택(240)의 제거한 후 알루미늄으로 이루어진 메탈 콘택(250)이 소정 두께로 증착되어 있는 것을 단면 도시한 제 6 도 및 제 7 도를 참조하면, 상기 콘택홀(C)의 하부에 잔존하는 상기 베리어층(230)의 일부를 보호하는 상기 절연 콘택(240)은 습식 식각 공정에 의하여 제거하여서 상기 콘택홀(C)의 하부에 상기 베리어층의 일부(230`)를 잔존시킨 후 그 결과물의 전면에 스퍼터링 증착 공정 또는 플라즈마 증착 공정 등에 의하여 알루미늄 합금을 소정 두께로 증착시킨 후 고진공 챔버내에서 약 500℃ 내지 600℃ 정도의 온도하에 증착된 알루미늄 합금을 열처리시키며 그 결과 알루미늄 원자의 일부가 상기 콘택홀(C)의 하부로 유동하여 상기 콘택홀(C)의 내부는 알루미늄으로 매립된다.

이상, 상기 내용은 본 발명의 바람직한 일실시예를 단지 예시한 것으로 본 발명의 당업자는 첨부된 청구 범위에 기재된 본 발명의 요지 및 사상을 변경시킴이 없이 본 발명에 대한 수정 및 변경을 가할 수 있다.

따라서, 본 발명에 따르면, 콘택홀의 내부에 형성된 베리어층의 상부를 제거한 후 상기 콘택홀의 내부를 매립시킬 수 있도록 알루미늄을 증착시킴으로서 상기 콘택홀의 내부에 보이드가 형성되지 않은 메탈 콘택을 형성시키며 그 결과 반도체 장치의 성능 및 신뢰도를 향상시킬 수 있다.

Claims

반도체 장치의 콘택홀 매립 방법에 있어서, 실리콘 기판상의 층간 절연층에 콘택홀을 형성시키는 단계와, 상기 결과물의 전면에 베리어층을 형성시키는 단계와, 상기 베리어층의 전면에 유동 특성이 양호한 절연 물질을 소정 두께로 증착시킨 후 평탄화 공정에 의하여 상기 콘택홀을 매립시키는 절연 콘택을 형성시키는 단계와, 상기 결과물의 전면에 노출되는 베리어층을 제거하는 단계와, 상기 콘택홀 내부를 매립시키고 있는 절연 콘택을 제거하는 단계와, 그리고 상기 결과물의 전면에 알루미늄을 증착시키는 단계로 이루어진 것을 특징으로 하는 반도체 장치의 콘택홀 매립 방법.
제 1 항에 있어서, 상기 절연 콘택에 의하여 콘택홀의 하부에 형성된 베리어층의 일부는 보호되는 것을 특징으로 하는 반도체 장치의 콘택홀 매립 방법.
제 2 항에 있어서, 상기 절연 콘택은 SOG 또는 포토레지스트로 이루어져 있는 것을 특징으로 하는 반도체 장치의 콘택홀 매립 방법.
제 3 항에 있어서, 상기 베리어층은 티타늄/타타늄 질화물로 이루어져 있는 것을 특징으로 하는 반도체 장치의 콘택홀 매립 방법.
제 4 항에 있어서, 상기 베리어층의 상부는 황산에 의하여 제거되는 것을 특징으로 하는 반도체 장치의 콘택홀 매립 방법.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임