JP2004296515A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2004296515A
JP2004296515A JP2003083348A JP2003083348A JP2004296515A JP 2004296515 A JP2004296515 A JP 2004296515A JP 2003083348 A JP2003083348 A JP 2003083348A JP 2003083348 A JP2003083348 A JP 2003083348A JP 2004296515 A JP2004296515 A JP 2004296515A
Authority
JP
Japan
Prior art keywords
insulating film
film
semiconductor device
wiring
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003083348A
Other languages
English (en)
Other versions
JP4454242B2 (ja
Inventor
Junji Noguchi
純司 野口
Takafumi Oshima
隆文 大島
Noriko Miura
典子 三浦
Kensuke Ishikawa
憲輔 石川
Tomio Iwasaki
富生 岩崎
Kiyomi Katsuyama
清美 勝山
Tatsuyuki Saito
達之 齋藤
Takeshi Tamaru
剛 田丸
Hide Yamaguchi
日出 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2003083348A priority Critical patent/JP4454242B2/ja
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to TW093105725A priority patent/TWI239592B/zh
Priority to KR1020040018874A priority patent/KR101055451B1/ko
Priority to US10/807,222 priority patent/US7323781B2/en
Priority to CNB2004100297419A priority patent/CN100373609C/zh
Publication of JP2004296515A publication Critical patent/JP2004296515A/ja
Priority to US11/449,814 priority patent/US7777343B2/en
Priority to US12/489,006 priority patent/US8053893B2/en
Application granted granted Critical
Publication of JP4454242B2 publication Critical patent/JP4454242B2/ja
Priority to US13/243,882 priority patent/US8431480B2/en
Priority to US13/862,268 priority patent/US8617981B2/en
Priority to US14/095,817 priority patent/US8810034B2/en
Priority to US14/320,049 priority patent/US9064870B2/en
Priority to US14/702,507 priority patent/US9490213B2/en
Priority to US15/272,553 priority patent/US9659867B2/en
Priority to US15/469,730 priority patent/US9818639B2/en
Priority to US15/727,671 priority patent/US10121693B2/en
Priority to US16/137,972 priority patent/US10304726B2/en
Priority to US16/385,317 priority patent/US20190244855A1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D35/00—Filtering devices having features not specifically covered by groups B01D24/00 - B01D33/00, or for applications not specifically covered by groups B01D24/00 - B01D33/00; Auxiliary devices for filtration; Filter housing constructions
    • B01D35/30—Filter housing constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D2201/00—Details relating to filtering apparatus
    • B01D2201/30—Filter housing constructions
    • B01D2201/309—Housings with transparent parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D2201/00—Details relating to filtering apparatus
    • B01D2201/34—Seals or gaskets for filtering elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】銅を主成分とする主導体膜を含む埋込配線の信頼性を向上させる。
【解決手段】下層配線としての配線２０の上面を含む絶縁膜１６上に、銅のバリア性に優れた炭窒化シリコン膜からなる絶縁膜２１を形成し、絶縁膜２１上に低誘電率材料膜との密着性に優れた炭化シリコン膜からなる絶縁膜２２を形成し、絶縁膜２２上に層間絶縁膜として低誘電率材料からなる絶縁膜２３を形成し、その後上層配線としての配線３４を形成する。銅配線のバリア絶縁膜として絶縁膜２１および絶縁膜２２の積層膜を用い、下層側の絶縁膜２１を高バリア性の膜とし、上層側の絶縁膜２２を高密着性の膜とする。
【選択図】 図１５

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造技術に関し、特に、銅を主成分とする主導体膜を含む配線を有する半導体装置に適用して有効な技術に関する。
【０００２】
【従来の技術】
半導体装置の素子間は、例えば多層配線構造により結線され回路が構成される。微細化に伴い配線構造として埋込配線構造が開発されている。埋込配線構造は、例えば絶縁膜に形成された配線溝や孔などのような配線開口部内に、ダマシン（Ｄａｍａｓｃｅｎｅ）技術（シングルダマシン（Ｓｉｎｇｌｅ−Ｄａｍａｓｃｅｎｅ）技術およびデュアルダマシン（Ｄｕａｌ−Ｄａｍａｓｃｅｎｅ）技術）によって、配線材料を埋め込むことで形成される。
【０００３】
特開２００２−４３４１９号公報には、下層配線としてのＣｕ層上にＣｕ原子の拡散防止膜として膜厚５０ｎｍのＰ−ＳｉＣ膜を形成し、Ｐ−ＳｉＣ膜上に層間絶縁膜として低誘電率層を形成する技術が記載されている（特許文献１参照）。
【０００４】
特開２００２−２７０６９１号公報には、銅配線を形成した後、ＣＭＰ法によって形成された平面上に炭化ケイ素（ＳｉＣ）、窒化ケイ素（ＳｉＮ）およびそれらの混合物（ＳｉＣＮ）などからなる５〜５０ｎｍの膜厚の絶縁性バリア膜を形成する技術が記載されている（特許文献２参照）。
【０００５】
また、非特許文献１には、バリア誘電体として、下層側のα−ＳｉＣ膜と上層側のα−ＳｉＣＮ膜の２層誘電体を用いる技術が記載されている（非特許文献１参照）。
【０００６】
【特許文献１】
特開２００２−４３４１９号公報
【０００７】
【特許文献２】
特開２００２−２７０６９１号公報
【０００８】
【非特許文献１】
シー・シー・チャン（Ｃ．Ｃ．Ｃｈｉａｎｇ）、エム・シー・チェン（Ｍ．Ｃ．Ｃｈｅｎ）、ゼット・シー・ウー（Ｚ．Ｃ．Ｗｕ）、エル・ジェイ・リー（Ｌ．Ｊ．Ｌｉ）、エス・エム・ジャン（Ｓ．Ｍ．Ｊａｎｇ）、シー・エイチ・ユー（Ｃ．Ｈ．Ｙｕ）およびエム・エス・リャン（Ｍ．Ｓ．Ｌｉａｎｇ），ティーディーディービー・リライアビリティ・インプルーブメント・イン・シーユー・ダマシン・バイ・ユージング・ア・バイレイヤ−ストラクチャード・ピーイーシーブイディー・エスアイシー・ディエレクトリック・バリア（ＴＤＤＢ Ｒｅｌｉａｂｉｌｉｔｙ Ｉｍｐｒｏｖｅｍｅｎｔ ｉｎ Ｃｕ Ｄａｍａｓｃｅｎｅ ｂｙ ｕｓｉｎｇ ａ Ｂｉｌａｙｅｒ−Ｓｔｒｕｃｔｕｒｅｄ ＰＥＣＶＤ ＳｉＣ Ｄｉｅｌｅｃｔｒｉｃ Ｂａｒｒｉｅｒ），「２００２アイアイティーシー（２００２ ＩＩＴＣ （Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏｎｆｅｒｅｎｃｅ））」，（米国），アイイーイーイー（ＩＥＥＥ），２００２年，ｐ．２００−２０２
【０００９】
【発明が解決しようとする課題】
本発明者の検討によれば、埋込銅配線を有する半導体装置においては、高温放置することなどにより、ストレスマイグレーションによって埋込銅配線の電気抵抗が上昇することが分かった。これは、埋込銅配線の信頼性を低下させる。
【００１０】
また、埋込銅配線を有する半導体装置においては、埋込銅配線のＴＤＤＢ（Ｔｉｍｅ Ｄｅｐｅｎｄｅｎｃｅ ｏｎ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ）寿命を向上させることも要求される。本発明者の検討によれば、ＴＤＤＢ寿命試験においては、同層の埋込銅配線における隣接する配線間で、配線中の銅イオンが配線間の電界によりドリフトされ、絶縁破壊が引き起こされることが分かった。
【００１１】
従って、埋込銅配線においては、ストレスマイグレーション特性の改善やＴＤＤＢ寿命の向上など、更なる信頼性の向上が求められている。
【００１２】
本発明の目的は、銅を主成分とする主導体膜を含む配線の信頼性を向上させることができる半導体装置およびその製造方法を提供することにある。
【００１３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１４】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１５】
本発明の半導体装置は、埋込銅配線のバリア絶縁膜として、銅配線を埋め込んだ絶縁膜上に形成され、銅に対するバリア性に優れた第１バリア絶縁膜と、第１バリア絶縁膜上に形成され、低誘電率材料膜との密着性に優れた第２バリア絶縁膜との積層膜を用いるものである。
【００１６】
また、本発明の半導体装置は、埋込銅配線のバリア絶縁膜として、銅配線を埋め込んだ絶縁膜上に形成され、シリコンと炭素とを含み、かつ窒素または酸素の少なくとも一方を含む材料からなる第１バリア絶縁膜と、第１バリア絶縁膜上に形成され、炭化シリコンからなる第２バリア絶縁膜との積層膜を用いるものである。
【００１７】
また、本発明の半導体装置は、埋込銅配線のバリア絶縁膜において、銅配線とバリア絶縁膜との界面近傍におけるバリア絶縁膜の窒素濃度が、バリア絶縁膜の上層の低誘電率材料膜とバリア絶縁膜との界面近傍におけるバリア絶縁膜の窒素濃度よりも高いものである。
【００１８】
また、本発明の半導体装置は、銅配線を埋め込んだ絶縁膜上に、銅の拡散を抑制または防止する機能を有する絶縁膜を形成し、その上に応力を制御する機能を有する絶縁膜を形成し、銅の拡散を抑制または防止する機能を有する絶縁膜と応力を制御する機能を有する絶縁膜との積層膜の応力が−１８０ＭＰａ以上であるものである。
【００１９】
また、本発明の半導体装置の製造方法は、銅配線を埋め込んだ絶縁膜上に銅に対するバリア性に優れた第１バリア絶縁膜を形成し、第１バリア絶縁膜上に低誘電率材料膜との密着性に優れた第２バリア絶縁膜を形成し、第２バリア絶縁膜上に低誘電率材料膜を形成するものである。
【００２０】
また、本発明の半導体装置の製造方法は、銅配線を埋め込んだ絶縁膜上にシリコンと炭素とを含み、かつ窒素または酸素の少なくとも一方を含む材料からなる第１バリア絶縁膜を形成し、第１バリア絶縁膜上に炭化シリコンからなる第２バリア絶縁膜を形成し、第２バリア絶縁膜上に低誘電率材料膜を形成するものである。
【００２１】
また、本発明の半導体装置の製造方法は、銅配線を埋め込んだ絶縁膜上にバリア絶縁膜を形成し、バリア絶縁膜上に低誘電率材料膜を形成し、銅配線とバリア絶縁膜との界面近傍におけるバリア絶縁膜の窒素濃度が、バリア絶縁膜の上層の低誘電率材料膜とバリア絶縁膜との界面近傍におけるバリア絶縁膜の窒素濃度よりも高いものである。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００２３】
（実施の形態１）
本実施の形態の半導体装置およびその製造工程を図面を参照して説明する。図１は、本発明の一実施の形態である半導体装置、例えばＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、の製造工程中の要部断面図である。
【００２４】
図１に示すように、例えば１〜１０Ωｃｍ程度の比抵抗を有するｐ型の単結晶シリコンなどからなる半導体基板（半導体ウエハ）１の主面に素子分離領域２が形成される。素子分離領域２は酸化シリコンなどからなり、例えばＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法またはＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄｉｚａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ ）法などにより形成される。
【００２５】
次に、半導体基板１のｎチャネル型ＭＩＳＦＥＴを形成する領域にｐ型ウエル３を形成する。ｐ型ウエル３は、例えばホウ素（Ｂ）などの不純物をイオン注入することなどによって形成される。
【００２６】
次に、ｐ型ウエル３の表面にゲート絶縁膜４が形成される。ゲート絶縁膜４は、例えば薄い酸化シリコン膜などからなり、例えば熱酸化法などによって形成することができる。
【００２７】
次に、ｐ型ウエル３のゲート絶縁膜４上にゲート電極５が形成される。例えば、半導体基板１上に多結晶シリコン膜を形成し、その多結晶シリコン膜にリン（Ｐ）などをイオン注入して低抵抗のｎ型半導体膜とし、その多結晶シリコン膜をドライエッチングによってパターニングすることにより、多結晶シリコン膜からなるゲート電極５を形成することができる。
【００２８】
次に、ｐ型ウエル３のゲート電極５の両側の領域にリンなどの不純物をイオン注入することにより、ｎ−型半導体領域６が形成される。
【００２９】
次に、ゲート電極５の側壁上に、例えば酸化シリコンなどからなる側壁スペーサまたはサイドウォール７が形成される。サイドウォール７は、例えば、半導体基板１上に酸化シリコン膜を堆積し、この酸化シリコン膜を異方性エッチングすることによって形成することができる。
【００３０】
サイドウォール７の形成後、ｎ＋型半導体領域８（ソース、ドレイン）が、例えば、ｐ型ウエル３のゲート電極５及びサイドウォール７の両側の領域にリンなどの不純物をイオン注入することにより形成される。ｎ＋型半導体領域８は、ｎ−型半導体領域６よりも不純物濃度が高い。
【００３１】
次に、ゲート電極５およびｎ＋型半導体領域８の表面を露出させ、例えばコバルト（Ｃｏ）膜を堆積して熱処理することによって、ゲート電極５とｎ＋型半導体領域８との表面に、それぞれシリサイド膜５ａおよびシリサイド膜８ａを形成する。これにより、ｎ＋型半導体領域８の拡散抵抗と、コンタクト抵抗とを低抵抗化することができる。その後、未反応のコバルト膜は除去する。
【００３２】
このようにして、ｐ型ウエル３にｎチャネル型のＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）９が形成される。
【００３３】
次に、半導体基板１上に窒化シリコンなどからなる絶縁膜１０と、酸化シリコンなどからなる絶縁膜１１を順次堆積する。それから、絶縁膜１１および絶縁膜１０を順次ドライエッチングすることにより、ｎ＋型半導体領域（ソース、ドレイン）８の上部などにコンタクトホール１２を形成する。コンタクトホール１２の底部では、半導体基板１の主面の一部、例えばｎ＋型半導体領域８の一部、やゲート電極５の一部などが露出される。
【００３４】
次に、コンタクトホール１２内に、タングステン（Ｗ）などからなるプラグ１３が形成される。プラグ１３は、例えば、コンタクトホール１２の内部を含む絶縁膜１１上にバリア膜として例えば窒化チタン膜１３ａを形成した後、タングステン膜をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などによって窒化チタン膜１３ａ上にコンタクトホール１２を埋めるように形成し、絶縁膜１１上の不要なタングステン膜および窒化チタン膜１３ａをＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法またはエッチバック法などによって除去することにより形成することができる。
【００３５】
図２〜図１３は、図１に続く半導体装置の製造工程中における要部断面図を示している。なお、理解を簡単にするために、図２〜図１３では、図１の絶縁膜１１より下の構造に対応する部分は図示を省略している。
【００３６】
図２に示されるように、プラグ１３が埋め込まれた絶縁膜１１上に絶縁膜（エッチングストッパ膜）１４を形成する。絶縁膜１４は、例えば炭化シリコン（ＳｉＣ）膜からなる。絶縁膜１４の他の材料として、窒化シリコン（ＳｉｘＮｙ）膜などを用いることもできる。絶縁膜１４は、炭化シリコン（ＳｉＣ）膜と窒化シリコン（ＳｉｘＮｙ）膜との積層膜で構成してもよい。絶縁膜１４は、その上層の絶縁膜（層間絶縁膜）１５に配線形成用の溝や孔をエッチングにより形成する際に、その掘り過ぎにより下層に損傷を与えたり、加工寸法精度が劣化したりすることを回避するために形成される。すなわち、絶縁膜１４は絶縁膜（層間絶縁膜）１５をエッチングする際にエッチングストッパとして機能することができる。
【００３７】
次に、絶縁膜１４上に絶縁膜（層間絶縁膜）１５が形成される。絶縁膜１５は、例えば有機ポリマーまたは有機シリカガラスなどのような低誘電率材料（いわゆるＬｏｗ−Ｋ絶縁膜、Ｌｏｗ−Ｋ材料）からなることが好ましい。なお、低誘電率な絶縁膜（Ｌｏｗ−Ｋ絶縁膜）とは、パッシベーション膜に含まれる酸化シリコン膜（たとえばＴＥＯＳ（Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）酸化膜）の誘電率よりも低い誘電率を有する絶縁膜を例示できる。一般的には、ＴＥＯＳ酸化膜の比誘電率ε＝４．１〜４．２程度以下を低誘電率な絶縁膜と言う。
【００３８】
上記低誘電率材料としての有機ポリマーには、例えばＳｉＬＫ（米Ｔｈｅ Ｄｏｗ Ｃｈｅｍｉｃａｌ Ｃｏ．製、比誘電率＝２．７、耐熱温度＝４９０℃以上、絶縁破壊耐圧＝４．０〜５．０ＭＶ／Ｖｍ）またはポリアリルエーテル（ＰＡＥ）系材料のＦＬＡＲＥ（米Ｈｏｎｅｙｗｅｌｌ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ製、比誘電率＝２．８、耐熱温度＝４００℃以上）がある。このＰＡＥ系材料は、基本性能が高く、機械的強度、熱的安定性および低コスト性に優れるという特徴を有している。上記低誘電率材料としての有機シリカガラス（ＳｉＯＣ系材料）には、例えばＨＳＧ−Ｒ７（日立化成工業製、比誘電率＝２．８、耐熱温度＝６５０℃）、Ｂｌａｃｋ Ｄｉａｍｏｎｄ（米Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．製、比誘電率＝３．０〜２．４、耐熱温度＝４５０℃）またはｐ−ＭＴＥＳ（日立開発製、比誘電率＝３．２）がある。この他のＳｉＯＣ系材料には、例えばＣＯＲＡＬ（米Ｎｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ， Ｉｎｃ．製、比誘電率＝２．７〜２．４、耐熱温度＝５００℃）、Ａｕｒｏｒａ２．７（日本エー・エス・エム社製、比誘電率＝２．７、耐熱温度＝４５０℃）がある。
【００３９】
また、上記低誘電率材料として、例えばＦＳＧ（ＳｉＯＦ系材料）、ＨＳＱ（ｈｙｄｒｏｇｅｎ ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）系材料、ＭＳＱ（ｍｅｔｈｙｌ ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）系材料、ポーラスＨＳＱ系材料、ポーラスＭＳＱ材料またはポーラス有機系材料を用いることもできる。上記ＨＳＱ系材料には、例えばＯＣＤ Ｔ−１２（東京応化工業製、比誘電率＝３．４〜２．９、耐熱温度＝４５０℃）、ＦＯｘ（米Ｄｏｗ Ｃｏｒｎｉｎｇ Ｃｏｒｐ．製、比誘電率＝２．９）またはＯＣＬ Ｔ−３２（東京応化工業製、比誘電率＝２．５、耐熱温度＝４５０℃）などがある。上記ＭＳＱ系材料には、例えばＯＣＤ Ｔ−９（東京応化工業製、比誘電率＝２．７、耐熱温度＝６００℃）、ＬＫＤ−Ｔ２００（ＪＳＲ製、比誘電率＝２．７〜２．５、耐熱温度＝４５０℃）、ＨＯＳＰ（米Ｈｏｎｅｙｗｅｌｌ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ製、比誘電率＝２．５、耐熱温度＝５５０℃）、ＨＳＧ−ＲＺ２５（日立化成工業製、比誘電率＝２．５、耐熱温度＝６５０℃）、ＯＣＬ Ｔ−３１（東京応化工業製、比誘電率＝２．３、耐熱温度＝５００℃）またはＬＫＤ−Ｔ４００（ＪＳＲ製、比誘電率＝２．２〜２、耐熱温度＝４５０℃）などがある。上記ポーラスＨＳＱ系材料には、例えばＸＬＫ（米Ｄｏｗ Ｃｏｒｎｉｎｇ Ｃｏｒｐ．製、比誘電率＝２．５〜２）、ＯＣＬ Ｔ−７２（東京応化工業製、比誘電率＝２．２〜１．９、耐熱温度＝４５０℃）、Ｎａｎｏｇｌａｓｓ（米Ｈｏｎｅｙｗｅｌｌ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ製、比誘電率＝２．２〜１．８、耐熱温度＝５００℃以上）またはＭｅｓｏＥＬＫ（米Ａｉｒ Ｐｒｏｄｕｃｔｓａｎｄ Ｃｈｅｍｉｃａｌｓ， Ｉｎｃ．製、比誘電率＝２以下）がある。上記ポーラスＭＳＱ系材料には、例えばＨＳＧ−６２１１Ｘ（日立化成工業製、比誘電率＝２．４、耐熱温度＝６５０℃）、ＡＬＣＡＰ−Ｓ（旭化成工業製、比誘電率＝２．３〜１．８、耐熱温度＝４５０℃）、ＯＣＬ Ｔ−７７（東京応化工業製、比誘電率＝２．２〜１．９、耐熱温度＝６００℃）、ＨＳＧ−６２１０Ｘ（日立化成工業製、比誘電率＝２．１、耐熱温度＝６５０℃）またはｓｉｌｉｃａ ａｅｒｏｇｅｌ（神戸製鋼所製、比誘電率１．４〜１．１）などがある。上記ポーラス有機系材料には、例えばＰｏｌｙＥＬＫ（米Ａｉｒ Ｐｒｏｄｕｃｔｓａｎｄ Ｃｈｅｍｉｃａｌｓ， Ｉｎｃ．製、比誘電率＝２以下、耐熱温度＝４９０℃）などがある。上記ＳｉＯＣ系材料、ＳｉＯＦ系材料は、例えばＣＶＤ法によって形成されている。例えば上記Ｂｌａｃｋ Ｄｉａｍｏｎｄは、トリメチルシランと酸素との混合ガスを用いたＣＶＤ法などによって形成される。また、上記ｐ−ＭＴＥＳは、例えばメチルトリエトキシシランとＮ２Ｏとの混合ガスを用いたＣＶＤ法などによって形成される。それ以外の上記低誘電率の絶縁材料は、例えば塗布法で形成されている。
【００４０】
このようなＬｏｗ−Ｋ材料からなる絶縁膜１５上に、例えばＣＶＤ法などを用いて絶縁膜１６を形成する。絶縁膜１６は、例えば二酸化シリコン（ＳｉＯ２）に代表される酸化シリコン（ＳｉＯｘ）膜からなる。絶縁膜１６の他の材料として、酸窒化シリコン（ＳｉＯＮ）膜を用いることもできる。また、絶縁膜１６は、例えばＣＭＰ処理時における絶縁膜１５の機械的強度の確保、表面保護および耐湿性の確保等のような機能を有することができる。また、絶縁膜１５が例えばフッ素（Ｆ）を含む酸化シリコン膜（ＳｉＯＦ）膜からなる場合は、絶縁膜１６は、絶縁膜１５中のフッ素の拡散を防止するように機能することもできる。また、絶縁膜１５が、例えばＣＭＰ工程における耐性を有する場合などは、絶縁膜１６の形成を省略することもできる。
【００４１】
次に、図３に示されるように、フォトリソグラフィ法およびドライエッチング法を用いて、絶縁膜１６、絶縁膜１５および絶縁膜１４を選択的に除去して開口部（配線開口部、配線溝）１７を形成する。このとき、開口部１７の底部では、プラグ１３の上面が露出される。その後、エッチングマスクとして用いた図示しないフォトレジストパターン（および反射防止膜）をアッシングなどにより除去する。絶縁膜１５が、例えば有機ポリマー系の材料（例えば上記ＳｉＬＫ）やポーラス有機系材料（例えば上記ＰｏｌｙＥＬＫ）などのように酸素プラズマによりダメージを受け得る材料からなる場合は、絶縁膜１５をＮＨ３プラズマ処理またはＮ２／Ｈ２プラズマ処理などの還元性プラズマ処理によってエッチングしながら、フォトレジストパターン（および反射防止膜）をアッシングして除去することもできる。
【００４２】
次に、図４に示されるように、半導体基板１の主面上の全面（すなわち開口部１７の底部および側壁上を含む絶縁膜１６上）に、例えば窒化チタン（ＴｉＮ）などからなる厚さ５０ｎｍ程度の比較的薄い導電性バリア膜１８を形成する。導電性バリア膜１８の成膜には、スパッタリング法やＣＶＤ法などを用いることができる。導電性バリア膜１８は、例えば後述の主導体膜形成用の銅の拡散を抑制または防止する機能や主導体膜のリフロー時に銅の濡れ性を向上させる機能などを有している。このような導電性バリア膜１８の材料としては、窒化チタンに代えて、銅と殆ど反応しない窒化タングステン（ＷＮ）または窒化タンタル（ＴａＮ）などのような高融点金属窒化物を用いることもできる。また、導電性バリア膜１８の材料として、高融点金属窒化物にシリコン（Ｓｉ）を添加した材料や、銅と反応し難いタンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、チタンタングステン（ＴｉＷ）合金などのような高融点金属を用いることもできる。また、導電性バリア膜１８としては、上記材料膜の単体膜だけでなく積層膜を用いることもできる。
【００４３】
次に、導電性バリア膜１８上に、例えば厚さ８００〜１６００ｎｍ程度の相対的に厚い銅からなる主導体膜１９を形成する。主導体膜１９は、例えばＣＶＤ法、スパッタリング法またはめっき法などを用いて形成することができる。また、主導体膜１９は銅を主成分とする導体膜、例えば銅または銅合金（Ｃｕを主成分とし、例えばＭｇ，Ａｇ，Ｐｄ，Ｔｉ，Ｔａ，Ａｌ，Ｎｂ，ＺｒまたはＺｎなどを含む）により形成することができる。また、導電性バリア膜１８上に、相対的に薄い銅（または銅合金）などからなるシード膜をスパッタリング法などによって形成し、その後、シード膜上に相対的に厚い銅（または銅合金）などからなる主導体膜１９をめっき法などによって形成することもできる。その後、例えば４７５℃程度の非酸化性雰囲気（例えば水素雰囲気）中において半導体基板１に対して熱処理を施すことにより主導体膜１９をリフローさせ、銅を開口部１７の内部に隙間なく埋め込む。
【００４４】
次に、図５に示されるように、主導体膜１９および導電性バリア膜１８を例えばＣＭＰ法によって、絶縁膜１６の上面が露出するまで研磨する。絶縁膜１６上の不要な導電性バリア膜１８および主導体膜１９を除去し、配線開口部としての開口部１７内に導電性バリア膜１８および主導体膜１９を残すことにより、図５に示されるように、相対的に薄い導電性バリア膜１８と相対的に厚い主導体膜１９とからなる配線（第１層配線）２０を開口部１７内に形成する。形成された配線２０は、プラグ１３を介してｎ＋型半導体領域（ソース、ドレイン）８やゲート電極５と電気的に接続されている。あるいはエッチング（電解エッチングなど）により、不要な導電性バリア膜１８および主導体膜１９を除去することもできる。
【００４５】
次に、半導体基板１をプラズマＣＶＤ装置の処理室内に配置し、アンモニアガスを導入してプラズマ電源を印加することにより、半導体基板１（特に配線２０が露出するＣＭＰ面）に対して、アンモニア（ＮＨ３）プラズマ処理を施す。あるいは、Ｎ２ガスおよびＨ２ガスを導入して、Ｎ２／Ｈ２プラズマ処理を施す。このような還元性プラズマ処理により、ＣＭＰで酸化された銅配線表面の酸化銅（ＣｕＯ、Ｃｕ２Ｏ、ＣｕＯ２）を銅（Ｃｕ）に還元し、更に、窒化銅（ＣｕＮ）層が配線２０の表面（ごく薄い領域）に形成される。
【００４６】
それから、必要に応じて洗浄を行った後、図６に示されるように、半導体基板１の主面の全面上に絶縁膜２１および絶縁膜２２を、例えばプラズマＣＶＤ法などによって順に形成する。すなわち、配線２０の上面上を含む絶縁膜１６上に、絶縁膜２１および絶縁膜２２を順に形成する。
【００４７】
絶縁膜２１は、銅配線のバリア絶縁膜として機能する。従って、絶縁膜２１は、配線２０の主導体膜１９中の銅が、後で形成される絶縁膜（層間絶縁膜）２３中に拡散するのを抑制または防止する。絶縁膜２１は、銅に対するバリア性に優れた（銅の拡散を抑制または防止する機能が高い）材料膜を用いることが好ましく、例えば炭窒化シリコン（ＳｉＣＮ）膜を用いることが好ましい。絶縁膜２１としての炭窒化シリコン（ＳｉＣＮ）膜は、例えばトリメチルシランガスおよびアンモニアガスを用いたプラズマＣＶＤ法により形成することができる。炭窒化シリコン（ＳｉＣＮ）膜は、銅に対するバリア性に優れており、リーク電流が低く、耐圧性も高いので、配線２０の主導体膜１９中の銅の拡散を的確に防止することが可能となる。
【００４８】
本実施の形態では、絶縁膜２１上に、絶縁膜２２を形成する。絶縁膜２２は、図７に示すように、絶縁膜２２上に形成する絶縁膜（低誘電率材料膜）２３との密着性に優れた材料膜を用いることが好ましく、例えば炭化シリコン（ＳｉＣ）膜を用いることが好ましい。すなわち、絶縁膜２２は接着層として機能する。絶縁膜２２としての炭化シリコン（ＳｉＣ）膜は、例えばトリメチルシランガスを用いたプラズマＣＶＤ法により形成することができる。このため、絶縁膜２１および絶縁膜２２を同じプラズマＣＶＤ成膜装置を用いて成膜ガスを切り換えることで形成でき、製造工程数を抑制できる。絶縁膜２２（ＳｉＣ）も銅（Ｃｕ）に対するバリア性を有するが、絶縁膜２１（ＳｉＣＮ）のバリア性よりもその効果は小さい。すなわち、本実施の形態では、絶縁膜２１の銅に対するバリア性は、絶縁膜２２の銅に対するバリア性よりも大きい。また、絶縁膜２２と絶縁膜（低誘電率材料膜）２３との密着性（接着性）は、（絶縁膜２２を形成することなく）絶縁膜２１上に絶縁膜２３を形成したときの絶縁膜２１と絶縁膜２３との間の密着性（接着性）よりも大きい。
【００４９】
以下、本実施の形態では、これら絶縁膜２１および絶縁膜２２をそれぞれ便宜上第１バリア絶縁膜および第２バリア絶縁膜と称する場合もある。
【００５０】
窒素や炭素を含有しない炭化シリコン（ＳｉＣ）膜により絶縁膜２２を形成すれば、絶縁膜２２と後述する絶縁膜２３との間の密着性（接着性）を向上することが可能となる。また、絶縁膜２２も銅に対するバリア性（銅の拡散を抑制または防止する機能）を有しているので、絶縁膜２１上に絶縁膜２２を形成することで、配線２０の主導体膜１９中の銅の拡散をより的確に防止することができる。また、絶縁膜２１と絶縁膜２２のうち、配線２０に接する絶縁膜２１を銅のバリア性により優れた材料膜（例えば炭窒化シリコン（ＳｉＣＮ）膜）により形成し、絶縁膜２１よりも銅のバリア性は若干低くても、層間絶縁膜としての絶縁膜２３との密着性（接着性）により優れた材料膜（例えば炭化シリコン（ＳｉＣ）膜）により、絶縁膜２１と絶縁膜２３との間に絶縁膜２２を形成すれば、配線２０の主導体膜１９中の銅の拡散をより的確に防止し、かつ膜（絶縁膜）間の密着性をより的確に向上することができる。従って、絶縁膜２１（第１バリア絶縁膜）と絶縁膜２２（第２バリア絶縁膜）を積層に形成し、絶縁膜２１は配線２０側に形成し、絶縁膜２２は絶縁膜２３側に形成することで、配線の信頼性をより向上することができる。
【００５１】
また、下層のバリア絶縁膜（第１バリア絶縁膜）としての絶縁膜２１の膜厚が、上層のバリア絶縁膜（第２バリア絶縁膜）としての絶縁膜２２の膜厚よりも厚ければより好ましい。銅に対するバリア性が相対的に大きい（あるいは耐圧が相対的に高い）絶縁膜２１の膜厚を絶縁膜２２の膜厚よりも厚くすることで、配線２０の主導体膜１９中の銅の拡散防止機能を高めることができ、また絶縁膜２１および絶縁膜２２からなる積層膜全体の耐圧を高めることができる。また、絶縁膜２１の膜厚は４０ｎｍ以下であればより好ましく、例えば２５〜３０ｎｍ程度であれば更に好ましい。これにより、銅に対する高いバリア性を確保できるとともに、配線間容量の低減も可能となる。また、絶縁膜２２の膜厚は、１０ｎｍ以下であればより好ましく、例えば５〜１０ｎｍ程度であれば更に好ましい。これにより、絶縁膜２２と絶縁膜２３との間の密着性を確保できるとともに、配線間容量の低減も可能となる。
【００５２】
また、絶縁膜２１として、上記のように銅のバリア性に優れ、耐圧の高い炭窒化シリコン（ＳｉＣＮ）膜を用いることで、配線２０の主導体膜１９中の銅の拡散をより的確に防止し、配線の信頼性を向上することができる。
【００５３】
また、他の形態として、絶縁膜２１の材料に、炭窒化シリコン（ＳｉＣＮ）に酸素が添加された膜（ＳｉＣＯＮ膜）、あるいは炭化シリコン（ＳｉＣ）に酸素（Ｏ）が添加された膜（ＳｉＯＣ膜）などを用いることもできる。これにより、絶縁膜２１の誘電率を小さくすることができるので、配線間容量を低減することができる。また、配線間のリーク電流をより低減することができる。従って、絶縁膜２１の材料としては、シリコンと炭素とを含み、かつ窒素または酸素の少なくとも一方を含む材料を用いることができる。絶縁膜２１として炭窒化シリコン（ＳｉＣＮ）膜を用いた場合は、銅の拡散防止機能をより高め、配線の耐圧性もより向上することができ、絶縁膜２１として炭窒化シリコン（ＳｉＣＮ）に酸素が添加された膜（ＳｉＣＯＮ膜）または炭化シリコン（ＳｉＣ）に酸素（Ｏ）が添加された膜（ＳｉＯＣ膜）を用いた場合は、配線間容量をより低減し、リーク電流もより低減することができる。
【００５４】
次に、図７に示されるように、絶縁膜２２上に、絶縁膜（層間絶縁膜）２３、絶縁膜（エッチングストッパ膜）２４、絶縁膜（層間絶縁膜）２５、絶縁膜（ＣＭＰ保護膜）２６および絶縁膜（ハードマスク層）２７を順に形成する。絶縁膜（層間絶縁膜）２３は、上記絶縁膜１５と同様の材料（低誘電率材料）により形成することができ、塗布法またはＣＶＤ法などにより形成することができる。絶縁膜（エッチングストッパ膜）２４は、上記絶縁膜１６と同様の材料（例えば酸化シリコン膜）により形成することができる。絶縁膜（層間絶縁膜）２５は、上記絶縁膜１５と同様の材料（低誘電率材料）により形成することができ、塗布法またはＣＶＤ法などにより形成することができる。絶縁膜（ＣＭＰ保護膜）２６は、上記絶縁膜１６と同様の材料（例えば酸化シリコン膜）により形成することができる。絶縁膜２６は、例えばＣＭＰ処理時における絶縁膜２５の機械的強度の確保、表面保護および耐湿性の確保等のような機能を有することができるが、絶縁膜２５が、例えばＣＭＰ工程における耐性を有する場合などは、絶縁膜２６の形成を省略することもできる。絶縁膜（ハードマスク層）２７は、例えば窒化シリコン膜（ＳｉＮ）、炭化シリコン（ＳｉＣ）膜、炭窒化シリコン（ＳｉＣＮ）膜、または酸化アルミニウム（ＡｌＯ）膜により形成することができる。
【００５５】
絶縁膜２３は上記のような低誘電率材料からなるが、例えば炭化シリコン（ＳｉＣ）に窒素（Ｎ）または酸素（Ｏ）を添加した材料膜（例えばＳｉＣＮ膜、ＳｉＯＣ膜またはＳｉＣＯＮ膜）のように窒素（Ｎ）または酸素（Ｏ）を含む材料膜（絶縁膜２１に対応）上に上記のような低誘電率材料膜を形成した場合、下地膜（窒素（Ｎ）または酸素（Ｏ）を含む材料膜）と低誘電率材料膜との密着性（接着性）が低下する恐れがある。これは、膜間の剥離などを引き起こす恐れがあり、特に上層配線と下層配線とを接続するビアの底部近傍において剥離が生じた場合には、配線の信頼性を低下させる恐れがある。このような現象は、上記低誘電率材料全般において生じ得るが、低誘電率材料として、シリコン（Ｓｉ）と酸素（Ｏ）と炭素（Ｃ）とを含む材料を用いた場合に顕著であり、例えば、酸炭化シリコン（有機シリカガラス、ＳｉＯＣ系材料、例えば上記Ｂｌａｃｋ Ｄｉａｍｏｎｄなど）、ＭＳＱ（メチルシルセスキオキサン；ｍｅｔｈｙｌ ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）系材料またはＨＳＱ（水素シルセスキオキサン；ｈｙｄｒｏｇｅｎ ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）系材料（それらのポーラス材料も含む）を低誘電率材料として用いた場合により顕著となる。
【００５６】
本実施の形態では、窒素（Ｎ）または酸素（Ｏ）を含まない炭化シリコン（ＳｉＣ）膜からなる絶縁膜２２上に、低誘電率材料からなる絶縁膜２３を形成するので、下地の絶縁膜２２と低誘電率材料からなる絶縁膜２３との間の密着性（接着性）を向上することができる。このため、絶縁膜２３の材料として低誘電率材料、特にシリコン（Ｓｉ）と酸素（Ｏ）と炭素（Ｃ）とを含む低誘電率材料を用いたとしても、絶縁膜２３が下地層（絶縁膜２２）から剥離するのを防止することができる。このため、配線の信頼性を向上できる。
【００５７】
次に、図８に示されるように、フォトリソグラフィ法を用いて絶縁膜２７上にフォトレジストパターン２８を形成する。それから、図９に示されるように、フォトレジストパターン２８をエッチングマスクとして用いて絶縁膜２７をドライエッチングする。これにより、絶縁膜２７に開口部２９が形成される。開口部２９は、配線溝の形成予定領域に形成される。その後、フォトレジストパターン２８を除去する。
【００５８】
次に、図１０に示されるように、開口部２９を埋めるように絶縁膜２７上にフォトレジスト膜を形成し、そのフォトレジスト膜を露光、現像してパターン化することにより、フォトレジストパターン３０を形成する。それから、フォトレジストパターン３０をエッチングマスクとして用いて絶縁膜２６、絶縁膜２５、絶縁膜２４および絶縁膜２３をドライエッチングする。これにより、絶縁膜２３〜２６に開口部３１が形成される。開口部３１は、ビア（孔）の形成予定領域に形成される。従って、開口部３１の平面領域は、開口部２９の平面領域に含まれる。また、このドライエッチングの際には、絶縁膜２２（および絶縁膜２１）をエッチングストッパ膜として機能させることで、開口部３１の底部で絶縁膜２２および絶縁膜２１を残存させ、配線２０の上面が露出しないようにすることができる。これにより、配線２０上面の自然酸化膜の形成を防止できる。また、ドライエッチングによって配線２０の主導体膜１９の銅が飛散するのを防止することができる。その後、フォトレジストパターン３０を除去する。
【００５９】
次に、図１１に示されるように、絶縁膜２７をエッチングマスク（ハードマスク）として用いて絶縁膜２６および絶縁膜２５をドライエッチングする。これにより、絶縁膜２４〜２７に開口部２９が形成される。このドライエッチングの際、開口部３１の底部では絶縁膜２１，２２が存在（残存）するので、配線２０がエッチングされるのを防止することができる。
【００６０】
次に、図１２に示されるように、開口部２９の底部で絶縁膜２４をドライエッチングにより除去し、開口部３１の底部で絶縁膜２２および絶縁膜２１をドライエッチングにより除去する。これにより、開口部３１の底部で配線２０の上面が露出される。そして、絶縁膜２７をドライエッチングにより除去する。絶縁膜２７は、開口部３１の底部で絶縁膜２２および絶縁膜２１を除去する工程と同じドライエッチング工程、あるいはそれとは別のドライエッチング工程によって除去することができる。絶縁膜２７を除去した後に残存する絶縁膜２６は、ＣＭＰ工程の保護膜などとして機能することができる。
【００６１】
次に、開口部３１の底部で露出する配線２０（下層銅配線）の表面に形成された酸化銅を除去して配線２０の露出した上面を清浄化（クリーニング）する処理を行う。これは、例えば水素（Ｈ２）プラズマ処理のような還元性プラズマ処理により、銅配線表面の酸化銅（ＣｕＯ、Ｃｕ２Ｏ、ＣｕＯ２）を銅（Ｃｕ）に還元することにより行うことができる。
【００６２】
次に、図１３に示されるように、開口部２９および開口部３１の底部および側面を含む絶縁膜２６上に、導電性バリア膜１８と同様の材料からなる導電性バリア膜３２を同様の手法を用いて形成し、それから、導電性バリア膜３２上に、開口部２９および開口部３１内を埋めるように、主導体膜１９と同様の材料からなる主導体膜３３を同様の手法を用いて形成し、そして、主導体膜３３および導電性バリア膜３２を例えばＣＭＰ法によって、絶縁膜２６の上面が露出するまで研磨する。絶縁膜２６上の不要な導電性バリア膜３２および主導体膜３３を除去し、配線開口部としての開口部２９，３１内に導電性バリア膜３２および主導体膜３３を残すことにより、図１３に示されるように、相対的に薄い導電性バリア膜３２と相対的に厚い主導体膜３３とからなる配線（第２層配線）３４を開口部２９および開口部３１内に形成する。開口部（配線溝）２９に埋め込まれた導電性バリア膜３２と主導体膜３３とからなる配線部は、開口部（ビア）３１に埋め込まれた導電性バリア膜３２と主導体膜３３とからなるビア部を介して下層配線である配線２０と電気的に接続されている。
【００６３】
本実施の形態では、低誘電率材料からなる絶縁膜１５，２３，２５上には酸化シリコン（または酸窒化シリコン）などからなる絶縁膜１６，２４，２６が形成されている。他の形態として、例えば絶縁膜１５，２３，２５が酸素プラズマによりダメージを受け得る低誘電率材料からなる場合などは、絶縁膜１５，２３，２５上に酸素（Ｏ２）プラズマなどの酸化性プラズマを用いることなく形成した薄い絶縁膜、例えば炭化シリコン（ＳｉＣ）膜を形成し、その上に絶縁膜１６，２４，２６を形成することもできる。図１４は、他の形態の半導体装置の製造工程中の要部断面図であり、図１３に対応する。図１４では、低誘電率材料からなる絶縁膜１５，２３，２５上に、酸素（Ｏ２）プラズマなどの酸化性プラズマを用いることなく形成した薄い絶縁膜、例えば炭化シリコン（ＳｉＣ）膜からなる絶縁膜１６ａ，２４ａ，２６ａが形成され、絶縁膜１６ａ，２４ａ，２６ａ上に酸化シリコン（または酸窒化シリコン）などからなる絶縁膜１６，２４，２６が形成されている。これにより、絶縁膜１５，２３，２５のダメージ（変質）を防止し、絶縁膜１５，２３，２５と絶縁膜１６，２４，２６との密着性を向上させることができる。
【００６４】
図１５および図１６は、図１３に続く半導体装置の製造工程中における要部断面図を示している。なお、図１５および図１６においても、図１の絶縁膜１１より下の構造に対応する部分は図示を省略している。
【００６５】
図１３の構造が得られた後、半導体基板１をプラズマＣＶＤ装置の処理室内に配置し、アンモニアガスを導入してプラズマ電源を印加することにより、半導体基板１（特に配線３４が露出するＣＭＰ面）に対して、アンモニア（ＮＨ３）プラズマ処理を施す。あるいは、Ｎ２ガスおよびＨ２ガスを導入して、Ｎ２／Ｈ２プラズマ処理を施す。このような還元性プラズマ処理により、ＣＭＰで酸化された銅配線表面の酸化銅（ＣｕＯ、Ｃｕ２Ｏ、ＣｕＯ２）を銅（Ｃｕ）に還元し、更に、窒化銅（ＣｕＮ）層が配線２０の表面（ごく薄い領域）に形成される。
【００６６】
それから、必要に応じて洗浄を行った後、図１５に示されるように、半導体基板１の主面の全面上に、上記絶縁膜２１および絶縁膜２２と同様の材料からなり、同様の機能を有する絶縁膜（第１バリア絶縁膜）３５および絶縁膜（第２バリア絶縁膜）３６を、同様の手法を用いて順に形成する。すなわち、配線３４の上面上を含む絶縁膜２６上に、絶縁膜３５および絶縁膜３６を順に形成する。これにより、配線３４の主導体膜３３中の銅の拡散を的確に防止できるとともに、絶縁膜３６上に形成される絶縁膜３７（層間絶縁膜、低誘電率材料膜）との密着性を向上することができる。
【００６７】
それから、図１６に示されるように、絶縁膜３６上に、絶縁膜２３，２４，２５，２６と同様にして絶縁膜（低誘電率材料膜）３７、絶縁膜（酸化シリコン膜）３８、絶縁膜（低誘電率材料膜）３９および絶縁膜（酸化シリコン膜）４０を形成し、開口部２９および開口部３１と同様にして絶縁膜３８，３９，４０における開口部（配線溝）４１と絶縁膜３５，３６，３７における開口部（ビア）４２とを形成し、配線３４と同様にして、開口部４１および開口部４２を埋める、導電性バリア膜４３および主導体膜（銅膜）４４からなる配線（第３層配線）４５を形成する。その後、配線４５の上面上を含む絶縁膜４０上に、上記絶縁膜２１および絶縁膜２２と同様にしてバリア絶縁膜を形成し、バリア絶縁膜上に層間絶縁膜（低誘電率材料膜）などが形成されて更に上層配線が形成され得るが、ここではその説明は省略する。
【００６８】
本発明者の検討によれば、埋込銅配線を有する半導体装置においては、高温放置することなどにより、ストレスマイグレーションによって埋込銅配線の電気抵抗が上昇することが分かった。この際、下層埋込銅配線の上面と、上層埋込銅配線のビア部との間に、空隙またはボイドが形成される。このため、下層埋込銅配線と上層埋込銅配線の間の接続面積が低減し、電気抵抗の上昇が生じてしまう。また、ボイドが形成されたことにより下層埋込銅配線と上層埋込銅配線との間で断線が生じる恐れもある。これらは、配線の信頼性を低下させ、半導体装置の製造歩留まりを低減させ、製造コストを増大させる。
【００６９】
また、埋込銅配線を有する半導体装置においては、埋込銅配線のＴＤＤＢ（Ｔｉｍｅ Ｄｅｐｅｎｄｅｎｃｅ ｏｎ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ）寿命を向上させることも要求される。なお、ＴＤＤＢ（Ｔｉｍｅ Ｄｅｐｅｎｄｅｎｃｅ ｏｎ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ）寿命とは、絶縁破壊の時間的依存性を客観的に計る尺度であって、所定の温度（例えば１４０℃）の測定条件下で電極間に比較的高い電圧を加え、電圧印加から絶縁破壊までの時間を印加電界に対してプロットしたグラフを作成し、このグラフから実際の使用電界強度（例えば０．２ＭＶ／ｃｍ）に外挿して求めた時間（寿命）をいう。本発明者の検討によれば、ＴＤＤＢ寿命試験においては、同層の埋込銅配線における隣接する配線間で、配線中の銅イオンが配線間の電界によりドリフトされ、絶縁破壊が引き起こされることが分かった。
【００７０】
従って、埋込銅配線のストレスマイグレーションによる劣化防止とＴＤＤＢ寿命の向上の両立が求められる。
【００７１】
本実施の形態では上層銅配線（例えば配線３４）のビア部（例えば開口部３１に埋め込まれた導電性バリア膜３２と主導体膜３３）の底部近傍において、下層銅配線（例えば配線２０）の上面を覆うバリア絶縁膜として、第１バリア絶縁膜（例えば絶縁膜２１）と第２バリア絶縁膜（例えば絶縁膜２２）とを用いている。下層側の第１バリア絶縁膜（例えば絶縁膜２１）として、銅のバリア性に優れた材料膜（例えば炭窒化シリコン（ＳｉＣＮ）膜）を用い、上層側の第２バリア絶縁膜（例えば絶縁膜２２）として層間絶縁膜（低誘電率材料膜、例えば絶縁膜２３）との密着性に優れた材料膜（例えば炭化シリコン（ＳｉＣ）膜）を用いている。これにより、銅配線（例えば配線２０）の銅の拡散を防止できるとともに、バリア絶縁膜（例えば絶縁膜２１，２２）と層間絶縁膜（低誘電率材料膜、例えば絶縁膜２３）との密着性を向上することができる。
【００７２】
図１７は、埋込銅配線のＴＤＤＢ寿命試験の結果を示すグラフである。図１７のグラフの横軸は、配線間に印加した電界強度に対応し、縦軸は電圧印加から絶縁破壊までの時間に対応する。このグラフから実際の使用電界強度（例えば０．２ＭＶ／ｃｍ）に外挿して求めた時間（寿命）をＴＤＤＢ寿命とすることができる。
【００７３】
図１７では、本実施の形態のように第１バリア絶縁膜（下層）として２５ｎｍの膜厚の炭窒化シリコン（ＳｉＣＮ）膜と第２バリア絶縁膜（上層）として２５ｎｍの膜厚の炭化シリコン（ＳｉＣ）膜とを用いた場合（図１７のグラフにおける白丸に対応）だけでなく、第１の比較例として、バリア絶縁膜として５０ｎｍの膜厚の炭窒化シリコン（ＳｉＣＮ）膜の単層を用いた場合（図１７のグラフにおける白四角に対応し、本実施の形態と比較して第２バリア絶縁膜の形成を省略した場合に相当する）、第２の比較例としてバリア絶縁膜として５０ｎｍの膜厚の炭化シリコン（ＳｉＣ）膜の単層を用いた場合（図１７のグラフにおける黒四角に対応し、本実施の形態と比較して第１バリア絶縁膜の形成を省略した場合に相当する）、および第３の比較例として、第１バリア絶縁膜（下層）として２５ｎｍの膜厚の炭化シリコン（ＳｉＣ）膜と第２バリア絶縁膜（上層）として２５ｎｍの膜厚の炭窒化シリコン（ＳｉＣＮ）膜とを用いた場合（図１７のグラフにおける黒丸に対応し、本実施の形態と比較して第１バリア絶縁膜と第２バリア絶縁膜とが逆になった場合に相当する）についても記載してある。
【００７４】
図１７のグラフから分かるように、本実施の形態では、バリア絶縁膜を積層構造とし、埋込銅配線に接する第１バリア絶縁膜に銅のバリア性に優れた炭窒化シリコン（ＳｉＣＮ）膜を用いているので、配線中の銅の拡散を的確に抑制または防止でき、配線のＴＤＤＢ寿命を比較的長く（良好に）することができる。一方、埋込銅配線に接するバリア絶縁膜に銅のバリア性が相対的に劣る炭化シリコン（ＳｉＣ）膜を用いた場合（上記第２の比較例および第３の比較例に対応）では、配線中の銅が拡散しやすくなり、配線のＴＤＤＢ寿命が劣化してしまう。このように、〔非特許文献１〕に示されるような、埋込銅配線に接するバリア絶縁膜に炭化シリコン（ＳｉＣ）膜を用いた場合よりも、銅のバリア性が相対的に優れている窒化シリコン（ＳｉＣＮ）膜を用いることで、配線のＴＤＤＢ寿命を向上させることができる。
【００７５】
図１８〜図２０は、埋込銅配線の高温放置試験（例えば１５０℃で１００時間放置）後の抵抗上昇率を示すグラフである。図１８〜図２０のグラフの横軸が高温放置試験後の埋込銅配線の電気抵抗の変化率または上昇率（高温放置試験前の電気抵抗を基準とした電気抵抗の増加率）に対応し、図１８〜図２０のグラフの縦軸が累積分布または累積確率（Ｃｕｍｕｌａｔｉｖｅ Ｐｒｏｂａｂｉｌｉｔｙ）に対応する。図１８は、埋込銅配線のバリア絶縁膜として、本実施の形態のように、炭窒化シリコン（ＳｉＣＮ）膜（ここでは膜厚２５ｎｍ）からなる第１バリア絶縁膜（下層）と、その上の炭化シリコン（ＳｉＣ）膜（ここでは膜厚２５ｎｍ）からなる第２バリア絶縁膜（上層）との積層膜を用いた場合に対応する。また、図１９は、埋込銅配線のバリア絶縁膜として、５０ｎｍの膜厚の炭窒化シリコン（ＳｉＣＮ）膜の単層を用いた上記第１の比較例の場合に対応する。また、図２０は、埋込銅配線のバリア絶縁膜として、５０ｎｍの膜厚の炭化シリコン（ＳｉＣ）膜の単層を用いた上記第２の比較例の場合に対応する。また、図１８〜図２０のそれぞれでは、配線幅を種々の値に変えた場合について実験が行われ、結果がプロットされている。
【００７６】
図１８〜図２０から分かるように、高温放置することにより埋込銅配線の電気抵抗が上昇している。また、図１８〜図２０のそれぞれにおいて、配線幅を大きくすることにより、埋込銅配線の電気抵抗の上昇率は大きくなる傾向にある。
【００７７】
バリア絶縁膜として低誘電率材料膜との密着性が相対的に低い炭窒化シリコン（ＳｉＣＮ）膜を用い、炭窒化シリコン（ＳｉＣＮ）膜上に層間絶縁膜として低誘電率材料膜を形成した上記第１の比較例の場合は、図１９に示されるように、高温放置による埋込銅配線の電気抵抗の上昇率が大きい。これは、バリア絶縁膜としての炭窒化シリコン（ＳｉＣＮ）膜上に層間絶縁膜としての低誘電率材料膜を形成すると、上層銅配線のビア部の底部近傍においてバリア絶縁膜と低誘電率材料膜との間の密着性（接着性）が低下し、ストレスマイグレーションによる不良が生じやすくなるためと考えられる。
【００７８】
それに対して、本実施の形態では、図１８に示されるように、高温放置による埋込銅配線の電気抵抗の上昇を抑制することができ、ストレスマイグレーションによる不良の発生を抑制または防止することができる。
【００７９】
本実施の形態では、バリア絶縁膜を積層構造とし、低誘電率材料膜に接する側の第２バリア絶縁膜に低誘電率材料膜との密着性に優れた膜（炭化シリコン（ＳｉＣ）膜）を用いることにより、バリア絶縁膜（例えば絶縁膜２１，２２）と層間絶縁膜（低誘電率材料膜、例えば絶縁膜２３）との密着性を向上できるので、上層銅配線（例えば配線３４）のビア部（例えば開口部３１に埋め込まれた導電性バリア膜３２および主導体膜３３）の底部近傍におけるバリア絶縁膜（例えば絶縁膜２１，２２）と層間絶縁膜（例えば絶縁膜２３）との間の密着性（接着強度）を向上でき、上記のようなストレスマイグレーションによる不具合、例えば上層銅配線（例えば配線３４）のビア部と下層銅配線（例えば配線２０）の上面との間における空隙またはボイドの発生や上層銅配線（例えば配線３４）と下層銅配線（例えば配線２０）との間の抵抗上昇など、を抑制または防止することができる。
【００８０】
なお、上記のような効果は、下層銅配線として配線２０を適用し上層銅配線として配線３４を適用した場合、下層銅配線として配線３４を適用し上層銅配線として配線４５を適用した場合、および下層銅配線として配線４５を適用し上層銅配線として配線４５の更に上層の配線（図示せず）を適用した場合のいずれについても得ることができる。
【００８１】
本実施の形態では、銅配線とバリア絶縁膜との間の銅のバリア性（銅の拡散防止）の向上と、バリア絶縁膜と層間絶縁膜（低誘電率材料膜）との密着性向上との両立が可能となり、配線のＴＤＤＢ寿命の向上とストレスマイグレーション特性の向上とを実現できる。これにより、配線の信頼性を向上することができる。また、半導体装置の製造歩留まりを低減し、製造コストも低減できる。
【００８２】
（実施の形態２）
図２１および図２２は、本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。図５までの製造工程は上記実施の形態１と同様であるので、ここではその説明は省略し、図５に続く製造工程について説明する。なお、図２１および図２２においても、図１の絶縁膜１１より下の構造に対応する部分は図示を省略している。
【００８３】
図５に示される構造が得られた後、上記実施の形態１と同様にして還元性プラズマ処理を施し、更に必要に応じて洗浄を行った後、図２１に示されるように、半導体基板１の主面の全面上に絶縁膜（バリア絶縁膜）５１を例えばプラズマＣＶＤ法などによって形成する。すなわち、配線２０の上面上を含む絶縁膜１６上に、絶縁膜５１を形成する。
【００８４】
絶縁膜５１は、炭窒化シリコン（ＳｉＣＮ）膜により形成されるが、絶縁膜５１中の厚み方向の窒素（Ｎ）濃度分布は後述するように均一ではない。
【００８５】
それから、図２２に示されるように、絶縁膜５１上に、上記実施の形態１と同様に絶縁膜２３，２４，２５，２６，２７を形成する。
【００８６】
図２３は、絶縁膜５１の厚み方向（半導体基板１の主面に垂直な方向）における窒素（Ｎ）濃度分布を模式的に示すグラフである。図２３のグラフの横軸は、絶縁膜５１の下層である配線２０（または絶縁膜１６）の上部領域から絶縁膜５１の上層である絶縁膜２３の下部領域にかけての厚み（膜厚）方向の位置（ａｒｂｉｔｒａｒｙ ｕｎｉｔ：任意単位）に対応し、図２３のグラフの縦軸は、膜中の窒素（Ｎ）濃度（ａｒｂｉｔｒａｒｙ ｕｎｉｔ：任意単位）に対応する。
【００８７】
図２３のグラフに示されるように、本実施の形態では、配線２０と絶縁膜５１との界面近傍領域における絶縁膜５１の窒素（Ｎ）濃度は、絶縁膜５１とその上層の絶縁膜２３との界面近傍領域における絶縁膜５１の窒素（Ｎ）濃度よりも大きい。例えば、絶縁膜５１において、下部（配線２０または絶縁膜１６側）の高窒素（Ｎ）濃度領域５１ａとその上部（絶縁膜２３側）の低窒素（Ｎ）濃度領域５１ｂとを有している。
【００８８】
絶縁膜５１は、例えば窒素ガスを用いたＣＶＤ法によって連続的に形成することができる。例えば、絶縁膜５１の成膜初期段階では成膜装置へ導入する窒素ガスの流量を相対的に多くして高窒素濃度領域５１ａの絶縁膜５１を形成し、絶縁膜５１の成膜後期段階では成膜装置へ導入する窒素ガスの流量を相対的に少なくして低窒素濃度領域５１ｂの絶縁膜５１を形成することができる。また、絶縁膜５１の成膜後期段階では成膜装置への窒素ガスの導入を停止（流量をゼロに）して、絶縁膜５１の低窒素濃度領域５１ｂにおける窒素濃度を非常に小さなもの（あるいはゼロ）とすることもできる。
【００８９】
炭窒化シリコン（ＳｉＣＮ）膜は、窒素濃度を高くすることで、銅のバリア性（銅の拡散を抑制または防止する機能）を向上させ、また耐圧を高めることができる。一方、炭窒化シリコン（ＳｉＣＮ）膜は、窒素濃度を低くすることで、低誘電率材料膜との密着性（接着性）を向上させることができる。窒素濃度が高い炭窒化シリコン（ＳｉＣＮ）膜上に低誘電率材料膜を形成すると、下地膜（窒素濃度が高い膜）と低誘電率材料膜との密着性（接着性）が低下する恐れがある。これは、膜間の剥離などを引き起こす恐れがあり、配線の信頼性を低下させる。このような現象は、上記低誘電率材料全般において生じ得るが、低誘電率材料として、シリコン（Ｓｉ）と酸素（Ｏ）と炭素（Ｃ）とを含む材料を用いた場合に顕著であり、例えば、酸炭化シリコン（有機シリカガラス、ＳｉＯＣ系材料、例えば上記Ｂｌａｃｋ Ｄｉａｍｏｎｄなど）、ＭＳＱ（メチルシルセスキオキサン；ｍｅｔｈｙｌ ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）系材料またはＨＳＱ（水素シルセスキオキサン；ｈｙｄｒｏｇｅｎ ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）系材料（それらのポーラス材料も含む）を低誘電率材料として用いた場合により顕著となる。
【００９０】
本実施の形態では、炭窒化シリコン（ＳｉＣＮ）からなる絶縁膜５１の配線２０と接する領域を高窒素（Ｎ）濃度領域５１ａとすることで、配線２０の銅の拡散を絶縁膜５１に的確に防止でき、絶縁膜５１の絶縁膜（低誘電率材料膜）２３と接する領域を低窒素（Ｎ）濃度領域５１ｂとすることで、絶縁膜５１と絶縁膜（低誘電率材料膜）２３との密着性を向上することができる。このように、配線２０と絶縁膜５１との界面近傍領域における絶縁膜５１の窒素（Ｎ）濃度を、絶縁膜５１とその上層の絶縁膜２３との界面近傍領域における絶縁膜５１の窒素（Ｎ）濃度よりも大きくすることで、絶縁膜５１における銅のバリア性と上層の低誘電率材料膜との密着性の両立を図ることが可能となる。また、絶縁膜５１の絶縁膜（低誘電率材料膜）２３と接する領域を、窒素を含まない炭化シリコンではなく、炭窒化シリコン（ＳｉＣＮ）によって構成しているので、バリア絶縁膜５１全体の銅の拡散防止機能や耐圧性をより高めることができる。
【００９１】
図２４および図２５は、図２２に続く半導体装置の製造工程中における要部断面図を示している。なお、図２４および図２５においても、図１の絶縁膜１１より下の構造に対応する部分は図示を省略している。
【００９２】
図２２の構造が得られた後、上記実施の形態１における図８〜図１３に対応する工程と同様の工程などが行われて、開口部２９および開口部３１やそこに埋め込まれた配線３４が形成され、図２４の構造が得られる。それから、図２５に示されるように、絶縁膜５１と同様の材料からなり同様の窒素（Ｎ）濃度分布を有する絶縁膜５２をバリア絶縁膜として配線３４の上面上を含む絶縁膜２６上に形成する。そして、バリア絶縁膜としての絶縁膜５２上に、上記実施の形態１と同様にして絶縁膜３７，３８，３９，４０を形成し、開口部４１，４２を形成し、開口部４１，４２に埋め込まれた導電性バリア膜４３および銅の主導体膜４４からなる配線４５を形成する。その後、配線４５の上面上を含む絶縁膜４０上に、絶縁膜５１と同様にしてバリア絶縁膜を形成し、バリア絶縁膜上に層間絶縁膜（低誘電率材料膜）などが形成されて更に上層配線が形成され得るが、ここではその説明は省略する。
【００９３】
本実施の形態では、上層銅配線（配線３４）のビア部（開口部３１に埋め込まれた導電性バリア膜３２と主導体膜３３）の底部近傍において、下層銅配線（配線２０）の上面を覆うバリア絶縁膜として、絶縁膜５１を用いている。絶縁膜５１は、炭窒化シリコン（ＳｉＣＮ）膜からなるが、膜厚方向の窒素（Ｎ）濃度分布は均一ではない。本実施の形態では、配線２０と絶縁膜５１との界面近傍領域における絶縁膜５１の窒素（Ｎ）濃度は、絶縁膜５１とその上層の絶縁膜２３との界面近傍領域における絶縁膜５１の窒素（Ｎ）濃度よりも大きい。これにより、銅配線（配線２０）とバリア絶縁膜（絶縁膜５１）との間の銅のバリア性（銅の拡散防止）の向上と、バリア絶縁膜（絶縁膜５１）と層間絶縁膜（低誘電率材料膜、絶縁膜２３）との密着性向上との両立が可能となる。このような効果は、配線２０のバリア絶縁膜としての絶縁膜５１、配線３４のバリア絶縁膜としての絶縁膜５２、および配線４５のバリア絶縁膜（図示せず）のいずれについても得ることができる。このため、配線のＴＤＤＢ寿命の向上とストレスマイグレーション特性の向上とを実現できる。これにより、配線の信頼性を向上することができる。また、半導体装置の製造歩留まりを低減し、製造コストも低減できる。
【００９４】
また、上記実施の形態１と本実施の形態とを組み合わせることも可能である。すなわち、上記実施の形態１のように絶縁膜２１および絶縁膜２２（または絶縁膜３５および絶縁膜３６）の積層膜からなるバリア絶縁膜を用いた配線（配線層）と、本実施の形態のような絶縁膜５１（または絶縁膜５２）からなるバリア絶縁膜を用いた配線（配線層）とを混在させることもできる。
【００９５】
（実施の形態３）
図２６〜図３２は、本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。図９までの製造工程は上記実施の形態１と同様であるので、ここではその説明は省略し、図９に続く製造工程について説明する。なお、図２６〜図３２においても、図１の絶縁膜１１より下の構造に対応する部分は図示を省略している。
【００９６】
図９に示される構造が得られた後、図２６に示されるように、第２のハードマスク層として、開口部２９を埋めるように絶縁膜２７上に、絶縁膜６１を形成する。絶縁膜６１は、例えば酸化シリコン（ＳｉＯ）膜、酸窒化シリコン（ＳｉＯＮ）膜または酸炭化シリコン（ＳｉＯＣ）膜などの、エッチングの選択比が絶縁膜２４および絶縁膜２７とは異なり、更に絶縁膜２５とのエッチングの選択比も異なる材料により形成することができる。
【００９７】
次に、図２７に示されるように、絶縁膜６１上にフォトレジスト膜を形成し、そのフォトレジスト膜を露光、現像してパターン化することにより、フォトレジストパターン６２を形成する。それから、フォトレジストパターン６２をエッチングマスクとして用いて絶縁膜６１をドライエッチングして、絶縁膜６１に開口部３１を形成する。なお、開口部３１はビアの形成予定領域に形成され、開口部（ビア）３１の平面領域は、開口部（配線溝）２９の平面領域に含まれる。その後、フォトレジストパターン６２をアッシングなどにより除去する。
【００９８】
それから、図２８に示されるように、絶縁膜６１をエッチングマスク（ハードマスク）として用いて、開口部３１の底部において絶縁膜２６および絶縁膜２５をドライエッチングする。その後、絶縁膜６１をドライエッチングなどにより除去する。
【００９９】
次に、図２９に示されるように、絶縁膜２７をエッチングマスク（ハードマスク）として用いて、開口部２９の底部において絶縁膜２６および絶縁膜２５をドライエッチングし、開口部３１の底部において絶縁膜２４および絶縁膜２３をドライエッチングする。このドライエッチングの際、絶縁膜２２（および絶縁膜２１）がエッチングストッパ膜として機能し、開口部３１の底部では絶縁膜２１，２２が存在（残存）するので、配線２０がエッチングされるのを防止することができる。
【０１００】
次に、図３０に示されるように、開口部２９の底部で絶縁膜２４をドライエッチングにより除去し、開口部３１の底部で絶縁膜２２および絶縁膜２１をドライエッチングにより除去する。これにより、開口部３１の底部で配線２０の上面が露出される。そして、絶縁膜２７をドライエッチングにより除去する。絶縁膜２７は、開口部３１の底部で絶縁膜２２および絶縁膜２１を除去する工程と同じドライエッチング工程、あるいはそれとは別のドライエッチング工程によって除去することができる。絶縁膜２７を除去した後に残存する絶縁膜２６は、ＣＭＰ工程の保護膜などとして機能することができる。
【０１０１】
次に、図３１に示されるように、上記実施の形態１と同様にして、開口部２９，３１内に、導電性バリア膜３２および銅の主導体膜３３からなる配線３４を形成する。その後、図３２に示されるように、配線３４の上面を含む絶縁膜２６上に、上記実施の形態１と同様にして絶縁膜３５，３６，３７，３８，３９，４０が形成され、本実施の形態における開口部２９，３１の形成工程と同様の手法を用いて、絶縁膜３５〜４０に開口部４１，４２を形成し、上記実施の形態１と同様にして開口部４１，４２内に導電性バリア膜４３および銅の主導体膜４４からなる配線４５を形成する。その後、配線４５の上面上を含む絶縁膜４０上に、上記絶縁膜２１および絶縁膜２２と同様にしてバリア絶縁膜を形成し、バリア絶縁膜上に層間絶縁膜（低誘電率材料膜）などが形成されて更に上層配線が形成され得るが、ここではその説明は省略する。
【０１０２】
本実施の形態では、上記実施の形態１と同様の効果を得ることができる。更に、本実施の形態では、開口部２９，３１を形成するために低誘電率材料からなる絶縁膜２３，２５をドライエッチングする際に、エッチングマスクとしてフォトレジストパターンを用いずに、ハードマスクとしての絶縁膜６１と絶縁膜２７とを用いている。このため、低誘電率材料からなる絶縁膜２３，２５が露出した状態でフォトレジストパターンを除去（アッシング）することがない。このため、フォトレジストパターンのアッシングなどにより低誘電率材料膜（絶縁膜２３，２５）が変質（またはダメージを受ける）するのを防止することができる。これにより、半導体装置の信頼性をより向上することができる。
【０１０３】
また、上記実施の形態２と本実施の形態とを組み合わせることも可能である。
【０１０４】
（実施の形態４）
図３３〜図４２は、本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。図６までの製造工程は上記実施の形態１と同様であるので、ここではその説明は省略し、図６に続く製造工程について説明する。なお、図３３〜図４２においても、図１の絶縁膜１１より下の構造に対応する部分は図示を省略している。
【０１０５】
上記実施の形態１〜３では、いわゆるデュアルダマシン（Ｄｕａｌ−Ｄａｍａｓｃｅｎｅ）技術を用いて配線３４（配線４５）を形成した。本実施の形態では、いわゆるシングルダマシン（Ｓｉｎｇｌｅ−Ｄａｍａｓｃｅｎｅ）技術を用いて配線３４（配線４５）を形成する。
【０１０６】
図６の構造が得られた後、図３３に示されるように、絶縁膜２２上に、上記実施の形態１と同様にして絶縁膜２３および絶縁膜２４を形成する。それから、本実施の形態では、絶縁膜２４上に、例えば窒化シリコン膜（ＳｉＮ）、炭化シリコン（ＳｉＣ）膜、炭窒化シリコン（ＳｉＣＮ）膜または酸化アルミニウム（ＡｌＯ）膜などからなる絶縁膜（ハードマスク層）７１を形成する。そして、絶縁膜７１上にフォトリソグラフィ法を用いてフォトレジストパターン７２を形成する。
【０１０７】
次に、図３４に示されるように、フォトレジストパターン７２をエッチングマスクとして用いて絶縁膜７１をドライエッチングして、絶縁膜７１に開口部３１ａを形成する。なお、開口部３１ａはビアの形成予定領域に形成され、上記実施の形態１の開口部３１に対応する。その後、フォトレジストパターン７２をアッシングなどにより除去する。
【０１０８】
次に、図３５に示されるように、絶縁膜７１をエッチングマスク（ハードマスク）として用いて絶縁膜２４および絶縁膜２３をドライエッチングする。低誘電率材料膜からなる絶縁膜２３をドライエッチングする際にフォトレジストパターンを用いないので、フォトレジストパターンの除去（アッシング）による絶縁膜（低誘電率材料膜）２３の変質（ダメージ）を防止できる。また、このドライエッチングの際には、絶縁膜２２（および絶縁膜２１）をエッチングストッパ膜として機能させることで、開口部３１ａの底部で絶縁膜２２および絶縁膜２１を残存させ、配線２０がエッチングされるのを防止することができる。
【０１０９】
次に、図３６に示されるように、開口部３１ａの底部で絶縁膜２２および絶縁膜２１をドライエッチングにより除去する。これにより、開口部３１ａの底部で配線２０の上面が露出される。そして、絶縁膜７１をドライエッチングにより除去する。絶縁膜７１は、開口部３１ａの底部で絶縁膜２２および絶縁膜２１を除去する工程と同じドライエッチング工程、あるいはそれとは別のドライエッチング工程によって除去することができる。絶縁膜７１を除去した後に残存する絶縁膜２４は、実施の形態１における絶縁膜１６，２６と同様にＣＭＰ工程の保護膜などとして機能することができ、例えば酸化シリコン（ＳｉＯ）膜で形成することができる。
【０１１０】
次に、図３７に示されるように、配線２０形成工程と同様にして、開口部３１ａ内に、導電性バリア膜７３および銅の主導体膜７４からなるプラグ７５を形成する。例えば、半導体基板１の主面上の全面（開口部３１ａの底部および側壁上を含む絶縁膜２４上）に、例えば窒化チタン（ＴｉＮ）などからなる導電性バリア膜７３を形成し、導電性バリア膜７３上に開口部３１ａ内を満たす（埋める）ように銅（または銅合金）からなる主導体膜７４を形成し、主導体膜７４および導電性バリア膜７３を例えばＣＭＰ法によって、絶縁膜２４の上面が露出するまで研磨する。このようにして、絶縁膜２４上の不要な導電性バリア膜７３および主導体膜７４を除去し、開口部３１ａ内に導電性バリア膜７３および主導体膜７４を残すことにより、相対的に薄い導電性バリア膜７３と相対的に厚い主導体膜７４とからなるプラグ７５を形成する。形成されたプラグ７５は、配線２０と電気的に接続されている。
【０１１１】
それから、還元性プラズマ処理や必要に応じて洗浄を行った後、図３８に示されるように、半導体基板１の主面の全面上（プラグ７５の上面を含む絶縁膜２４上）に例えば窒化シリコン膜などからなる絶縁膜７６を形成し、絶縁膜７６上に、上記実施の形態１と同様にして絶縁膜２５，２６，２７を形成する。不要であれば、絶縁膜７６の形成を省略することもできる。そして、絶縁膜２７上に、フォトリソグラフィ法を用いてフォトレジストパターン７７を形成する。
【０１１２】
次に、図３９に示されるように、フォトレジストパターン７７をエッチングマスクとして用いて絶縁膜２７をドライエッチングして、絶縁膜２７に開口部２９ａを形成する。なお、開口部２９ａは配線溝の形成予定領域に形成され、上記実施の形態１の開口部２９に対応する。従って、開口部２９ａの平面領域は開口部３１ａの平面領域を含む。その後、フォトレジストパターン７７をアッシングなどにより除去する。
【０１１３】
次に、図４０に示されるように、絶縁膜２７をエッチングマスク（ハードマスク）として用いて絶縁膜２６および絶縁膜２５をドライエッチングする。低誘電率材料膜からなる絶縁膜２５をドライエッチングする際にフォトレジストパターンを用いないので、フォトレジストパターンの除去（アッシング）による絶縁膜（低誘電率材料膜）２５の変質（ダメージ）を防止できる。それから、開口部２９ａの底部で絶縁膜７６をドライエッチングにより除去する。これにより、開口部２９ａの底部で配線２０の上面が露出される。なお、絶縁膜７６の形成を省略した場合は、上記絶縁膜２６および絶縁膜２５のドライエッチングにより、開口部２９ａの底部で配線２０の上面が露出される。そして、絶縁膜２７をドライエッチングにより除去する。絶縁膜２７は、開口部２９ａの底部で絶縁膜７６を除去する工程と同じドライエッチング工程、あるいはそれとは別のドライエッチング工程によって除去することができる。絶縁膜２７を除去した後に残存する絶縁膜２６は、ＣＭＰ工程の保護膜などとして機能することができる。
【０１１４】
次に、図４１に示されるように、配線２０形成工程と同様にして、開口部２９ａ内に、導電性バリア膜７８および銅の主導体膜７９からなる配線（第２層配線）８０を形成する。例えば、半導体基板１の主面上の全面（開口部２９ａの底部および側壁上を含む絶縁膜２６上）に、例えば窒化チタン（ＴｉＮ）などからなる導電性バリア膜７８を形成し、導電性バリア膜７８上に開口部２９ａ内を満たす（埋める）ように銅（または銅合金）からなる主導体膜７９を形成し、主導体膜７９および導電性バリア膜７８を例えばＣＭＰ法によって、絶縁膜２６の上面が露出するまで研磨する。このようにして、絶縁膜２６上の不要な導電性バリア膜７８および主導体膜７９を除去し、開口部２９ａ内に導電性バリア膜７８および主導体膜７９を残すことにより、相対的に薄い導電性バリア膜７８と相対的に厚い主導体膜７９とからなる配線８０を形成する。形成された配線８０は、プラグ７５を介して配線２０と電気的に接続されている。
【０１１５】
それから、図４２に示されるように、配線８０上に、バリア絶縁膜として上記実施の形態１と同様にして絶縁膜３５および絶縁膜３６が形成される。その後、本実施の形態のようなプラグ７５および配線８０の形成工程と同様にして、配線８０に電気的に接続された更に上層のプラグおよび配線が形成され得るが、ここではその説明は省略する。
【０１１６】
本実施の形態では、上記実施の形態１と同様の効果を得ることができる。更に、本実施の形態では、開口部３１ａ，２９ａを形成するために低誘電率材料からなる絶縁膜２３，２５をドライエッチングする際に、エッチングマスクとしてフォトレジストパターンを用いずに、ハードマスクとしての絶縁膜７１と絶縁膜２７とを用いている。このため、低誘電率材料からなる絶縁膜２３，２５が露出した状態でフォトレジストパターンを除去（アッシング）することがない。このため、フォトレジストパターンのアッシングなどにより低誘電率材料膜（絶縁膜２３，２５）が変質（またはダメージを受ける）するのを防止することができる。これにより、半導体装置の信頼性をより向上することができる。
【０１１７】
また、上記実施の形態２と本実施の形態とを組み合わせることも可能である。
【０１１８】
（実施の形態５）
図４３〜図４６は、本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。図５までの製造工程は上記実施の形態１と同様であるので、ここではその説明は省略し、図５に続く製造工程について説明する。なお、図４３〜図４６においても、図１の絶縁膜１１より下の構造に対応する部分は図示を省略している。
【０１１９】
図５の構造が得られた後、図４３に示されるように、配線２０の主導体膜１９の表面近傍（例えば２０ｎｍ以下程度）に膜９１を形成する。膜９１は、銅（Ｃｕ）より拡散係数の小さい銅（Ｃｕ）化合物あるいは銅（Ｃｕ）以外の金属からなる。
【０１２０】
膜９１は、例えば次のようにして形成することができる。図５の構造が得られた後、配線２０の表面が露出した状態で、半導体基板１に対して、アンモニア（ＮＨ３）プラズマ処理など施すことにより、配線２０の表面に窒化銅（ＣｕＮ）層を形成して、窒化銅（ＣｕＮ）からなる膜９１を形成することができる。この際、配線２０の表面（および絶縁膜１６の表面）を洗浄する処理を行って、配線２０の表面を清浄化た後に、清浄化された配線２０の表面に窒化銅（ＣｕＮ）からなる膜９１を形成すれば、より好ましい。
【０１２１】
あるいは、膜９１は、次のようにして形成することもできる。配線２０の表面が露出した状態で、半導体基板１に対して、アンモニア（ＮＨ３）プラズマ処理などを施した後、モノシランガスを吹き付けることなどにより、微量（例えば１〜２原子％程度）のシリコン（Ｓｉ）を含む（添加した）銅層（ＣｕＳｉｘ層）を配線２０の表面に形成して、シリコンを添加した銅からなる膜９１を形成することができる。また、少量のアルミニウム（Ａｌ）を添加した銅層（ＣｕＡｌｘ層）により膜９１を形成することもできる。
【０１２２】
あるいは、膜９１は、選択タングステンＣＶＤ法などを用いて形成することもできる。例えば、図５の構造が得られた後、六フッ化タングステン（ＷＦ６）および水素（Ｈ２）ガスを用いたＣＶＤ法により、絶縁膜１６から露出した配線２０の上面上にタングステン膜を選択的に堆積することにより、タングステンからなる膜９１を形成することができる。
【０１２３】
あるいは、膜９１は、選択めっき法などを用いて形成することもできる。例えば、図５の構造が得られた後、絶縁膜１６から露出した配線２０の上面上にＣｏ膜またはＷＢ膜などのめっき層を選択的に形成することにより、めっき層（例えばＣｏまたはＷＢ膜）からなる膜９１を形成することができる。
【０１２４】
膜９１の形成後、上記実施の形態１における図６〜図１３に対応する工程と同様の工程を行って、図４４の構造が得られる。それから、図４５に示されるように、配線３４の主導体膜３３の表面近傍（例えば２０ｎｍ以下程度）に、膜９１と同様の材料からなる膜９２を同様の手法を用いて形成する。膜９２の形成後、上記実施の形態１における図１５および図１６に対応する工程と同様の工程を行って、図４６の構造を得ることができるが、本実施の形態では、配線４５についても、配線４５の主導体膜４４の表面近傍に膜９１と同様の材料からなる膜９３を同様の手法を用いて形成する。
【０１２５】
本実施の形態では、配線２０の表面に膜９１を形成し、膜９１上にバリア絶縁膜として絶縁膜２１を形成している。膜９１が存在しない場合の銅膜（主導体膜１９）とバリア絶縁膜（絶縁膜２１）との界面の結合状態に起因する銅（Ｃｕ）の拡散係数より低い拡散係数を有する銅化合物（または銅以外の金属）により膜９１を形成し、そのような膜９１を銅膜（主導体膜１９）とバリア絶縁膜（絶縁膜２１）との間に介在させる。配線３４，４５についても同様である。これにより、配線とバリア絶縁膜との間の界面における銅の拡散をより抑制することができ、配線のストレスマイグレーション特性などをより向上することが可能となる。
【０１２６】
また、上記実施の形態１〜４と本実施の形態とを組み合わせることも可能である。
【０１２７】
（実施の形態６）
図４７は、本発明の他の実施の形態である半導体装置の要部断面図である。図４７は、上記実施の形態１の図１６に対応する。なお、図４７においても、図１の絶縁膜１１より下の構造に対応する部分は図示を省略している。
【０１２８】
図４７に示される半導体装置は、図１６の半導体装置と同様の構造を有している。本実施の形態では、埋込銅配線（例えば配線２０）のバリア絶縁膜を第１バリア絶縁膜（例えば絶縁膜２１）と第２バリア絶縁膜（例えば絶縁膜２２）の積層膜により形成し、その積層膜の応力Ｓ１を−１８０ＭＰａ以上（Ｓ１≧―１８０ＭＰａ）とする。なお、本実施の形態において、ある膜の応力（応力値）について言及するときは、シリコン基板からなる半導体基板１上に直接その膜を形成したときに生じる応力（膜応力）のことをいう。従って、第１バリア絶縁膜と第２バリア絶縁膜の積層膜の応力が−１８０ＭＰａ以上というときは、半導体基板１上に直接第１バリア絶縁膜と第２バリア絶縁膜とを形成したときに、その積層膜に生じる応力に対応する。また、積層膜の応力Ｓ１が−１８０ＭＰａ以上というときは、−１８０ＭＰａ≦Ｓ１≦０および０≦Ｓ１を合わせたものに対応する。
【０１２９】
図４８は、絶縁膜２１を炭窒化シリコン（ＳｉＣＮ）膜により形成し、絶縁膜２２を炭化シリコン（ＳｉＣ）膜により形成し、絶縁膜２１と絶縁膜２２との積層膜の全体の膜厚を５０ｎｍ（固定）とし、絶縁膜２１と絶縁膜２２との膜厚の比率を変化させたときの絶縁膜２１と絶縁膜２２との積層膜の応力（応力値）Ｓ１を示すグラフである。図４８のグラフの横軸は、炭窒化シリコン膜（絶縁膜２１）と炭化シリコン膜（絶縁膜２２）との積層膜の全体の膜厚を５０ｎｍ（固定）としたときの炭窒化シリコン膜（絶縁膜２１）の膜厚に対応し、図４８のグラフの縦軸は、その積層膜の応力（応力値）Ｓ１に対応する。
【０１３０】
図４８からも分かるように、炭窒化シリコン（ＳｉＣＮ）膜の単独膜（図４８の横軸の炭窒化シリコン（ＳｉＣＮ）膜の膜厚が５０ｎｍの場合に対応）は、その応力は負であり、圧縮応力が発生する。また、炭化シリコン（ＳｉＣ）膜の単独膜（図４８の横軸の炭窒化シリコン（ＳｉＣＮ）膜の膜厚が０ｎｍの場合に対応）は、その応力は正であり、引張応力が発生する。炭窒化シリコン（ＳｉＣＮ）膜の単独膜ではかなり大きな負の応力が発生するが、図４８に示されるように、炭窒化シリコン（ＳｉＣＮ）膜の膜厚を減らして炭化シリコン（ＳｉＣ）膜の膜厚の割合を増やすことで、積層膜全体の応力が正の方向に移行する。
【０１３１】
本発明者の実験によれば、絶縁膜２１の膜厚が４０ｎｍ以下となり、絶縁膜２１および絶縁膜２２の積層膜の応力が−１８０ＭＰａ以上となると、良好なストレスマイグレーション特性を得られることが分かった。例えば、応力が−１８０ＭＰａ以上となる積層膜を下層銅配線と層間絶縁膜（低誘電率材料膜）との間のバリア絶縁膜として用いれば、１５０℃で１００時間の放置試験で埋込銅配線の電気抵抗の変化率（上昇率）を２％以内に抑えることができた。一方、応力が−１８０ＭＰａより小さな（Ｓ１＜−１８０ＭＰａ）積層膜を下層銅配線と層間絶縁膜（低誘電率材料膜）との間のバリア絶縁膜として用いた場合、１５０℃で１００時間の放置試験で埋込銅配線の電気抵抗の変化率（上昇率）が２％を越えるものが生じた。下層銅配線と層間絶縁膜（低誘電率材料膜）との間のバリア絶縁膜に積層膜を用いた場合、その積層膜の応力が−１８０ＭＰａ以上であれば、高温放置によって引き起こされる応力の緩和が生じにくくなり、ストレスマイグレーションに起因した不具合の発生を防止することが可能となる。
【０１３２】
本実施の形態では、（絶縁膜２２よりも）銅に対するバリア性に優れた絶縁膜２１は、配線２０のバリア絶縁膜（銅の拡散防止膜）として機能し、絶縁膜２２は、応力を制御する膜として機能することができる。例えば、絶縁膜２２は、絶縁膜２１の発生させる応力を緩和させるように機能することができる。銅のバリア性に優れた絶縁膜２１の単独膜では、応力が好ましい範囲内（応力が−１８０ＭＰａ以上）になかったとしても、絶縁膜２１上に絶縁膜２２を形成して積層膜全体の応力を制御することで、例えば絶縁膜２１が発生する負の応力（圧縮応力）を絶縁膜２２が生じ得る正の応力（引張応力）により緩和することで、積層膜（バリア絶縁膜）全体の応力を−１８０ＭＰａ以上に制御でき、積層膜（バリア絶縁膜）と層間絶縁膜（低誘電率材料膜）との間の密着性（接着性）を向上することができる。これにより、ストレスマイグレーションに起因する不良（例えば高温放置による下層埋込銅配線の上面と上層埋込銅配線のビア部との間のボイドの発生や、埋込銅配線の電気抵抗の上昇など）を抑制し、配線の信頼性を向上することができる。このため、半導体装置の信頼性を向上できる。また、半導体装置の製造歩留まりを向上し、製造コストを低減できる。
【０１３３】
また、上記実施の形態１〜５と本実施の形態とを組み合わせることも可能である。
【０１３４】
（実施の形態７）
図４９〜図５１は、実施の形態１とは別の製造工程を用いた場合の半導体装置の製造工程中の要部断面図である。図６までの製造工程は上記実施の形態１と同様であるので、ここではその説明は省略し、図６に続く製造工程について説明する。なお、図４９〜図５１においても、図１の絶縁膜１１より下の構造に対応する部分は図示を省略している。
【０１３５】
図４９に示されるように、絶縁膜２２上に、絶縁膜（層間絶縁膜）２３、絶縁膜（エッチングストッパ膜）２４、絶縁膜（層間絶縁膜）２５および絶縁膜（ＣＭＰ保護膜）２６を順に形成する。これらの絶縁膜２３〜２６は実施の形態１で示したものと同様の材料を用いて形成することができる。
【０１３６】
次に、絶縁膜２６上にフォトレジスト膜を形成し、そのフォトレジスト膜を露光、現像してパターン化することにより、フォトレジストパターン１０１を形成する。それから、フォトレジストパターン１０１をエッチングマスクとして用いて絶縁膜２６および絶縁膜２５をドライエッチングする。これにより、絶縁膜２５および絶縁膜２６に開口部３１が形成される。開口部３１は、ビアの形成予定領域に形成される。従って、開口部３１の平面領域は、以降に示す開口部２９の平面領域に含まれる。また、このドライエッチングの際には、絶縁膜２４はエッチングストッパ膜として機能する。
【０１３７】
次にフォトレジストパターン１０１を除去した後、図５０に示されるように、絶縁膜２６上にフォトレジスト膜を形成し、そのフォトレジスト膜を露光、現像してパターン化することにより、フォトレジストパターン１０２を形成する。それから、フォトレジストパターン１０２をエッチングマスクとして用いて、まず絶縁膜２４および絶縁膜２６をドライエッチングする。その後、絶縁膜２５および開口部３１内の絶縁膜２３をドライエッチングすることにより絶縁膜２３に開口部３１を、また、絶縁膜２５に開口部２９を形成することができる。このドライエッチングの際には、開口部２９においては絶縁膜２４エッチングストッパ膜として機能し、開口部３１においては絶縁膜２２，２１がエッチングストッパ膜として機能している。
【０１３８】
次に、図５１に示されるように、開口部２９の底部で絶縁膜２４をドライエッチングにより除去し、開口部３１の底部で絶縁膜２２および絶縁膜２１をドライエッチングにより除去する。その後にフォトレジストパターン１０２を除去する。これにより、開口部３１の底部で配線２０の上面が露出される。なお、残存する絶縁膜２６は、後で行うＣＭＰ工程の保護膜などとして機能することができる。
【０１３９】
次に、開口部３１の底部で露出する配線２０（下層銅配線）の表面に形成された酸化銅を除去して配線２０の露出した上面を清浄化（クリーニング）する処理を行う。これは、例えば水素（Ｈ２）プラズマ処理のような還元性プラズマ処理により、銅配線表面の酸化銅（ＣｕＯ、Ｃｕ２Ｏ、ＣｕＯ２）を銅（Ｃｕ）に還元することにより行うことができる。
【０１４０】
以降の製造工程は実施の形態１の図１３以降の工程と同様にして、開口部２９および開口部３１内に、導電性バリア膜１８と同様の材料からなる導電性バリア膜３２および主導体膜１９と同様の材料からなる主導体膜３３を埋め込んで配線３４を形成することができる。
【０１４１】
このように、本実施の形態に示したような製造工程を用いて形成した場合でも、実施の形態１と同様に、銅配線とバリア絶縁膜との間の銅のバリア性（銅の拡散防止）の向上と、バリア絶縁膜と層間絶縁膜（低誘電率材料膜）との密着性向上との両立が可能となり、配線のＴＤＤＢ寿命の向上とストレスマイグレーション特性の向上とを実現できる。これにより、配線の信頼性を向上することができる。また、半導体装置の製造歩留まりを低減し、製造コストも低減できる。
【０１４２】
また、上記実施の形態２、５または６と本実施の形態とを組み合わせることも可能である。
【０１４３】
（実施の形態８）
図５２〜図５５は、実施の形態７で使用したマスク（フォトレジストパターン）を用いて別の製造工程を用いた場合の半導体装置の製造工程中の要部断面図である。実施の形態７と同様に、図６までの製造工程は上記実施の形態１と同様であるので、ここではその説明は省略し、図６に続く製造工程について説明する。なお、図５２〜図５５においても、図１の絶縁膜１１より下の構造に対応する部分は図示を省略している。
【０１４４】
図５２に示されるように、絶縁膜２２上に、絶縁膜（層間絶縁膜）２３および絶縁膜（ＣＭＰ保護膜）２６を順に形成する。これらの絶縁膜２３および２６は実施の形態１で示したものと同様の材料を用いて形成することができる。また、本実施の形態における絶縁膜２３の厚みは、上記実施の形態１における絶縁膜２３の厚みよりも相対的に厚く、例えば上記実施の形態１における絶縁膜２３，２５（または絶縁膜２３〜２５）の合計の厚みにほぼ対応する。本実施の形態においては、絶縁膜２４の形成を省略している。これは、後に示すように配線間の容量低減を図るものである。すなわち、絶縁膜２３は実施の形態１で示したような低誘電率材料膜であるが、絶縁膜２４は酸化シリコン膜などから形成されるため、絶縁膜２３よりも高い誘電率を有してしまう。従ってこの絶縁膜２４の形成を省略することで配線間の容量低減を図ることができる。
【０１４５】
次に、絶縁膜２６上にフォトレジスト膜を形成し、そのフォトレジスト膜を露光、現像してパターン化することにより、フォトレジストパターン１０１を形成する。それから、フォトレジストパターン１０１をエッチングマスクとして用いて絶縁膜２６および絶縁膜２３をドライエッチングする。これにより、絶縁膜２３および絶縁膜２６に、絶縁膜２２まで貫通する（到達する）開口部３１が形成される。このときエッチングガスの選択比が絶縁膜２２と絶縁膜２３とで異なるようなエッチングガスを使用することで、絶縁膜２２がエッチングストッパとして機能し、配線２０へのオーバーエッチングを防ぐことができる。
【０１４６】
次にフォトレジストパターン１０１を除去した後、図５３に示されるように、絶縁膜２６上にフォトレジスト膜を形成し、そのフォトレジスト膜を露光、現像してパターン化することにより、フォトレジストパターン１０２を形成する。それから、フォトレジストパターン１０２をエッチングマスクとして用いて、絶縁膜２６および絶縁膜２３をドライエッチングする。このときのエッチング時間を上述の開口部３１の形成時よりも短く制御することで開口部２９を形成することができる。また、このときも絶縁膜２２がエッチングストッパとして機能している。
【０１４７】
次に、図５４に示されるように、開口部３１の底部で絶縁膜２２および絶縁膜２１をエッチング除去する。その後にフォトレジストパターン１０２を除去する。これにより、開口部３１の底部で配線２０の上面が露出される。なお、残存する絶縁膜２６は、後で行うＣＭＰ工程の保護膜などとして機能することができる。
【０１４８】
次に、開口部３１の底部で露出する配線２０（下層銅配線）の表面に形成された酸化銅を除去して配線２０の露出した上面を清浄化（クリーニング）する処理を行う。これは、例えば水素（Ｈ２）プラズマ処理のような還元性プラズマ処理により、銅配線表面の酸化銅（ＣｕＯ、Ｃｕ２Ｏ、ＣｕＯ２）を銅（Ｃｕ）に還元することにより行うことができる。
【０１４９】
以降の製造工程は実施の形態１の図１３以降の工程と同様にして、開口部２９および開口部３１内に、導電性バリア膜１８と同様の材料からなる導電性バリア膜３２および主導体膜１９と同様の材料からなる主導体膜３３を埋め込むことで、図５５に示すような配線３４を形成することができる。
【０１５０】
このように、本実施の形態においては絶縁膜２３よりも誘電率の高い絶縁膜２４が形成されておらず、開口部２９の形成をエッチングガスの時間制御により行なっているため、配線間の容量を低減することができる。また絶縁膜２４の形成を省略することができるので、製造工程の簡略化を図ることができる。
【０１５１】
また、本実施の形態に示したような製造工程を用いて形成した場合でも、実施の形態１と同様に、銅配線とバリア絶縁膜との間の銅のバリア性（銅の拡散防止）の向上と、バリア絶縁膜と層間絶縁膜（低誘電率材料膜）との密着性向上との両立が可能となり、配線のＴＤＤＢ寿命の向上とストレスマイグレーション特性の向上とを実現できる。これにより、配線の信頼性を向上することができる。また、半導体装置の製造歩留まりを低減し、製造コストも低減できる。
【０１５２】
また、本実施の形態の開口部２９および３１の形成に際し、実施の形態３で示したような絶縁膜２７および６１をマスクとして用いて形成することもできる。その場合、低誘電率材料からなる絶縁膜２３が露出した状態でフォトレジストパターンを除去（アッシング）することがないため、フォトレジストパターンのアッシングなどにより低誘電率材料膜（絶縁膜２３）が変質（またはダメージを受ける）するのを防止することができる。
【０１５３】
更に、上記実施の形態２、５または６と本実施の形態とを組み合わせることも可能である。
【０１５４】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０１５５】
前記実施の形態では、ＭＩＳＦＥＴを有する半導体装置について説明したが、本発明は、これに限定されるものではなく、銅を主成分とする主導体膜を含む配線を有する種々の半導体装置に適用することができる。
【０１５６】
本願において開示される発明の実施形態のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【０１５７】
埋込銅配線のバリア絶縁膜として、銅配線を埋め込んだ絶縁膜上に形成され、銅に対するバリア性に優れた第１バリア絶縁膜と、第１バリア絶縁膜上に形成され、低誘電率材料膜との密着性に優れた第２バリア絶縁膜との積層膜を用いることにより、銅配線の信頼性を向上することができる。更に、そのような第１、第２バリア絶縁膜を銅配線表面上に形成することで、ＴＤＤＢ寿命を向上することができる。
【０１５８】
また、銅配線とバリア絶縁膜との界面近傍におけるバリア絶縁膜の窒素濃度を、バリア絶縁膜の上層の低誘電率材料膜とバリア絶縁膜との界面近傍におけるバリア絶縁膜の窒素濃度よりも高くしたことにより、銅配線の信頼性を向上することができる。更に、そのようなバリア絶縁膜を銅配線表面上に形成することで、ＴＤＤＢ寿命を向上することができる。
【０１５９】
また、銅（Ｃｕ）の拡散係数より低い拡散係数を有する銅化合物（または銅以外の金属）により膜を形成し、そのような膜を銅膜とバリア絶縁膜との間に介在させる。これにより、配線とバリア絶縁膜との間の界面における銅の拡散をより抑制することができ、配線のストレスマイグレーション特性などをより向上することが可能となる。
【０１６０】
また、配線表面に形成する積層膜（バリア絶縁膜）全体の応力を−１８０ＭＰａ以上に制御することで、ストレスマイグレーションに起因する不良を抑制することができる。
【０１６１】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【０１６２】
銅を主成分とする主導体膜を含む配線の信頼性を向上させることができる。
【０１６３】
また、半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。
【図２】図１に続く半導体装置の製造工程中における要部断面図である。
【図３】図２に続く半導体装置の製造工程中における要部断面図である。
【図４】図３に続く半導体装置の製造工程中における要部断面図である。
【図５】図４に続く半導体装置の製造工程中における要部断面図である。
【図６】図５に続く半導体装置の製造工程中における要部断面図である。
【図７】図６に続く半導体装置の製造工程中における要部断面図である。
【図８】図７に続く半導体装置の製造工程中における要部断面図である。
【図９】図８に続く半導体装置の製造工程中における要部断面図である。
【図１０】図９に続く半導体装置の製造工程中における要部断面図である。
【図１１】図１０に続く半導体装置の製造工程中における要部断面図である。
【図１２】図１１に続く半導体装置の製造工程中における要部断面図である。
【図１３】図１２に続く半導体装置の製造工程中における要部断面図である。
【図１４】他の形態の半導体装置の製造工程中における要部断面図である。
【図１５】図１３に続く半導体装置の製造工程中における要部断面図である。
【図１６】図１５に続く半導体装置の製造工程中における要部断面図である。
【図１７】埋込銅配線のＴＤＤＢ寿命試験の結果を示すグラフである。
【図１８】埋込銅配線の高温放置試験後の抵抗上昇率を示すグラフである。
【図１９】埋込銅配線の高温放置試験後の抵抗上昇率を示すグラフである。
【図２０】埋込銅配線の高温放置試験後の抵抗上昇率を示すグラフである。
【図２１】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図２２】図２１に続く半導体装置の製造工程中における要部断面図である。
【図２３】絶縁膜の厚み方向における窒素（Ｎ）濃度分布を示すグラフである。
【図２４】図２２に続く半導体装置の製造工程中における要部断面図である。
【図２５】図２４に続く半導体装置の製造工程中における要部断面図である。
【図２６】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図２７】図２６に続く半導体装置の製造工程中における要部断面図である。
【図２８】図２７に続く半導体装置の製造工程中における要部断面図である。
【図２９】図２８に続く半導体装置の製造工程中における要部断面図である。
【図３０】図２９に続く半導体装置の製造工程中における要部断面図である。
【図３１】図３０に続く半導体装置の製造工程中における要部断面図である。
【図３２】図３１に続く半導体装置の製造工程中における要部断面図である。
【図３３】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図３４】図３３に続く半導体装置の製造工程中における要部断面図である。
【図３５】図３４に続く半導体装置の製造工程中における要部断面図である。
【図３６】図３５に続く半導体装置の製造工程中における要部断面図である。
【図３７】図３６に続く半導体装置の製造工程中における要部断面図である。
【図３８】図３７に続く半導体装置の製造工程中における要部断面図である。
【図３９】図３８に続く半導体装置の製造工程中における要部断面図である。
【図４０】図３９に続く半導体装置の製造工程中における要部断面図である。
【図４１】図４０に続く半導体装置の製造工程中における要部断面図である。
【図４２】図４１に続く半導体装置の製造工程中における要部断面図である。
【図４３】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図４４】図４３に続く半導体装置の製造工程中における要部断面図である。
【図４５】図４４に続く半導体装置の製造工程中における要部断面図である。
【図４６】図４５に続く半導体装置の製造工程中における要部断面図である。
【図４７】本発明の他の実施の形態である半導体装置の要部断面図である。
【図４８】積層膜の応力を示すグラフである。
【図４９】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図５０】図４９に続く半導体装置の製造工程中における要部断面図である。
【図５１】図５０に続く半導体装置の製造工程中における要部断面図である。
【図５２】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図５３】図５２に続く半導体装置の製造工程中における要部断面図である。
【図５４】図５３に続く半導体装置の製造工程中における要部断面図である。
【図５５】図５４に続く半導体装置の製造工程中における要部断面図である。
【符号の説明】
１ 半導体基板
２ 素子分離領域
３ ｐ型ウエル
４ ゲート絶縁膜
５ ゲート電極
５ａ シリサイド膜
６ ｎ−型半導体領域
７ サイドウォール
８ ｎ＋型半導体領域
８ａ シリサイド膜
９ ｎチャネル型ＭＩＳＦＥＴ
１０ 絶縁膜
１１ 絶縁膜
１２ コンタクトホール
１３ プラグ
１３ａ 窒化チタン膜
１４ 絶縁膜
１５ 絶縁膜
１６ 絶縁膜
１７ 開口部
１８ 導電性バリア膜
１９ 主導体膜
２０ 配線
２１ 絶縁膜
２２ 絶縁膜
２３ 絶縁膜
２４ 絶縁膜
２５ 絶縁膜
２６ 絶縁膜
２７ 絶縁膜
２８ フォトレジストパターン
２９ 開口部
２９ａ 開口部
３０ フォトレジストパターン
３１ 開口部
３１ａ 開口部
３２ 導電性バリア膜
３３ 主導体膜
３４ 配線
３５ 絶縁膜
３６ 絶縁膜
３７ 絶縁膜
３８ 絶縁膜
３９ 絶縁膜
４０ 絶縁膜
４１ 開口部
４２ 開口部
４３ 導電性バリア膜
４４ 主導体膜
４５ 配線
５１ 絶縁膜
５２ 絶縁膜
６１ 絶縁膜
６２ フォトレジストパターン
７１ 絶縁膜
７２ フォトレジストパターン
７３ 導電性バリア膜
７４ 主導体膜
７５ プラグ
７６ 絶縁膜
７７ フォトレジストパターン
７８ 導電性バリア膜
７９ 主導体膜
８０ 配線
９１ 膜
９２ 膜
９３ 膜
１０１ フォトレジストパターン
１０２ フォトレジストパターン

Claims (39)

  1. 半導体基板と、
    前記半導体基板上に形成された第１絶縁膜と、
    前記第１絶縁膜に形成された配線開口部と、
    銅を主成分とする第１導体膜を有し、前記配線開口部に埋め込まれた配線と、
    前記配線上および前記第１絶縁膜上に形成された第１バリア絶縁膜と、
    前記第１バリア絶縁膜上に形成された第２バリア絶縁膜と、
    前記第２バリア絶縁膜上に形成され、酸化シリコン膜よりも低い誘電率を有する第２絶縁膜と、
    を有し、
    前記第１バリア絶縁膜の銅に対するバリア性は、前記第２バリア絶縁膜の銅に対するバリア性よりも大きく、
    前記第２バリア絶縁膜と前記第２絶縁膜との密着性が、前記第１バリア絶縁膜上に前記第２絶縁膜を形成したときの前記第１バリア絶縁膜と前記第２絶縁膜との密着性よりも大きいことを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記第１バリア絶縁膜の膜厚は、前記第２バリア絶縁膜の膜厚よりも厚いことを特徴とする半導体装置。
  3. 請求項１記載の半導体装置において、
    前記第１バリア絶縁膜の膜厚は４０ｎｍ以下であることを特徴とする半導体装置。
  4. 請求項１記載の半導体装置において、
    前記第２絶縁膜は、塗布法またはＣＶＤ法によって形成された膜であることを特徴とする半導体装置。
  5. 請求項１記載の半導体装置において、
    前記配線は、前記配線開口部の底面および側面上に形成されたバリア導体膜と、前記バリア導体膜上に形成された前記第１導体膜とを有することを特徴とする半導体装置。
  6. 請求項１記載の半導体装置において、
    前記第１バリア絶縁膜は、シリコンと炭素とを含み、かつ窒素または酸素の少なくとも一方を含む材料からなることを特徴とする半導体装置。
  7. 請求項１記載の半導体装置において、
    前記第２バリア絶縁膜は、炭化シリコンからなることを特徴とする半導体装置。
  8. 請求項１記載の半導体装置において、
    前記第２絶縁膜は、シリコンと酸素と炭素とを含む材料からなることを特徴とする半導体装置。
  9. 請求項１記載の半導体装置において、
    前記配線の表面に、銅より拡散係数の小さい銅化合物膜または銅以外の金属膜が形成されていることを特徴とする半導体装置。
  10. 請求項１記載の半導体装置において、
    前記配線の表面は窒化されていることを特徴とする半導体装置。
  11. 請求項１記載の半導体装置において、
    前記第１絶縁膜と前記第１バリア絶縁膜との間に、第３絶縁膜が形成されていることを特徴とする半導体装置。
  12. 請求項１１記載の半導体装置において、
    前記第１絶縁膜と前記第３絶縁膜との間に、第４絶縁膜が形成されていることを特徴とする半導体装置。
  13. 半導体基板と、
    前記半導体基板上に形成された第１絶縁膜と、
    前記第１絶縁膜に形成された配線開口部と、
    銅を主成分とする第１導体膜を有し、前記配線開口部に埋め込まれた配線と、
    前記配線上および前記第１絶縁膜上に形成され、シリコンと炭素とを含み、かつ窒素または酸素の少なくとも一方を含む材料からなる第２絶縁膜と、
    前記第２絶縁膜上に形成された炭化シリコンからなる第３絶縁膜と、
    前記第３絶縁膜上に形成され、酸化シリコン膜よりも低い誘電率を有する第４絶縁膜と、
    を有することを特徴とする半導体装置。
  14. 請求項１３記載の半導体装置において、
    前記第４絶縁膜は、シリコンと酸素と炭素とを含む材料からなることを特徴とする半導体装置。
  15. 半導体基板と、
    前記半導体基板上に形成された第１絶縁膜と、
    前記第１絶縁膜に形成された配線開口部と、
    銅を主成分とする第１導体膜を有し、前記配線開口部に埋め込まれた配線と、
    前記配線上および前記第１絶縁膜上に形成されたバリア絶縁膜と、
    前記バリア絶縁膜上に形成され、酸化シリコン膜よりも低い誘電率を有する第２絶縁膜と、
    を有し、
    前記配線と前記バリア絶縁膜との界面近傍における前記バリア絶縁膜の窒素濃度が、前記第２絶縁膜と前記バリア絶縁膜との界面近傍における前記バリア絶縁膜の窒素濃度よりも高いことを特徴とする半導体装置。
  16. 請求項１５記載の半導体装置において、
    前記バリア絶縁膜は、シリコンと炭素と窒素とを含む材料からなることを特徴とする半導体装置。
  17. 半導体基板と、
    前記半導体基板上に形成された第１絶縁膜と、
    前記第１絶縁膜に形成された配線開口部と、
    銅を主成分とする第１導体膜を有し、前記配線開口部に埋め込まれた配線と、
    前記配線上および前記第１絶縁膜上に形成され、銅の拡散を抑制または防止する機能を有する第２絶縁膜と、
    前記第２絶縁膜上に形成され、応力を制御する機能を有する第３絶縁膜と、
    を有し、
    前記第２絶縁膜と前記第３絶縁膜との積層膜の応力が、−１８０ＭＰａ以上であることを特徴とする半導体装置。
  18. 請求項１７記載の半導体装置において、
    前記第３絶縁膜は、前記第２絶縁膜の発生させる応力を緩和させるように機能することを特徴とする半導体装置。
  19. 請求項１７記載の半導体装置において、
    前記第２絶縁膜は圧縮応力を発生させる膜であり、前記第３絶縁膜は引張応力を発生させる膜であることを特徴とする半導体装置。
  20. 請求項１７記載の半導体装置において、
    前記第２絶縁膜は、シリコンと炭素と窒素とを含む材料からなることを特徴とする半導体装置。
  21. 請求項１７記載の半導体装置において、
    前記第３絶縁膜は、炭化シリコンからなることを特徴とする半導体装置。
  22. （ａ）半導体基板を準備する工程、
    （ｂ）前記半導体基板上に第１絶縁膜を形成する工程、
    （ｃ）前記第１絶縁膜に第１配線開口部を形成する工程、
    （ｄ）前記第１配線開口部内に、銅を主成分とする第１導体膜を有する配線を形成する工程、
    （ｅ）前記配線が埋め込まれた前記第１絶縁膜上に第１バリア絶縁膜を形成する工程、
    （ｆ）前記第１バリア絶縁膜上に第２バリア絶縁膜を形成する工程、
    （ｇ）前記第２バリア絶縁膜上に、酸化シリコン膜よりも低い誘電率を有する第２絶縁膜を形成する工程、
    を有し、
    前記第１バリア絶縁膜の銅に対するバリア性は、前記第２バリア絶縁膜の銅に対するバリア性よりも大きく、
    前記第２バリア絶縁膜と前記第２絶縁膜との密着性が、前記第１バリア絶縁膜上に前記第２絶縁膜を形成したときの前記第１バリア絶縁膜と前記第２絶縁膜との密着性よりも大きいことを特徴とする半導体装置の製造方法。
  23. 請求項２２記載の半導体装置の製造方法において、
    前記（ｇ）工程の後に、更に、
    （ｈ）前記第１バリア絶縁膜、前記第２バリア絶縁膜および前記第２絶縁膜に、ドライエッチングにより第２開口部を形成する工程、
    （ｉ）前記第２開口部に銅を主成分とする導体膜を埋め込む工程、
    を有し、
    前記第２バリア絶縁膜は、前記第２開口部を形成する際のエッチングストッパ膜として機能することを特徴とする半導体装置の製造方法。
  24. 請求項２２記載の半導体装置の製造方法において、
    前記第２絶縁膜は塗布法またはＣＶＤ法によって形成されることを特徴とする半導体装置の製造方法。
  25. 請求項２２記載の半導体装置の製造方法において、
    前記第１バリア絶縁膜の膜厚は、前記第２バリア絶縁膜の膜厚よりも厚いことを特徴とする半導体装置の製造方法。
  26. 請求項２２記載の半導体装置の製造方法において、
    前記第１バリア絶縁膜の膜厚は４０ｎｍ以下であることを特徴とする半導体装置の製造方法。
  27. 請求項２２記載の半導体装置の製造方法において、
    前記第１バリア絶縁膜は、シリコンと炭素とを含み、かつ窒素または酸素の少なくとも一方を含む材料からなることを特徴とする半導体装置の製造方法。
  28. 請求項２２記載の半導体装置の製造方法において、
    前記第２バリア絶縁膜は、炭化シリコンからなることを特徴とする半導体装置の製造方法。
  29. 請求項２２記載の半導体装置の製造方法において、
    前記（ｄ）工程の後で前記（ｅ）工程の前に、
    前記配線の表面に、銅より拡散係数の小さい銅化合物膜または銅以外の金属膜を形成する工程を更に有することを特徴とする半導体装置の製造方法。
  30. 請求項２２記載の半導体装置の製造方法において、
    前記（ｄ）工程の後で前記（ｅ）工程の前に、
    前記配線の表面を窒化させる工程を更に有することを特徴とする半導体装置の製造方法。
  31. 請求項２２記載の半導体装置の製造方法において、
    前記（ｂ）工程後に、更に前記第１絶縁膜上に第３絶縁膜を形成する工程を有し、且つ、
    前記（ｄ）工程は、前記第１配線開口部内および前記第３絶縁膜上に前記第１導体膜を堆積する工程と、前記第１配線開口部内に埋め込まれた前記第１導体膜以外の前記第１導体膜を除去する工程とを有し、
    前記第１導体膜を除去する工程で前記第３絶縁膜は前記第１絶縁膜の保護膜としての機能を有することを特徴とする半導体装置の製造方法。
  32. 請求項２２記載の半導体装置の製造方法において、
    （ｈ）前記第２絶縁膜上に第３絶縁膜からなるマスクを形成する工程、
    （ｉ）前記マスクによって前記第２絶縁膜をエッチングすることで前記配線に接続する孔を形成する工程、
    を更に有することを特徴とする半導体装置の製造方法。
  33. 請求項２２記載の半導体装置の製造方法において、
    （ｈ）前記第２絶縁膜上に第３絶縁膜からなる第１マスクおよび第４絶縁膜からなる第２マスクを形成する工程、
    （ｉ）前記第１マスクによって前記第２絶縁膜をエッチングすることで前記配線に接続する孔を、前記第２マスクによって前記第２絶縁膜をエッチングすることで前記孔よりも口径の大きい配線溝を形成する工程、
    を更に有することを特徴とする半導体装置の製造方法。
  34. 以下の工程を有することを特徴とする半導体装置の製造方法；
    （ａ）半導体基板を準備する工程、
    （ｂ）前記半導体基板上に第１絶縁膜を形成する工程、
    （ｃ）前記第１絶縁膜に第１配線開口部を形成する工程、
    （ｄ）前記第１配線開口部内に、銅を主成分とする第１導体膜を有する配線を形成する工程、
    （ｅ）前記配線が埋め込まれた前記第１絶縁膜上に、シリコンと炭素とを含み、かつ窒素または酸素の少なくとも一方を含む材料からなる第２絶縁膜を形成する工程、
    （ｆ）前記第２絶縁膜上に、炭化シリコンからなる第３絶縁膜を形成する工程、
    （ｇ）前記第３絶縁膜上に、酸化シリコン膜よりも低い誘電率を有する第４絶縁膜を形成する工程。
  35. 請求項３４記載の半導体装置の製造方法において、
    前記第４絶縁膜は、シリコンと酸素と炭素とを含む材料からなることを特徴とする半導体装置の製造方法。
  36. （ａ）半導体基板を準備する工程、
    （ｂ）前記半導体基板上に第１絶縁膜を形成する工程、
    （ｃ）前記第１絶縁膜に第１配線開口部を形成する工程、
    （ｄ）前記第１配線開口部内に、銅を主成分とする第１導体膜を有する配線を形成する工程、
    （ｅ）前記配線が埋め込まれた前記第１絶縁膜上にバリア絶縁膜を形成する工程、
    （ｆ）前記バリア絶縁膜上に、酸化シリコン膜よりも低い誘電率を有する第２絶縁膜を形成する工程、
    を有し、
    前記配線と前記バリア絶縁膜との界面近傍における前記バリア絶縁膜の窒素濃度が、前記第２絶縁膜と前記バリア絶縁膜との界面近傍における前記バリア絶縁膜の窒素濃度よりも高いことを特徴とする半導体装置の製造方法。
  37. 請求項３６記載の半導体装置の製造方法において、
    前記バリア絶縁膜は、シリコンと炭素と窒素とを含む材料からなることを特徴とする半導体装置の製造方法。
  38. 請求項３６記載の半導体装置の製造方法において、
    前記（ｅ）工程では、前記バリア絶縁膜は窒素ガスを用いたＣＶＤ法によって形成され、前記バリア絶縁膜の成膜初期段階において成膜装置へ導入される窒素ガスの流量が、前記バリア絶縁膜の成膜後期段階において成膜装置へ導入される窒素ガスの流量よりも多いことを特徴とする半導体装置の製造方法。
  39. 請求項３６記載の半導体装置の製造方法において、
    前記（ｅ）工程では、前記バリア絶縁膜は窒素ガスを用いたＣＶＤ法によって形成され、前記バリア絶縁膜の成膜後期段階では成膜装置への窒素ガスの導入が停止されることを特徴とする半導体装置の製造方法。
JP2003083348A 2003-03-25 2003-03-25 半導体装置およびその製造方法 Expired - Lifetime JP4454242B2 (ja)

Priority Applications (17)

Application Number Priority Date Filing Date Title
JP2003083348A JP4454242B2 (ja) 2003-03-25 2003-03-25 半導体装置およびその製造方法
TW093105725A TWI239592B (en) 2003-03-25 2004-03-04 Semiconductor device and its manufacturing method
KR1020040018874A KR101055451B1 (ko) 2003-03-25 2004-03-19 반도체 장치 및 그 제조 방법
US10/807,222 US7323781B2 (en) 2003-03-25 2004-03-24 Semiconductor device and manufacturing method thereof
CNB2004100297419A CN100373609C (zh) 2003-03-25 2004-03-24 半导体器件及其制造方法
US11/449,814 US7777343B2 (en) 2003-03-25 2006-06-09 Semiconductor device and manufacturing method thereof
US12/489,006 US8053893B2 (en) 2003-03-25 2009-06-22 Semiconductor device and manufacturing method thereof
US13/243,882 US8431480B2 (en) 2003-03-25 2011-09-23 Semiconductor device and manufacturing method thereof
US13/862,268 US8617981B2 (en) 2003-03-25 2013-04-12 Semiconductor device and manufacturing method thereof
US14/095,817 US8810034B2 (en) 2003-03-25 2013-12-03 Semiconductor device and manufacturing method thereof
US14/320,049 US9064870B2 (en) 2003-03-25 2014-06-30 Semiconductor device and manufacturing method thereof
US14/702,507 US9490213B2 (en) 2003-03-25 2015-05-01 Semiconductor device and manufacturing method thereof
US15/272,553 US9659867B2 (en) 2003-03-25 2016-09-22 Semiconductor device and manufacturing method thereof
US15/469,730 US9818639B2 (en) 2003-03-25 2017-03-27 Semiconductor device and manufacturing method thereof
US15/727,671 US10121693B2 (en) 2003-03-25 2017-10-09 Semiconductor device and manufacturing method thereof
US16/137,972 US10304726B2 (en) 2003-03-25 2018-09-21 Semiconductor device and manufacturing method thereof
US16/385,317 US20190244855A1 (en) 2003-03-25 2019-04-16 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003083348A JP4454242B2 (ja) 2003-03-25 2003-03-25 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2004296515A true JP2004296515A (ja) 2004-10-21
JP4454242B2 JP4454242B2 (ja) 2010-04-21

Family

ID=33398846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003083348A Expired - Lifetime JP4454242B2 (ja) 2003-03-25 2003-03-25 半導体装置およびその製造方法

Country Status (5)

Country Link
US (13) US7323781B2 (ja)
JP (1) JP4454242B2 (ja)
KR (1) KR101055451B1 (ja)
CN (1) CN100373609C (ja)
TW (1) TWI239592B (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140404A (ja) * 2004-11-15 2006-06-01 Renesas Technology Corp 半導体装置
JP2006237257A (ja) * 2005-02-24 2006-09-07 Nec Electronics Corp 半導体装置およびその製造方法
JP2006286878A (ja) * 2005-03-31 2006-10-19 Consortium For Advanced Semiconductor Materials & Related Technologies 半導体装置製造方法
JP2006287022A (ja) * 2005-04-01 2006-10-19 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP2006303403A (ja) * 2005-04-22 2006-11-02 Hynix Semiconductor Inc フラッシュメモリ素子の製造方法
JP2007220967A (ja) * 2006-02-17 2007-08-30 Sumitomo Bakelite Co Ltd 配線構造とその製造方法及び半導体装置
JP2008235644A (ja) * 2007-03-22 2008-10-02 Renesas Technology Corp 半導体装置およびその製造方法
JP2008277859A (ja) * 2008-07-03 2008-11-13 Renesas Technology Corp 半導体集積回路装置の製造方法および半導体集積回路装置
US7811912B2 (en) 2008-01-22 2010-10-12 Hynix Semiconductor Inc. Method for manufacturing semiconductor device
WO2012020689A1 (ja) * 2010-08-10 2012-02-16 国立大学法人東北大学 半導体装置の製造方法および半導体装置
KR101150605B1 (ko) * 2010-04-07 2012-06-12 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
JP2012156356A (ja) * 2011-01-27 2012-08-16 Elpida Memory Inc 半導体装置の製造方法
US8487412B2 (en) 2005-07-06 2013-07-16 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
US20170263851A1 (en) * 2016-03-10 2017-09-14 Kabushiki Kaisha Toshiba Magnetic memory device
JP2022535444A (ja) * 2019-06-07 2022-08-08 アプライド マテリアルズ インコーポレイテッド 充填による選択的金属用のプロセス統合アプローチ

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100352036C (zh) * 2002-10-17 2007-11-28 株式会社瑞萨科技 半导体器件及其制造方法
JP4454242B2 (ja) 2003-03-25 2010-04-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US20050269709A1 (en) * 2004-06-03 2005-12-08 Agere Systems Inc. Interconnect structure including tungsten nitride and a method of manufacture therefor
JP4683865B2 (ja) * 2004-06-15 2011-05-18 富士通セミコンダクター株式会社 半導体基板の製造方法
JP2006005190A (ja) * 2004-06-18 2006-01-05 Renesas Technology Corp 半導体装置
US7166543B2 (en) * 2004-08-30 2007-01-23 Micron Technology, Inc. Methods for forming an enriched metal oxide surface for use in a semiconductor device
JP2006202852A (ja) * 2005-01-18 2006-08-03 Toshiba Corp 半導体装置
KR100641364B1 (ko) * 2005-01-25 2006-10-31 삼성전자주식회사 스크라이브 라인들 및 그 형성방법들
US7638859B2 (en) * 2005-06-06 2009-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnects with harmonized stress and methods for fabricating the same
JP4738178B2 (ja) * 2005-06-17 2011-08-03 富士通セミコンダクター株式会社 半導体装置の製造方法
KR100790237B1 (ko) * 2005-12-29 2008-01-02 매그나칩 반도체 유한회사 이미지 센서의 금속배선 형성방법
KR100771370B1 (ko) * 2005-12-29 2007-10-30 동부일렉트로닉스 주식회사 반도체 장치의 금속 배선 및 그 형성 방법
JP4666308B2 (ja) * 2006-02-24 2011-04-06 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5305599B2 (ja) * 2007-02-19 2013-10-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8197913B2 (en) * 2007-07-25 2012-06-12 Tokyo Electron Limited Film forming method for a semiconductor
KR100907890B1 (ko) * 2007-12-03 2009-07-15 주식회사 동부하이텍 반도체 소자의 제조 방법
KR100922559B1 (ko) * 2007-12-31 2009-10-21 주식회사 동부하이텍 반도체 소자와 그의 제조방법
US8278205B2 (en) * 2008-03-12 2012-10-02 Tokyo Electron Limited Semiconductor device and method for manufacturing the same
JP2010056156A (ja) * 2008-08-26 2010-03-11 Renesas Technology Corp 半導体装置およびその製造方法
US8994179B2 (en) 2008-08-29 2015-03-31 Infineon Technologies Ag Semiconductor device and method for making same
DE102008054069B4 (de) * 2008-10-31 2016-11-10 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Reduzierte Scheibendurchbiegung in Halbleitern durch Verspannungstechniken im Metallisierungssystem
JP2010153543A (ja) * 2008-12-25 2010-07-08 Fujitsu Ltd 半導体装置およびその製造方法
US7776757B2 (en) * 2009-01-15 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating high-k metal gate devices
US20120032323A1 (en) * 2009-04-30 2012-02-09 Masahiro Matsumoto Semiconductor device and method of manufacturing the same
KR100953742B1 (ko) * 2009-06-17 2010-04-19 주식회사 아토 반도체 소자 및 그 제조 방법
JP5671253B2 (ja) * 2010-05-07 2015-02-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN102324427B (zh) * 2011-10-20 2016-03-16 上海集成电路研发中心有限公司 一种金属薄膜电阻结构及其制造方法
US9190323B2 (en) * 2012-01-19 2015-11-17 GlobalFoundries, Inc. Semiconductor devices with copper interconnects and methods for fabricating same
CN102881640A (zh) * 2012-09-17 2013-01-16 上海华力微电子有限公司 一种双大马士革铜互连结构的制造方法
JP6128787B2 (ja) * 2012-09-28 2017-05-17 キヤノン株式会社 半導体装置
JP6061610B2 (ja) * 2012-10-18 2017-01-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9082828B2 (en) * 2012-10-24 2015-07-14 Applied Materials, Inc. Al bond pad clean method
US20140167265A1 (en) * 2012-12-14 2014-06-19 Globalfoundries Inc. Methods of forming a bi-layer cap layer on copper-based conductive structures and devices with such a cap layer
US8889491B2 (en) 2013-01-28 2014-11-18 International Business Machines Corporation Method of forming electronic fuse line with modified cap
US8999767B2 (en) * 2013-01-31 2015-04-07 International Business Machines Corporation Electronic fuse having an insulation layer
US9972524B2 (en) 2013-03-11 2018-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a semiconductor device
US9349636B2 (en) * 2013-09-26 2016-05-24 Intel Corporation Interconnect wires including relatively low resistivity cores
US9723716B2 (en) * 2013-09-27 2017-08-01 Infineon Technologies Ag Contact pad structure, an electronic component, and a method for manufacturing a contact pad structure
EP3809451A1 (en) * 2013-11-08 2021-04-21 Renesas Electronics Corporation Semiconductor device
KR20150070749A (ko) * 2013-12-17 2015-06-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
WO2015195080A1 (en) * 2014-06-16 2015-12-23 Intel Corporation Selective diffusion barrier between metals of an integrated circuit device
CN106716606B (zh) * 2014-09-26 2022-09-13 英特尔公司 用于氧化等离子体后处理以减少光刻中毒的技术及相关结构
US9437484B2 (en) 2014-10-17 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Etch stop layer in integrated circuits
KR102399345B1 (ko) 2014-11-12 2022-05-19 삼성전자주식회사 반도체 장치의 제조 방법
US10727122B2 (en) 2014-12-08 2020-07-28 International Business Machines Corporation Self-aligned via interconnect structures
US9449915B2 (en) * 2014-12-24 2016-09-20 Macronix International Co., Ltd. Semiconductor device and method of manufacturing the same
US20160276156A1 (en) * 2015-03-16 2016-09-22 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing process thereof
US9576894B2 (en) * 2015-06-03 2017-02-21 GlobalFoundries, Inc. Integrated circuits including organic interlayer dielectric layers and methods for fabricating the same
JP6230573B2 (ja) * 2015-07-06 2017-11-15 株式会社日立国際電気 半導体装置の製造方法、プログラム、基板処理システム及び基板処理装置
US20170040257A1 (en) 2015-08-04 2017-02-09 International Business Machines Corporation Hybrid subtractive etch/metal fill process for fabricating interconnects
WO2017064937A1 (ja) * 2015-10-16 2017-04-20 ソニー株式会社 半導体装置、および半導体装置の製造方法
US9984967B2 (en) * 2015-12-21 2018-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
US9536780B1 (en) * 2016-04-15 2017-01-03 International Business Machines Corporation Method and apparatus for single chamber treatment
US9691733B1 (en) * 2016-07-28 2017-06-27 United Microelectronics Corp. Bonded semiconductor structure and method for forming the same
US10658296B2 (en) * 2016-09-30 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Dielectric film for semiconductor fabrication
KR102616489B1 (ko) 2016-10-11 2023-12-20 삼성전자주식회사 반도체 장치 제조 방법
CN106898578B (zh) * 2017-03-30 2019-08-06 合肥鑫晟光电科技有限公司 一种显示基板的制备方法、阵列基板及显示装置
US10304772B2 (en) 2017-05-19 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with resistive element
US10679936B2 (en) 2017-09-28 2020-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. MIM structure
KR20190044196A (ko) 2017-10-20 2019-04-30 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10985011B2 (en) * 2017-11-09 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device with resistive elements
US10858544B2 (en) * 2018-05-24 2020-12-08 Taiwan Semiconductor Manufacturing Company Ltd. Chemical mechanical polishing slurry and chemical mechanical polishing process using the same
KR20200093100A (ko) 2019-01-25 2020-08-05 삼성디스플레이 주식회사 표시 장치용 도전선, 이를 포함하는 표시 장치, 및 이를 포함하는 표시 장치의 제조 방법
JP7297516B2 (ja) 2019-04-25 2023-06-26 キヤノン株式会社 半導体装置および機器
US11411160B2 (en) * 2020-01-21 2022-08-09 International Business Machines Corporation Silicon-based Josephson junction for qubit devices
TWI752464B (zh) * 2020-04-14 2022-01-11 華邦電子股份有限公司 半導體結構及其形成方法

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US87513A (en) * 1869-03-02 Improvement in water-meter
US100984A (en) * 1870-03-22 Improvement in dirt-gages for plows
US45651A (en) * 1864-12-27 Improvement in the manufacture of shot
US30146A (en) * 1860-09-25 livingston
US30367A (en) * 1860-10-09 Improvement in compositions for tanning
US183940A (en) * 1876-10-31 Improvement in sheet-metal doors
US42193A (en) * 1864-04-05 Improved mode of connecting trucks to locomotives
US127843A (en) * 1872-06-11 Improvement in detachable horseshoe-calks
US5565707A (en) * 1994-10-31 1996-10-15 International Business Machines Corporation Interconnect structure using a Al2 Cu for an integrated circuit chip
US6303523B2 (en) 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6340435B1 (en) 1998-02-11 2002-01-22 Applied Materials, Inc. Integrated low K dielectrics and etch stops
US6974766B1 (en) * 1998-10-01 2005-12-13 Applied Materials, Inc. In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application
US6255217B1 (en) 1999-01-04 2001-07-03 International Business Machines Corporation Plasma treatment to enhance inorganic dielectric adhesion to copper
JP4207285B2 (ja) * 1999-02-10 2009-01-14 ソニー株式会社 半導体装置の製造方法
JP4094174B2 (ja) 1999-06-04 2008-06-04 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4554011B2 (ja) 1999-08-10 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
DE10006964C2 (de) * 2000-02-16 2002-01-31 Infineon Technologies Ag Elektronisches Bauelement mit einer leitenden Verbindung zwischen zwei leitenden Schichten und Verfahren zum Herstellen eines elektronischen Bauelements
US6440878B1 (en) * 2000-04-03 2002-08-27 Sharp Laboratories Of America, Inc. Method to enhance the adhesion of silicon nitride to low-k fluorinated amorphous carbon using a silicon carbide adhesion promoter layer
JP2001291720A (ja) 2000-04-05 2001-10-19 Hitachi Ltd 半導体集積回路装置および半導体集積回路装置の製造方法
JP2001319928A (ja) 2000-05-08 2001-11-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3600507B2 (ja) 2000-05-18 2004-12-15 キヤノン販売株式会社 半導体装置及びその製造方法
JP4425432B2 (ja) * 2000-06-20 2010-03-03 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP2002009152A (ja) * 2000-06-21 2002-01-11 Nec Corp 半導体装置及びその製造方法
JP4377040B2 (ja) 2000-07-24 2009-12-02 Ｎｅｃエレクトロニクス株式会社 半導体の製造方法
US6660631B1 (en) * 2000-08-31 2003-12-09 Micron Technology, Inc. Devices containing platinum-iridium films and methods of preparing such films and devices
JP2002110679A (ja) 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
JP4698813B2 (ja) 2000-10-19 2011-06-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2002164428A (ja) 2000-11-29 2002-06-07 Hitachi Ltd 半導体装置およびその製造方法
JP2002170882A (ja) 2000-12-01 2002-06-14 Nec Corp 配線構造の製造方法
JP3643533B2 (ja) * 2000-12-27 2005-04-27 株式会社東芝 半導体装置およびその製造方法
JP2002203899A (ja) 2000-12-28 2002-07-19 Matsushita Electric Ind Co Ltd 銅相互接続構造の形成方法
KR100399597B1 (ko) * 2001-03-08 2003-09-26 삼성전자주식회사 오버레이 키 및 그의 제조방법과 이를 이용한 오버레이측정방법
US20020172766A1 (en) 2001-03-17 2002-11-21 Laxman Ravi K. Low dielectric constant thin films and chemical vapor deposition method of making same
JP2002319551A (ja) * 2001-04-23 2002-10-31 Nec Corp 半導体装置およびその製造方法
JP2002324837A (ja) 2001-04-25 2002-11-08 Hitachi Ltd 半導体装置の製造方法
US7084507B2 (en) * 2001-05-02 2006-08-01 Fujitsu Limited Integrated circuit device and method of producing the same
KR100416596B1 (ko) 2001-05-10 2004-02-05 삼성전자주식회사 반도체 소자의 연결 배선 형성 방법
JP2002353307A (ja) 2001-05-25 2002-12-06 Toshiba Corp 半導体装置
JP2002373936A (ja) 2001-06-14 2002-12-26 Nec Corp デュアルダマシン法による配線形成方法
US20020197852A1 (en) * 2001-06-21 2002-12-26 Ming-Shi Yeh Method of fabricating a barrier layer with high tensile strength
US6879046B2 (en) * 2001-06-28 2005-04-12 Agere Systems Inc. Split barrier layer including nitrogen-containing portion and oxygen-containing portion
US20030008493A1 (en) * 2001-07-03 2003-01-09 Shyh-Dar Lee Interconnect structure manufacturing
JP2003017564A (ja) * 2001-07-04 2003-01-17 Fujitsu Ltd 半導体装置およびその製造方法
KR100442863B1 (ko) 2001-08-01 2004-08-02 삼성전자주식회사 금속-절연체-금속 커패시터 및 다마신 배선 구조를 갖는반도체 소자의 제조 방법
JP4257051B2 (ja) 2001-08-10 2009-04-22 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP3745257B2 (ja) 2001-08-17 2006-02-15 キヤノン販売株式会社 半導体装置及びその製造方法
JP2003142579A (ja) 2001-11-07 2003-05-16 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP4152619B2 (ja) 2001-11-14 2008-09-17 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2002270691A (ja) 2002-02-07 2002-09-20 Nec Corp 配線構造
US20030155657A1 (en) * 2002-02-14 2003-08-21 Nec Electronics Corporation Manufacturing method of semiconductor device
JP2003258085A (ja) * 2002-02-27 2003-09-12 Fujitsu Ltd 配線構造及びその形成方法
JP4063619B2 (ja) * 2002-03-13 2008-03-19 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP2003282535A (ja) * 2002-03-20 2003-10-03 Sanyo Electric Co Ltd 半導体装置の製造方法
JP4340040B2 (ja) * 2002-03-28 2009-10-07 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
US7042095B2 (en) 2002-03-29 2006-05-09 Renesas Technology Corp. Semiconductor device including an interconnect having copper as a main component
JP4068868B2 (ja) 2002-03-29 2008-03-26 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4040363B2 (ja) * 2002-05-20 2008-01-30 富士通株式会社 半導体装置
US20040048468A1 (en) * 2002-09-10 2004-03-11 Chartered Semiconductor Manufacturing Ltd. Barrier metal cap structure on copper lines and vias
JP2004128050A (ja) 2002-09-30 2004-04-22 Toshiba Corp 半導体装置およびその製造方法
US6756321B2 (en) * 2002-10-05 2004-06-29 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming a capping layer over a low-k dielectric with improved adhesion and reduced dielectric constant
CN100352036C (zh) 2002-10-17 2007-11-28 株式会社瑞萨科技 半导体器件及其制造方法
US7238393B2 (en) 2003-02-13 2007-07-03 Asm Japan K.K. Method of forming silicon carbide films
US20040175926A1 (en) * 2003-03-07 2004-09-09 Advanced Micro Devices, Inc. Method for manufacturing a semiconductor component having a barrier-lined opening
JP4454242B2 (ja) * 2003-03-25 2010-04-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US7135773B2 (en) * 2004-02-26 2006-11-14 International Business Machines Corporation Integrated circuit chip utilizing carbon nanotube composite interconnection vias

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140404A (ja) * 2004-11-15 2006-06-01 Renesas Technology Corp 半導体装置
US7745937B2 (en) 2005-02-24 2010-06-29 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
JP2006237257A (ja) * 2005-02-24 2006-09-07 Nec Electronics Corp 半導体装置およびその製造方法
JP4516447B2 (ja) * 2005-02-24 2010-08-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2006286878A (ja) * 2005-03-31 2006-10-19 Consortium For Advanced Semiconductor Materials & Related Technologies 半導体装置製造方法
JP2006287022A (ja) * 2005-04-01 2006-10-19 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP4655725B2 (ja) * 2005-04-01 2011-03-23 パナソニック株式会社 半導体装置の製造方法
JP2006303403A (ja) * 2005-04-22 2006-11-02 Hynix Semiconductor Inc フラッシュメモリ素子の製造方法
US10600683B2 (en) 2005-07-06 2020-03-24 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
US9899316B2 (en) 2005-07-06 2018-02-20 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
US9391022B2 (en) 2005-07-06 2016-07-12 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
US10141257B2 (en) 2005-07-06 2018-11-27 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
US11600522B2 (en) 2005-07-06 2023-03-07 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
US11062938B2 (en) 2005-07-06 2021-07-13 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
US8704373B2 (en) 2005-07-06 2014-04-22 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
US10796953B2 (en) 2005-07-06 2020-10-06 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
US8487412B2 (en) 2005-07-06 2013-07-16 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
US8518821B2 (en) 2005-07-06 2013-08-27 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
US8581415B2 (en) 2005-07-06 2013-11-12 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
JP2007220967A (ja) * 2006-02-17 2007-08-30 Sumitomo Bakelite Co Ltd 配線構造とその製造方法及び半導体装置
JP2008235644A (ja) * 2007-03-22 2008-10-02 Renesas Technology Corp 半導体装置およびその製造方法
US7811912B2 (en) 2008-01-22 2010-10-12 Hynix Semiconductor Inc. Method for manufacturing semiconductor device
JP2008277859A (ja) * 2008-07-03 2008-11-13 Renesas Technology Corp 半導体集積回路装置の製造方法および半導体集積回路装置
KR101150605B1 (ko) * 2010-04-07 2012-06-12 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
JP2012038996A (ja) * 2010-08-10 2012-02-23 Tohoku Univ 半導体装置の製造方法および半導体装置
WO2012020689A1 (ja) * 2010-08-10 2012-02-16 国立大学法人東北大学 半導体装置の製造方法および半導体装置
JP2012156356A (ja) * 2011-01-27 2012-08-16 Elpida Memory Inc 半導体装置の製造方法
US20170263851A1 (en) * 2016-03-10 2017-09-14 Kabushiki Kaisha Toshiba Magnetic memory device
US10923532B2 (en) * 2016-03-10 2021-02-16 Toshiba Memory Corporation Magnetic memory device
JP2022535444A (ja) * 2019-06-07 2022-08-08 アプライド マテリアルズ インコーポレイテッド 充填による選択的金属用のプロセス統合アプローチ
JP7343619B2 (ja) 2019-06-07 2023-09-12 アプライド マテリアルズ インコーポレイテッド 充填による選択的金属用のプロセス統合アプローチ

Also Published As

Publication number Publication date
US9064870B2 (en) 2015-06-23
US20060226555A1 (en) 2006-10-12
US20090256261A1 (en) 2009-10-15
US20190035678A1 (en) 2019-01-31
TW200425404A (en) 2004-11-16
CN1536660A (zh) 2004-10-13
US9659867B2 (en) 2017-05-23
US20180047620A1 (en) 2018-02-15
US20170200637A1 (en) 2017-07-13
KR20040084668A (ko) 2004-10-06
TWI239592B (en) 2005-09-11
US10304726B2 (en) 2019-05-28
US7777343B2 (en) 2010-08-17
KR101055451B1 (ko) 2011-08-08
US9818639B2 (en) 2017-11-14
US8431480B2 (en) 2013-04-30
JP4454242B2 (ja) 2010-04-21
US20040227242A1 (en) 2004-11-18
US20130224947A1 (en) 2013-08-29
US20190244855A1 (en) 2019-08-08
US8810034B2 (en) 2014-08-19
CN100373609C (zh) 2008-03-05
US20120015514A1 (en) 2012-01-19
US20150235962A1 (en) 2015-08-20
US8053893B2 (en) 2011-11-08
US10121693B2 (en) 2018-11-06
US9490213B2 (en) 2016-11-08
US7323781B2 (en) 2008-01-29
US20170011994A1 (en) 2017-01-12
US20140091468A1 (en) 2014-04-03
US8617981B2 (en) 2013-12-31
US20140312499A1 (en) 2014-10-23

Similar Documents

Publication Publication Date Title
US10304726B2 (en) Semiconductor device and manufacturing method thereof
JP4173374B2 (ja) 半導体装置の製造方法
JP4956919B2 (ja) 半導体装置およびその製造方法
US8420528B2 (en) Manufacturing method of a semiconductor device having wirings
US7042095B2 (en) Semiconductor device including an interconnect having copper as a main component
JP4068868B2 (ja) 半導体装置の製造方法
JP2004193431A (ja) 半導体装置およびその製造方法
JP5326949B2 (ja) 半導体装置
JP2003332340A (ja) 半導体装置の製造方法
JP2004111795A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4454242

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140212

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term