KR100922559B1 - 반도체 소자와 그의 제조방법 - Google Patents

반도체 소자와 그의 제조방법 Download PDF

Info

Publication number
KR100922559B1
KR100922559B1 KR1020070141413A KR20070141413A KR100922559B1 KR 100922559 B1 KR100922559 B1 KR 100922559B1 KR 1020070141413 A KR1020070141413 A KR 1020070141413A KR 20070141413 A KR20070141413 A KR 20070141413A KR 100922559 B1 KR100922559 B1 KR 100922559B1
Authority
KR
South Korea
Prior art keywords
barrier layer
diffusion barrier
copper
semiconductor device
contact
Prior art date
Application number
KR1020070141413A
Other languages
English (en)
Other versions
KR20090073461A (ko
Inventor
이기민
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070141413A priority Critical patent/KR100922559B1/ko
Publication of KR20090073461A publication Critical patent/KR20090073461A/ko
Application granted granted Critical
Publication of KR100922559B1 publication Critical patent/KR100922559B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자와 그의 제조방법에 관한 것으로, 특히 구리(Cu)와 확산 방지막 간의 열팽창 계수의 차이로 인해 생성되는 보이드를 방지하여 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 그의 제조방법에 관한 것이다.
본 발명의 실시 예에 따른 반도체 소자는 반도체 기판 상에 형성되는 제 1 절연층과, 상기 제 1 절연층 상에 형성되는 구리 배선과, 상기 배선 상에 제 1 물질이 증착되어 형성되는 제 1 확산 방지막과, 상기 제 1 확산 방지막 상에 제 2 물질이 증차되어 형성되는 제 2 확산 방지막과, 상기 구리 배선의 일부가 노출되도록 상기 제 1 및 제 2 확산 방지막을 관통하도록 형성된 트렌치에 상기 구리 배선과 접하도록 형성되는 베리어 층과, 상기 트렌치에 구리 물질이 매립되어 상기 베리어 층과 접하도록 형성되는 컨택을 포함하여 구성되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 반도체 소자는 구리(Cu)의 확산 방지를 위하여 형성되는 확산 방지막을 구리(Cu)와 열 팽창 계수가 적은 SiC로 형성되는 제 1 확산 방지막과, SiOC로 형성되는 제 2 확산 방지막으로 구성함으로써, 구리(Cu)로 형성되는 구리 배선 및 컨택과 확산 방지막 간의 열 팽창 계수 차이로 인하여 형성되는 보이드를 방지할 수 있다. 이를 통해 소자의 신뢰도를 향상시킬 수 있다.

Description

반도체 소자와 그의 제조방법{semiconductor device and manufacturing method of the same}
본 발명은 반도체 소자와 그의 제조방법에 관한 것으로, 특히 구리(Cu)와 확산 방지막 간의 열팽창 계수의 차이로 인해 생성되는 보이드를 방지하여 소자의 신뢰성을 향상시킬 수 있는 반도체 소자와 그의 제조방법에 관한 것이다.
반도체 집적회로의 제조공정은 반도체 기판 상에 소자들을 형성하는 소자 형성 공정과, 반도체 기판 상에 형성된 소자들을 전기적으로 연결하는 공정으로 구분된다.
여기서, 반도체 기판 상에 형성된 소자들을 전기적으로 연결하는 공정을 배선 공정 또는 금속선 연결 공정이라고 한다. 이러한, 배선 공정은 소자의 집적도가 향상됨에 따라서 소자의 수율과 신뢰성을 향상시키기 위하여 배선의 선폭이 감소되고 있는 추세이다.
종래에는 배선 공정에 알루미늄(Al)이 주로 사용되었다. 그러나, 소자의 집적도가 증가함에 따라 배선폭은 감소하고 배선의 총 길이는 증가하게 되어 신호전 달 지연시간이 길어지게 되었다. 또한, 배선 폭이 감소함에 따라서 일렉트로 마이그레이션(EM : electro migration)과 스트레스 마이그레이션(SM : stress migration) 등과 같은 요인이 중요하게 부각되었다.
여기서, EM 이란, 임계값 이상의 전류밀도가 가해지는 금속 배선에서 강력한 전류의 인가로 인해 도선을 구성하는 금속원자들이 서서히 전자의 유도방향으로 밀려감으로써 보이드(voide)나 힐락(hillock) 등의 결함이 발생하여 단선이나 단락을 유발시키는 현상을 의미한다.
또한, SM 이란 배선 재료로 쓰이는 금속과 절연막 간의 열팽창 계수의 차이에 의해 열응력(thermal stress)이 생기게 되고, 금속의 경우 수백 MPa 이르는 인장응력을 받게 되는데 이러한 과도한 응력이 배선에 형성되어 보이드 등의 결함을 유발시키는 현상을 의미한다.
이러한 문제점을 해결하고자, 알루미늄에 비하여 비저항이 작고 전기적 이동이나 응력에 대한 저항성이 높은 구리(Cu)를 이용하여 배선을 형성하는 방법이 제안되었다.
도 1은 구리 배선과 확산 방지막의 열팽창 계수의 차이에 의해 발생되는 보이드를 나타내는 도면이다.
도 1을 참조하면,종래 기술에 따른 반도체 소자는 반도체 기판(10) 상에 제 1 절연막(20) 및 구리(Cu) 배선(30)이 차례로 형성되어 있다. 이러한 구리 배선(30) 상에 확산 방지막(40)을 형성된 후, 제 2 절연막(60)이 형성된다.
이후, 구리(30)과 전기적으로 도통되는 컨택(50)을 형성하기 위하여 확산 방 지막(40)과 제 2 절연막(60)를 식각하여 트렌치를 형성한 후, 식각에 의해 형성된 트렌치에 구리(Cu)를 매립하여 컨택(50)을 형성한다. 여기서, 트렌치에 매립되는 구리(Cu)가 확산되는 것을 방지하기 위하여 구리 배선(30) 상에 형성되는 확산 방지막(40)은 일반적으로 SiN 또는 SiCN을 이용하여 형성된다.
이러한, 제조방법에 의하여 형성되는 종래 기술에 따른 반도체 소자는 앞에서 설명한 바와 같이, 구리 배선(30) 및 컨택(50)을 형성하는 구리(Cu)와 확산 방지막(40)의 열 팽창 계수가 상이하게 된다. 이러한 상이한 열 팽창 계수로 인하여 열 응력의 분포가 달라 도 1에 도시된 바와 같이, 컨택(50)과 구리 배선(30)의 접속면에서 보이드(80)가 발생하는 문제점이 있다. 이러한, 보이드(80)는 컨택(50)과 구리(30)선 간의 전기적 도통을 방해하여 소자의 신뢰도를 떨어뜨리는 단점이 있다.
종래 기술에 따른 반도체 소자는 구리 배선및 컨택을 형성하는 구리(Cu)와 확산 방지막의 열 팽창 계수가 상이하게 된다. 이러한 상이한 열 팽창 계수로 인하여 열 응력의 분포가 달라 컨택과 구리 배선의 접속면에서 보이드가 발생하는 문제점이 있다. 이러한, 보이드는 컨택과 구리선 간의 전기적 도통을 방해하여 소자의 신뢰도를 떨어뜨리는 단점이 있다.
이러한 문제점을 해결하기 위한, 본 발명의 실시 예에 따른 반도체 소자는 반도체 기판 상에 형성되는 제 1 절연층과, 상기 제 1 절연층 상에 형성되는 구리 배선과, 상기 배선 상에 제 1 물질이 증착되어 형성되는 제 1 확산 방지막과, 상기 제 1 확산 방지막 상에 제 2 물질이 증차되어 형성되는 제 2 확산 방지막과, 상기 구리 배선의 일부가 노출되도록 상기 제 1 및 제 2 확산 방지막을 관통하도록 형성된 트렌치에 상기 구리 배선과 접하도록 형성되는 베리어 층과, 상기 트렌치에 구리 물질이 매립되어 상기 베리어 층과 접하도록 형성되는 컨택을 포함하여 구성되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 반도체 소자의 상기 제 1 확산 방지막은 SiC 물질이 증착되어 형성되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 반도체 소자의 상기 제 1 확산 방지막은 300Å 내지 700Å의 두께를 가지도록 형성되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 반도체 소자의 상기 제 2 확산 방지막은 SiOC 물질이 증착되어 형성되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 반도체 소자의 상기 제 2 확산 방지막은 500Å 내지 1,000Å의 두께를 가지도록 형성되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 반도체 소자의 제조방법은 반도체 기판 상에 제 1 절연막 및 구리 배선을 형성하는 단계와, 상기 구리 배선 상에 제 1 물질을 증착하여 제 1 확산 방지막을 형성하는 단계와, 상기 제 1 확산 방지막 상에 제 2 물질을 증착하여 제 2 확산 방지막을 형성하는 단계와, 상기 제 1 및 제 2 확산 방지막의 일부 영역을 식각하여 상기 구리 배선이 노출되도록 제 1 트렌치를 형성하는 단계와, 상기 제 1 트렌치에 의하여 노출된 상기 구리 배선과 접하도록 베리어 층을 형성하는 단계와, 상기 베리어 층 및 제 1 및 제 2 화산 방지막을 덮도록 제 2 절연막을 형성하는 단계와, 상기 제 2 절연막을 식각하여 상기 베리어 층이 노출되도록 제 2 트렌치를 형성하는 단계와, 상기 제 2 트렌치에 구리(Cu)를 매립하여 상기 배리어 층과 접하도록 컨택을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
본 발명의 실시 예에 따른 반도체 소자의 제조방법은 상기 제 1 확산 방지막이 SiC 물질이 증착되어 형성되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 반도체 소자의 제조방법은 상기 제 1 확산 방지막이 300Å 내지 700Å의 두께를 가지도록 형성되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 반도체 소자의 제조방법은 상기 제 2 확산 방지막 이 SiOC 물질이 증착되어 형성되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 반도체 소자의 제조방법은 상기 제 2 확산 방지막이 500Å 내지 1,000Å의 두께를 가지도록 형성되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 반도체 소자의 제조방법은 상기 제 2 확산 방지막을 형성하는 산소(O)와 탄소(C)를 제공하는 가스의 비가 초기에는 산소(O) 비가 탄소(C)보다 높도록 제공되고, 이후에는 탄소(C)의 비가 산소(O)보다 높도록 조절하여 형성되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 반도체 소자는 구리(Cu)의 확산 방지를 위하여 형성되는 확산 방지막을 상기 구리(Cu)의 열 팽창 계수와 차이가 적은 열 팽창 계수를 갖는 SiC로 형성되는 제 1 확산 방지막(140)과 SiOC로 형성되는 제 2 확산 방지막(142)으로 구성함으로써, 구리(Cu)로 형성되는 구리 배선 및 컨택과 확산 방지막 간의 열 팽창 계수 차이로 인하여 형성되는 보이드를 방지할 수 있다. 이를 통해 소자의 신뢰도를 향상시킬 수 있다.
이하, 본 발명의 기술적 과제 및 특징들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 본 발명을 구체적으로 살펴보면 다음과 같다.
도 2 내지 도 9는 본 발명의 실시 예에 따른 반도체 소자의 제조방법을 나타내는 도면이다.
도 2 내지 도 9를 참조하면, 먼저, 도 2에 도시된 바와 같이, 반도체 기판(110) 상에 제 1 절연막(120)을 형성한 후, 구리(Cu)를 증착하여 구리 배선(130)을 형성한다.
이어서, 도 3에 도시된 바와 같이, 구리 배선(130) 상에 SiC 물질을 증착하여 제 1 확산 방지막(140)을 형성한다. 여기서, 제 1 확산 방지막(140)은 SiC의 단일막으로 300Å 내지 700Å의 두께를 가지도록 형성된다.
이어서, 도 4에 도시된 바와 같이, 제 1 확산 방지막(140) 상에 제 1 확산 방지막(140) 및 구비 배선(130)과 이후에 형성될 컨택(150) 간의 응력을 고려하여 중간 물성을 가지는 SiOC 물질을 증착하여 제 2 확산 방지막(142)을 형성한다.
여기서, 제 2 확산 방지막(142)은 제 1 화산 방지막(140), 구리(Cu)로 형성되는 구리 배선(130) 및 컨택(150) 간의 유전 상부와 열 팽창 계수를 고려하여, 산소(O)와 탄소(C)를 제공하는 가스의 비가 초기에는 산소(O) 비가 탄소(C)보다 높도록 제공되고, 이후에는 탄소(C)의 비가 산소(O)보다 높도록 조절하여 형성한다. 이러한 제 2 확산 방지막(142)은 500Å 내지 1,000Å의 두께를 가지도록 형성된다.
이어서, 도 5에 도시된 바와 같이, 반도체 기판(110) 상에 트렌치를 형성하기 위하여 포토레지스트(PR) 물질을 도포한 후, 포토리쏘그래피 공정을 이용하여 식각 공정시 마스크로 이용될 포토레지스트 패턴(144)을 형성한다.
이어서, 도 6에 도시된 바와 같이, 포토레지스트 패턴(144)을 마스크로 이용하여 제 1 및 제 2 확산 방지막(140, 142)을 식각시킨다. 이러한 식각 공정을 통해 구리 배선(130)의 일부가 노출되도록 트렌치를 형성한 후, 노출된 구리 배선(130) 상에 베리어 층(170)을 형성한다.
이어서, 도 7에 도시된 바와 같이, 반도체 기판(110) 상에 절연 물질을 도포하여 제 2 절연층(160)을 형성한다.
이어서, 제 2 절연층(160) 상에 포토레지스트(PR)을 도포한 후, 포토리쏘그래피 공정을 이용한 식각 공정을 실시하여, 도 8에 도시된 바와 같이, 베리어 층(170)이 노출되도록 트렌치를 형성하다.
이어서, 도 9에 도시된 바와 같이, 제 2 절연층(160), 제 1 및 제 2 확산 방지막(140, 142)을 식각하여 형성된 트렌치에 구리(Cu)를 매립하여 컨택(150)을 형성한다.
이러한, 제조방법에 의하여 형성되는 본 발명의 실시 예에 따른 반도체 소자는 구리(Cu)의 확산 방지를 위하여 형성되는 확산 방지막을 구리(Cu)의 열 팽창 계수와 차이가 적은 열 팽창 계수를 갖는 SiC로 형성되는 제 1 확산 방지막(140)과 SiOC로 형성되는 제 2 확산 방지막(142)으로 구성함으로써, 구리(Cu)로 형성되는 구리 배선(130) 및 컨택(150)과 확산 방지막(140, 142) 간의 열 팽창 계수 차이로 인하여 형성되는 보이드를 방지할 수 있다. 이를 통해 소자의 신뢰도를 향상시킬 수 있다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야 만 할 것이다.
도 1은 구리 배선과 확산 방지막의 열팽창 계수의 차이에 의해 발생되는 보이드를 나타내는 도면.
도 2 내지 도 9는 본 발명의 실시 예에 따른 반도체 소자의 제조방법을 나타내는 도면.
<도면 주요 부분에 대한 부호의 설명>
110 : 반도체 기판 120, 169 : 절연막
130 : 구리 배선 140 : 제 1 확산 방지막
142 : 제 2 확산 방지막 150 : 컨택
170 : 베리어 층

Claims (11)

  1. 반도체 기판 상에 형성되는 제 1 절연층과,
    상기 제 1 절연층 상에 형성되는 구리 배선과,
    상기 구리 배선 상에 SiC 물질이 증착되어 형성되는 제 1 확산 방지막과,
    상기 제 1 확산 방지막 상에 SiOC 물질이 증착되어 형성되는 제 2 확산 방지막과,
    상기 구리 배선의 일부가 노출되도록 상기 제 1 및 제 2 확산 방지막을 관통하도록 형성된 트렌치에 상기 노출된 구리 배선의 일부와 접하도록 형성되는 베리어 층과,
    상기 트렌치에 구리 물질이 매립되어 상기 베리어 층과 접하도록 형성되는 컨택을 포함하여 구성되는 것을 특징으로 하는 반도체 소자.
  2. 삭제
  3. 제 2 항에 있어서,
    상기 제 1 확산 방지막은 300Å 내지 700Å의 두께를 가지도록 형성되는 것을 특징으로 하는 반도체 소자.
  4. 삭제
  5. 제 3 항에 있어서,
    상기 제 2 확산 방지막은 500Å 내지 1,000Å의 두께를 가지도록 형성되는 것을 특징으로 하는 반도체 소자.
  6. 반도체 기판 상에 제 1 절연막 및 구리 배선을 형성하는 단계와,
    상기 구리 배선 상에 제 1 물질을 증착하여 제 1 확산 방지막을 형성하는 단계와,
    상기 제 1 확산 방지막 상에 제 2 물질을 증착하여 제 2 확산 방지막을 형성하는 단계와,
    상기 제 1 및 제 2 확산 방지막의 일부 영역을 식각하여 상기 구리 배선이 노출되도록 제 1 트렌치를 형성하는 단계와,
    상기 제 1 트렌치에 의하여 노출된 상기 구리 배선과 접하도록 베리어 층을 형성하는 단계와,
    상기 베리어 층 및 제 1 및 제 2 확산 방지막을 덮도록 제 2 절연막을 형성하는 단계와,
    상기 제 2 절연막을 식각하여 상기 베리어 층이 노출되도록 제 2 트렌치를 형성하는 단계와,
    상기 제 2 트렌치에 구리(Cu)를 매립하여 상기 베리어 층과 접하도록 컨택을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 제 6 항에 있어서,
    상기 제 1 확산 방지막은 SiC 물질이 증착되어 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  8. 제 7 항에 있어서,
    상기 제 1 확산 방지막은 300Å 내지 700Å의 두께를 가지도록 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  9. 제 8 항에 있어서,
    상기 제 2 확산 방지막은 SiOC 물질이 증착되어 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  10. 제 9 항에 있어서,
    상기 제 2 확산 방지막은 500Å 내지 1,000Å의 두께를 가지도록 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  11. 제 10 항에 있어서,
    상기 제 2 확산 방지막을 형성하는 산소(O)와 탄소(C)를 제공하는 가스의 비가 초기에는 산소(O) 비가 탄소(C)보다 높도록 제공되고,
    이후에는 탄소(C)의 비가 산소(O)보다 높도록 조절하여 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020070141413A 2007-12-31 2007-12-31 반도체 소자와 그의 제조방법 KR100922559B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070141413A KR100922559B1 (ko) 2007-12-31 2007-12-31 반도체 소자와 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070141413A KR100922559B1 (ko) 2007-12-31 2007-12-31 반도체 소자와 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20090073461A KR20090073461A (ko) 2009-07-03
KR100922559B1 true KR100922559B1 (ko) 2009-10-21

Family

ID=41330608

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070141413A KR100922559B1 (ko) 2007-12-31 2007-12-31 반도체 소자와 그의 제조방법

Country Status (1)

Country Link
KR (1) KR100922559B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040084668A (ko) * 2003-03-25 2004-10-06 가부시끼가이샤 르네사스 테크놀로지 반도체 장치 및 그 제조 방법
US20070252282A1 (en) 2004-09-16 2007-11-01 Anderson Brent A Air-gap insulated interconnections

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040084668A (ko) * 2003-03-25 2004-10-06 가부시끼가이샤 르네사스 테크놀로지 반도체 장치 및 그 제조 방법
US20070252282A1 (en) 2004-09-16 2007-11-01 Anderson Brent A Air-gap insulated interconnections

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
J. Eelectrochem. Soc. 151, p.G93 (2004)

Also Published As

Publication number Publication date
KR20090073461A (ko) 2009-07-03

Similar Documents

Publication Publication Date Title
KR100640535B1 (ko) 더미 비아 컨택을 가지는 반도체 소자의 다층 구리 배선구조 및 그 형성 방법
JP4082236B2 (ja) 半導体装置及びその製造方法
KR100739975B1 (ko) 반도체 소자의 제조 방법
KR100679822B1 (ko) 반도체 소자 및 그 제조 방법
KR100563817B1 (ko) 반도체 소자의 구리 배선 형성 방법
US7776737B2 (en) Reliability of wide interconnects
KR100922559B1 (ko) 반도체 소자와 그의 제조방법
JP2001176965A (ja) 半導体装置及びその製造方法
JP4717972B2 (ja) 集積回路の製造方法
KR20100109173A (ko) 반도체 장치의 듀얼 다마신 배선 제조 방법
KR100703559B1 (ko) 듀얼다마신 구조를 가지는 반도체 소자 및 그 제조방법
KR101150605B1 (ko) 반도체 소자 및 그 제조 방법
KR20100036008A (ko) 반도체 소자의 금속배선 형성방법
KR100835421B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100462759B1 (ko) 확산 장벽층을 갖는 금속 배선 및 그 제조 방법
KR100517350B1 (ko) 하이브리드 금속 배선 형성 방법
KR100678003B1 (ko) 듀얼 다마신 패턴 형성 방법
KR100557612B1 (ko) 반도체소자의 금속배선 형성방법
KR100967199B1 (ko) 반도체 소자 금속 배선 및 그의 제조 방법
KR100325303B1 (ko) 반도체 소자의 금속 배선 및 그의 제조 방법
KR100766239B1 (ko) 반도체 소자의 금속 층간 절연막 형성 방법
JP2005057063A (ja) 電子デバイス及びその製造方法
KR100546208B1 (ko) 반도체 소자의 제조방법
KR100377164B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
JPH1187500A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee