KR100967199B1 - 반도체 소자 금속 배선 및 그의 제조 방법 - Google Patents
반도체 소자 금속 배선 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR100967199B1 KR100967199B1 KR1020020086140A KR20020086140A KR100967199B1 KR 100967199 B1 KR100967199 B1 KR 100967199B1 KR 1020020086140 A KR1020020086140 A KR 1020020086140A KR 20020086140 A KR20020086140 A KR 20020086140A KR 100967199 B1 KR100967199 B1 KR 100967199B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- layer
- interlayer insulating
- metal wiring
- wiring
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 전류 유속 불일치 발생 지역의 금속 배선을 듀얼 다마신(damascene) 공정을 이용하여 부분적으로 두껍게 해서(dummy hole) 일렉트로마이그레이션 특성을 향상시킬 수 있도록한 반도체 소자 금속 배선 및 그의 제조 방법에 관한 것으로, 그 구조는 반도체 기판상에 더미 홀을 갖고 형성되는 제 1 절연층 및 제 1 식각 정지층; 상기 더미 홀을 포함하는 전면에 형성되는 제 1 베리어 메탈층; 상기 더미 홀을 포함하는 제 1 베리어 메탈층상에 형성되는 제 1 금속 배선층 및 확산 방지 절연막; 상기 더미 홀 형성 영역상에 위치되는 비아홀을 갖고 형성되는 제 2 층간 절연층 및 제 2 식각 정지층; 전면에 배선 형성을 위한 배선 형성 영역을 갖고 형성되는 제 3 층간 절연층; 배선 형성 영역 및 비아홀내에 형성되는 제 2 베리어 메탈층 및 제 2 금속 배선층을 포함한다.
일렉트로마이그레이션, damascene
Description
도 1은 종래 기술의 다층 금속 배선에서의 기공 발생 영역을 나타낸 구성도
도 2는 본 발명에 따른 반도체 소자의 금속 배선 형성을 위한 구성도
-도면의 주요 부분에 대한 부호의 설명-
21. 반도체 기판 22.23. 24. 제 1,2,3 층간 절연층
25.30. 제 1,2 식각 정지층 26.29. 제 1,2 베리어 메탈층
27. 제 1 금속 배선층 28.31. 제 1,2 확산 방지 절연막
32. 제 2 금속 베리어층 33. 더미홀
본 발명은 반도체 소자의 제조에 관한 것으로, 구체적으로 전류 유속 불일치 발생 지역의 금속 배선을 듀얼 다마신(damascene) 공정을 이용하여 부분적으로 두 껍게 해서(dummy hole) 일렉트로마이그레이션 특성을 향상시킬 수 있도록 한 반도체 소자 금속 배선 및 그의 제조 방법에 관한 것이다.
반도체 장치의 금속 피치 및 라인 폭이 감소함에 따라 금속선의 스트레스 마이그레이션(SM:Stress Migration) 및 일렉트로 마이그레이션(EM:Electro Migration) 특성이 장치의 신뢰성을 좌우하게 되었다.
알루미늄 금속에서 발생되는 스트레스는 크게 고유 스트레스(intrinsic stress)와 열적 스트레스(thermal stress)로 구분된다.
열적 스트레스는 알루미늄과 실리콘 기판간의 열적 팽창 정도의 차이에 의하 발생되는 것으로 고온에서 알루미늄을 증착한 후 냉각하면 알루미늄은 실리콘에 비해 빨리 수축하여 하므로, 알루미늄에는 인장 스트레스가 걸리고, 이와 반대로 실리콘 기판에는 압축 스트레스가 걸리게 된다.
이하에서 첨부된 도면을 참고하여 종래 기술의 반도체 소자의 금속 배선 형성 공정에 관하여 설명한다.
도 1은 종래 기술의 다층 금속 배선에서의 기공 발생 영역을 나타낸 구성도이다.
최근 고집적 반도체 소자의 구동 속도를 향상시켜서 고속화 및 고집적화된 반도체 소자의 실현을 위하여 구리 배선을 적용한 제품이 생산되고 있다.
구리는 비교적 낮은 고유 저항을 가지며 우수한 일렉트로 마이그레이션(electro migration) 저항성을 갖는 재료로서, 구리의 이와 같은 특성을 이용하여 여러 가지 신기술을 개발하려는 시도가 계속되고 있다.
공정의 미세화, 빠른 동작 속도 요구됨에 따라 일렉트로마이그레이션 특성의 강화가 요구된다. 이러한 요구에 따라 Al 합금 배선에서 구리 배선 공정으로 전환되고 있는 추세이다.
종래 기술에서는 도 1에서와 같이, 상부 금속 배선(3)과 하부 금속 배선(1)을 연결하는 비아(Via) 구조물(2)에서 전류 유속 불일치가 발생하여 비아 영역의 바로 하부의 치수가 더 작은 하부 금속 배선(1)에서 즉, 도 1의 (가)부분에서 기공이 발생하여 일렉트로마이그레이션 특성을 악화시킨다.
그러나 이와 같은 종래 기술의 반도체 소자의 금속 배선 형성 공정은 다음과 같은 문제점이 있다.
종래 기술에서는 상부 금속 배선과 하부 금속 배선과 연결되는 비아 영역에서 전류 유속 불일치가 발생된다. 이 전류 유속 불일치에 의해 기공이 발생하여 금속 배선이 단락되고 이는 소자의 신뢰성 및 동작 특성을 저하시킨다.
본 발명은 이와 같은 종래 기술의 반도체 소자의 금속 배선의 문제를 해결하기 위하여 안출한 것으로, 전류 유속 불일치 발생 지역의 금속 배선을 듀얼 다마신(damascene) 공정을 이용하여 부분적으로 두껍게 해서(dummy hole) 일렉트로마이그레이션 특성을 향상시킬 수 있도록 한 반도체 소자 금속 배선 및 그의 제조 방법을 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 금속 배선은반도체 기판상에 더미 홀을 갖고 형성되는 제 1 절연층 및 제 1 식각 정지층;상기 더미 홀을 포함하는 전면에 형성되는 제 1 베리어 메탈층; 상기 더미 홀을 포함하는 제 1 베리어 메탈층상에 형성되는 제 1 금속 배선층 및 확산 방지 절연막; 상기 더미 홀 형성 영역상에 위치되는 비아홀을 갖고 형성되는 제 2 층간 절연층 및 제 2 식각 정지층; 전면에 배선 형성을 위한 배선 형성 영역을 갖고 형성되는 제 3 층간 절연층; 배선 형성 영역 및 비아홀 내에 형성되는 제 2 베리어 메탈층 및 제 2 금속 배선층을 포함하는 것을 특징으로 한다.
본 발명에 따른 반도체 소자 금속 배선의 제조 방법은 반도체 기판상에 제 1 층간 절연층을 형성하고 선택적으로 패터닝하여 비아 콘택이 형성될 영역에 더미 홀 및 금속 배선 형성 영역을 형성하는 단계; 상기 더미 홀 및 금속 배선 형성 영역에 제 1 금속 배선층을 형성하는 단계; 전면에 제 2 층간 절연층, 제 3 층간 절연층을 형성하고 선택적으로 식각하여 배선 형성 영역과 비아 콘택 영역을 형성하는 단계; 상기 배선 형성 영역에 비아 콘택 영역을 통하여 제 1 금속 배선층에 연결되는 제 2 금속 배선층을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 반도체 소자의 제조 방법의 바람직한 실시예에 관하여 첨부 한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2는 본 발명에 따른 반도체 소자의 금속 배선 형성을 위한 구성도이다.
본 발명은 상부와 하부 금속 배선을 연결하는 부분에서 발생하는 전류 유속 불일치가 발생하는 것을 억제하기 위하여 하부 금속 배선 형성시에 듀얼 다마신(damascene)공정으로 더미홀을 형성하여 보이드(void) 발생을 막는 것이다.
통상적으로 초기 공정을 진행한 후에 최초로 도입되는 금속 배선이 일반적으로 가장 폭이 좁고 두께가 얇은 경우가 많다. 따라서 첫 번째 금속 배선이 일렉트로마이그레이션 특성이 가장 낮게 되는데, 본 발명에서는 이를 고려하여 배선 구조를 개선한다.
그 구조는 도 2에서와 같이, 반도체 기판(21)상에 더미 홀(33)을 갖고 형성되는 제 1 절연층(22)과, 제 1 절연층(22)상의 더미 홀(33)을 제외한 부분에 형성되는 제 1 식각 정지층(25)과, 상기 더미 홀(33)을 포함하는 전면에 형성되는 제 1 베리어 메탈층(26)과, 제 1 베리어 메탈층(26)상에 형성되는 제 1 금속 배선층(27) 및 제 1 확산 방지 절연막(28)과, 전면에 제 1 금속 배선층(27)에 연결되는 비아홀을 갖고 형성되는 제 2 층간 절연층(23) 및 제 2 식각 정지층(30)과, 전면에 배선 형성을 위한 트렌치 영역을 갖고 형성되는 제 3 층간 절연층(24)과, 트렌치 및 비아홀내에 형성되는 제 2 베리어 메탈층(29) 및 제 2 금속 배선층(32) 그리고 제 2 확산 방지막(31)으로 구성된다.
제조 공정은 반도체 기판(21)상에 제 1 층간 절연층(22)을 형성하고 제 1 식각 정지층(25) 및 다른 층간 절연층을 형성하고 선택적으로 패터닝하여 전류 유속 불일치가 발생하는 비아 콘택이 형성될 영역에 더미 홀(33) 및 금속 배선 형성 영역을 형성한다.
그리고 상기 더미 홀(33) 및 금속 배선 형성 영역을 포함하는 전면에 제 1 베리어 메탈층(26) 및 배선 형성용 물질층을 형성하고 CMP 공정으로 평탄화하여 제 1 금속 배선층(27)을 형성한다.
이어, 제 1 확산 방지 절연막(28)을 전면에 형성하고 제 2 층간 절연층(23),제 2 식각 정지층(30), 제 3 층간 절연층(24)을 형성하고 선택적으로 식각하여 배선 형성 영역과 비아 콘택 영역을 형성한다.
그리고 상기 배선 형성 영역과 비아 콘택 영역을 포함하는 전면에 제 2 베리어 메탈층(29),배선 형성용 물질층을 형성하고 CMP 공정으로 평탄화하여 제 2 금속 배선층(32)을 형성한다.
이어, 제 2 금속 배선층(32)을 포함하는 전면에 제 2 확산 방지 절연막(31)을 형성한다.
여기서, 더미 홀(33)을 형성한 후에 금속 배선을 증착하기 전에 접착력을 강화하기 위해 N2 또는 H2 플라즈마 처리를 하거나 습식 세정을 진행한다.
그리고 더미 홀(33)을 비아 콘택에 대응하여 하나를 형성하는 것이 아니고 비아 콘택 영역에 2개 이상 구성할 수 있다.
또한, 더미 홀(33)에 금속 배선 물질과 다른 종류의 금속을 채워서 이층 박막 구조로 구성하는 것도 가능하다.
이와 같은 본 발명은 다층 배선구조에서 일렉트로마이그레이션 특성이 취약할 것으로 예상되는 특정 비아 구조물에 대해 하부 배선에 대해 더미 홀을 만들어 EM 특성을 개선한 것이다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.
이상에서 설명한 본 발명에 따른 반도체 소자의 금속 배선 및 그의 제조 방법은 다음과 같은 효과가 있다.
본 발명은 상부와 하부 금속 배선을 연결하는 부분에서 발생하는 전류 유속 불일치가 발생하는 것을 억제하기 위하여 하부 금속 배선 형성시에 듀얼 다마신(damascene)공정으로 더미홀을 형성하여 보이드(void) 발생을 막는 것이다.
이는 금속 배선의 일렉트로마이그레이션 특성을 개선하여 소자의 신뢰성을 높이는 효과가 있다.
Claims (6)
- 반도체 기판상에 형성된 제 1 층간 절연층이되, 비아 콘택이 형성될 영역에 해당되는 상기 제1층간 절연층 부분이 일부 제거되어 형성된 오목한 형상의 더미 홀을 가지는 제1층간 절연층;상기 제1층간 절연층 상에 형성된 제1식각 정지층;상기 제1식각 정지층 상에 형성된 제1베리어 메탈층;상기 제1베리어 메탈층 상에 상기 더미 홀을 채우게 형성된 제 1 금속 배선층;상기 제1금속 배선층 상에 형성된 확산 방지 절연막;상기 확산 방지 절연막 상에 형성되고 상기 더미 홀이 위치하는 상기 비아 콘택 영역 상에 위치하는 비아홀을 갖는 제2층간 절연층;상기 제2층간 절연층 상에 형성된 제2식각 정지층;상기 제2식각 정지층 상에 배선 형성 영역을 갖고 형성된 제3층간 절연층; 및상기 배선 형성 영역 및 상기 비아홀 내에 순차적으로 형성되는 제2베리어 메탈층 및 제2금속 배선층을 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선.
- 제 1 항에 있어서,상기 더미 홀을 상기 비아홀 개수에 대응하여 구성되지 않고 그 보다 더 많은 개수로 구성되는 것을 특징으로 하는 반도체 소자의 금속 배선.
- 제 1 항에 있어서,상기 더미 홀에 상기 제1금속 배선층과 다른 종류의 금속이 매립되어 이층 박막 구조를 갖는 것을 특징으로 하는 반도체 소자의 금속 배선.
- 반도체 기판상에 제 1 층간 절연층을 형성하는 단계;상기 제1층간 절연층을 선택적으로 패터닝하여, 비아 콘택이 형성될 영역에 해당되는 상기 제1층간 절연층 부분을 일부 제거하여 더미 홀을 형성하고 상기 제1층간 절연층 부분의 다른 일부를 제거하여 상기 더미 홀 보다 얕은 제1 배선 형성 영역을 형성하는 단계;상기 더미 홀 및 제1 배선 형성 영역을 채우는 제 1 금속 배선층을 형성하는 단계;전면에 제 2 층간 절연층 및 제 3 층간 절연층을 형성하고 선택적으로 식각하여 제2배선 형성 영역과 비아 콘택 영역을 형성하는 단계; 및상기 제2배선 형성 영역 및 비아 콘택 영역을 채워 상기 비아 콘택 영역을 통하여 상기 제 1 금속 배선층에 연결되는 제 2 금속 배선층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 제조 방법.
- 제 4 항에 있어서, 상기 제1금속 배선층을 형성하기 전에 접착력을 강화하기 위해 N2 또는 H2 플라즈마 처리를 하거나 습식 세정을 진행하는 것을 특징으로 하는 반도체 소자의 금속 배선 제조 방법.
- 제 4 항에 있어서, 상기 제 1 및 제2 금속 배선층을 다마신 공정을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020086140A KR100967199B1 (ko) | 2002-12-28 | 2002-12-28 | 반도체 소자 금속 배선 및 그의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020086140A KR100967199B1 (ko) | 2002-12-28 | 2002-12-28 | 반도체 소자 금속 배선 및 그의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040059735A KR20040059735A (ko) | 2004-07-06 |
| KR100967199B1 true KR100967199B1 (ko) | 2010-07-05 |
Family
ID=37351716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020086140A KR100967199B1 (ko) | 2002-12-28 | 2002-12-28 | 반도체 소자 금속 배선 및 그의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100967199B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000033054A (ko) * | 1998-11-19 | 2000-06-15 | 윤종용 | 반도체 제조공정에서 저저항을 갖는 비어홀 형성방법 |
| KR20020066567A (ko) * | 2001-02-12 | 2002-08-19 | 삼성전자 주식회사 | 구리 다층 배선을 가지는 반도체 장치 및 그 형성방법 |
| JP2002299436A (ja) | 2001-03-29 | 2002-10-11 | Toshiba Corp | 半導体装置およびその製造方法 |
-
2002
- 2002-12-28 KR KR1020020086140A patent/KR100967199B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000033054A (ko) * | 1998-11-19 | 2000-06-15 | 윤종용 | 반도체 제조공정에서 저저항을 갖는 비어홀 형성방법 |
| KR20020066567A (ko) * | 2001-02-12 | 2002-08-19 | 삼성전자 주식회사 | 구리 다층 배선을 가지는 반도체 장치 및 그 형성방법 |
| JP2002299436A (ja) | 2001-03-29 | 2002-10-11 | Toshiba Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040059735A (ko) | 2004-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100413828B1 (ko) | 반도체 장치 및 그 형성방법 | |
| JP3672752B2 (ja) | デュアルダマシン構造体とその形成方法 | |
| US7781892B2 (en) | Interconnect structure and method of fabricating same | |
| KR100640535B1 (ko) | 더미 비아 컨택을 가지는 반도체 소자의 다층 구리 배선구조 및 그 형성 방법 | |
| KR100588904B1 (ko) | 구리 배선 형성 방법 | |
| KR100739975B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20040075746A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100563817B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| KR100538379B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| JP2000012688A (ja) | 半導体装置及びその製造方法 | |
| KR100967199B1 (ko) | 반도체 소자 금속 배선 및 그의 제조 방법 | |
| KR100853800B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성방법 | |
| KR20100036008A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100557612B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| KR100628222B1 (ko) | 구리 다마신 형성 방법 | |
| KR100503381B1 (ko) | 반도체 소자의 금속 배선과 그 형성 방법 | |
| KR20070013894A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100458078B1 (ko) | 반도체장치의금속배선형성방법 | |
| KR100628220B1 (ko) | 반도체 소자의 콘택 제조방법 | |
| KR100408683B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR20070055910A (ko) | 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법 | |
| KR100582372B1 (ko) | 대머신 타입 금속배선 형성방법 | |
| KR100414732B1 (ko) | 금속배선 형성 방법 | |
| KR100789612B1 (ko) | 금속 배선 형성 방법 | |
| KR100546159B1 (ko) | 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130524 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140519 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20150518 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20160518 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20170529 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20180517 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20190516 Year of fee payment: 10 |