JP2003282535A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2003282535A JP2003282535A JP2002077862A JP2002077862A JP2003282535A JP 2003282535 A JP2003282535 A JP 2003282535A JP 2002077862 A JP2002077862 A JP 2002077862A JP 2002077862 A JP2002077862 A JP 2002077862A JP 2003282535 A JP2003282535 A JP 2003282535A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- film
- insulating film
- gas
- dielectric constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000005530 etching Methods 0.000 claims abstract description 149
- 239000007789 gas Substances 0.000 claims abstract description 87
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims abstract description 68
- 238000001020 plasma etching Methods 0.000 claims abstract description 56
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 54
- 238000000034 method Methods 0.000 claims abstract description 27
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 12
- 229910052739 hydrogen Inorganic materials 0.000 claims description 9
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 7
- 229920006254 polymer film Polymers 0.000 claims description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- 239000011229 interlayer Substances 0.000 abstract description 55
- 239000010410 layer Substances 0.000 abstract description 30
- 229910021529 ammonia Inorganic materials 0.000 abstract description 28
- 229920000620 organic polymer Polymers 0.000 abstract description 8
- 150000002500 ions Chemical class 0.000 description 68
- 238000010586 diagram Methods 0.000 description 40
- 229910004298 SiO 2 Inorganic materials 0.000 description 20
- 230000009977 dual effect Effects 0.000 description 17
- 239000000758 substrate Substances 0.000 description 16
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 10
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 235000013405 beer Nutrition 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 241001072332 Monia Species 0.000 description 1
- 101150048609 RR21 gene Proteins 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 150000002829 nitrogen Chemical class 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/312—Organic layers, e.g. photoresist
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】エッチングストッパ膜などのエッチングマスク
層の厚みを増加することなく、低誘電率絶縁膜とエッチ
ングマスク層との選択比を高めることが可能な半導体装
置の製造方法を提供する。 【解決手段】この半導体装置の製造方法は、有機ポリマ
ー膜からなる第１低誘電率層間絶縁膜２を形成する工程
と、第１低誘電率層間絶縁膜２上の所定領域に、Ｓｉ3
Ｎ4膜、ＳｉＯ2膜またはＳｉＯＣＨ膜からなるエッチン
グストッパ膜３を形成する工程と、エッチングストッパ
膜３をマスクとして、アンモニア（ＮＨ3）または窒素
（Ｎ2）などのＮを含むエッチングガスとエネルギ幅の
狭い単色化したイオンエネルギとを用いて、第１低誘電
率層間絶縁膜２をプラズマエッチングする工程とを備え
ている。
層の厚みを増加することなく、低誘電率絶縁膜とエッチ
ングマスク層との選択比を高めることが可能な半導体装
置の製造方法を提供する。 【解決手段】この半導体装置の製造方法は、有機ポリマ
ー膜からなる第１低誘電率層間絶縁膜２を形成する工程
と、第１低誘電率層間絶縁膜２上の所定領域に、Ｓｉ3
Ｎ4膜、ＳｉＯ2膜またはＳｉＯＣＨ膜からなるエッチン
グストッパ膜３を形成する工程と、エッチングストッパ
膜３をマスクとして、アンモニア（ＮＨ3）または窒素
（Ｎ2）などのＮを含むエッチングガスとエネルギ幅の
狭い単色化したイオンエネルギとを用いて、第１低誘電
率層間絶縁膜２をプラズマエッチングする工程とを備え
ている。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置の製
造方法に関し、より特定的には、低誘電率絶縁膜を含む
半導体装置の製造方法に関する。
造方法に関し、より特定的には、低誘電率絶縁膜を含む
半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年、半導体集積回路の高速化への要求
に伴い、銅配線技術がますます重要になってきている。
そのため、銅配線および低誘電率層間絶縁膜を組み合わ
せたデュアルダマシン（Ｄｕａｌ Ｄａｍａｓｃｅｎ
ｅ）構造が提案されている。ここで、デュアルダマシン
構造とは、一般的には、絶縁膜に配線溝とコンタクトホ
ール（ビアホール）をエッチングにより形成し、その配
線溝およびコンタクトホールに金属を充填した後、研磨
により余分な堆積部分を除去することにより、埋め込み
配線を形成することによって形成された構造である。
に伴い、銅配線技術がますます重要になってきている。
そのため、銅配線および低誘電率層間絶縁膜を組み合わ
せたデュアルダマシン（Ｄｕａｌ Ｄａｍａｓｃｅｎ
ｅ）構造が提案されている。ここで、デュアルダマシン
構造とは、一般的には、絶縁膜に配線溝とコンタクトホ
ール（ビアホール）をエッチングにより形成し、その配
線溝およびコンタクトホールに金属を充填した後、研磨
により余分な堆積部分を除去することにより、埋め込み
配線を形成することによって形成された構造である。
【０００３】図２１〜図２３は、従来のデュアルダマシ
ン構造を含む半導体装置の製造プロセスを説明するため
の断面図である。次に、図２１〜図２３を参照して、従
来のデュアルダマシン構造を含む半導体装置の製造プロ
セスについて説明する。
ン構造を含む半導体装置の製造プロセスを説明するため
の断面図である。次に、図２１〜図２３を参照して、従
来のデュアルダマシン構造を含む半導体装置の製造プロ
セスについて説明する。
【０００４】まず、図２１に示すように、メタルキャッ
プ膜１０１上に有機ポリマー膜からなる第１低誘電率層
間絶縁膜１０２を形成する。第１低誘電率層間絶縁膜１
０２上の所定領域に、開口部１０３ａを有するＳｉＯ2
膜やＳｉ3Ｎ4膜などからなるエッチングストッパ膜１０
３を形成する。そして、エッチングストッパ膜１０３を
覆うように、有機ポリマー膜からなる第２低誘電率層間
絶縁膜１０４を形成する。この後、第２低誘電率層間絶
縁膜１０４上に、開口部１０５ａを有するＳｉＯ2膜や
Ｓｉ3Ｎ4膜などからなるハードマスク１０５を形成す
る。
プ膜１０１上に有機ポリマー膜からなる第１低誘電率層
間絶縁膜１０２を形成する。第１低誘電率層間絶縁膜１
０２上の所定領域に、開口部１０３ａを有するＳｉＯ2
膜やＳｉ3Ｎ4膜などからなるエッチングストッパ膜１０
３を形成する。そして、エッチングストッパ膜１０３を
覆うように、有機ポリマー膜からなる第２低誘電率層間
絶縁膜１０４を形成する。この後、第２低誘電率層間絶
縁膜１０４上に、開口部１０５ａを有するＳｉＯ2膜や
Ｓｉ3Ｎ4膜などからなるハードマスク１０５を形成す
る。
【０００５】次に、図２２に示すように、ハードマスク
１０５およびエッチングストッパ膜１０３をマスクとし
て、第２低誘電率層間絶縁膜１０４および第１低誘電率
層間絶縁膜１０２をプラズマエッチングする。これによ
り、配線溝１０７とビアホール（コンタクトホール）１
０６とを同時に形成する。
１０５およびエッチングストッパ膜１０３をマスクとし
て、第２低誘電率層間絶縁膜１０４および第１低誘電率
層間絶縁膜１０２をプラズマエッチングする。これによ
り、配線溝１０７とビアホール（コンタクトホール）１
０６とを同時に形成する。
【０００６】この後、図２３に示すように、ビアホール
１０６および配線溝１０７を埋め込むように銅を充填し
た後、研磨により余分な堆積部分を除去することによっ
て、銅からなる埋め込み配線１０８を形成する。このよ
うにして、従来のデュアルダマシン構造を含む半導体装
置が形成される。
１０６および配線溝１０７を埋め込むように銅を充填し
た後、研磨により余分な堆積部分を除去することによっ
て、銅からなる埋め込み配線１０８を形成する。このよ
うにして、従来のデュアルダマシン構造を含む半導体装
置が形成される。
【０００７】
【発明が解決しようとする課題】しかしながら、上記し
た従来のデュアルダマシン構造を含む半導体装置の製造
方法では、図２２に示したプラズマエッチング工程にお
いて、エッチングストッパ膜１０３の材料として、第１
低誘電率層間絶縁膜１０２および第２低誘電率層間絶縁
膜１０４に対してエッチング選択比の高い材料を用いる
必要がある。このため、従来では、エッチングストッパ
膜１０３の材料として、誘電率の比較的高いＳｉＯ2膜
（誘電率；３．９〜４．５）やＳｉ3Ｎ4膜（誘電率；６
〜９）などが用いられていた。この場合、ビアホール１
０６の肩落ちを生じさせないためには、ＳｉＯ2膜など
からなるエッチングストッパ膜１０３の厚みを大きくす
る必要があった。このため、図２３に示した最終的なデ
ュアルダマシン構造において、第１低誘電率層間絶縁膜
１０２、エッチングストッパ膜１０３および第２低誘電
率層間絶縁膜１０４を含む絶縁膜全体の実効誘電率が上
昇してしまうという問題点があった。
た従来のデュアルダマシン構造を含む半導体装置の製造
方法では、図２２に示したプラズマエッチング工程にお
いて、エッチングストッパ膜１０３の材料として、第１
低誘電率層間絶縁膜１０２および第２低誘電率層間絶縁
膜１０４に対してエッチング選択比の高い材料を用いる
必要がある。このため、従来では、エッチングストッパ
膜１０３の材料として、誘電率の比較的高いＳｉＯ2膜
（誘電率；３．９〜４．５）やＳｉ3Ｎ4膜（誘電率；６
〜９）などが用いられていた。この場合、ビアホール１
０６の肩落ちを生じさせないためには、ＳｉＯ2膜など
からなるエッチングストッパ膜１０３の厚みを大きくす
る必要があった。このため、図２３に示した最終的なデ
ュアルダマシン構造において、第１低誘電率層間絶縁膜
１０２、エッチングストッパ膜１０３および第２低誘電
率層間絶縁膜１０４を含む絶縁膜全体の実効誘電率が上
昇してしまうという問題点があった。
【０００８】この発明は、上記のような課題を解決する
ためになされたものであり、この発明の１つの目的は、
エッチングストッパ膜などのエッチングマスク層の厚み
を大きくすることなく、エッチングマスク層と低誘電率
絶縁膜との選択比を高くすることが可能な半導体装置の
製造方法を提供することである。
ためになされたものであり、この発明の１つの目的は、
エッチングストッパ膜などのエッチングマスク層の厚み
を大きくすることなく、エッチングマスク層と低誘電率
絶縁膜との選択比を高くすることが可能な半導体装置の
製造方法を提供することである。
【０００９】この発明のもう１つの目的は、上記の半導
体装置の製造方法において、エッチングマスク層と低誘
電率絶縁膜とを含む絶縁膜全体の実効誘電率が増加する
のを抑制することである。
体装置の製造方法において、エッチングマスク層と低誘
電率絶縁膜とを含む絶縁膜全体の実効誘電率が増加する
のを抑制することである。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、請求項１による半導体装置の製造方法は、ＣとＨと
を含有するポリマー膜を含む第１絶縁膜を形成する工程
と、第１絶縁膜上の所定領域に、Ｓｉを含む第１エッチ
ングマスク層を形成する工程と、第１エッチングマスク
層をマスクとして、窒素を含むエッチングガスと、エネ
ルギ幅の狭い単色化したイオンエネルギとを用いて、第
１絶縁膜をプラズマエッチングする工程とを備えてい
る。
に、請求項１による半導体装置の製造方法は、ＣとＨと
を含有するポリマー膜を含む第１絶縁膜を形成する工程
と、第１絶縁膜上の所定領域に、Ｓｉを含む第１エッチ
ングマスク層を形成する工程と、第１エッチングマスク
層をマスクとして、窒素を含むエッチングガスと、エネ
ルギ幅の狭い単色化したイオンエネルギとを用いて、第
１絶縁膜をプラズマエッチングする工程とを備えてい
る。
【００１１】請求項１による半導体装置の製造方法で
は、Ｓｉを含む第１エッチングマスク層をマスクとし
て、窒素を含むエッチングガスと、エネルギ幅の狭い単
色化したイオンエネルギとを用いて、第１絶縁膜をプラ
ズマエッチングすることによって、単色化したイオンエ
ネルギの範囲を調節すれば、容易に、低誘電率絶縁膜な
どの第１絶縁膜と、第１エッチングマスク層との選択比
を高めることができる。これにより、比較的誘電率の高
い材料からなる第１エッチングマスク層の厚みを増加す
る必要がなくなるので、第１絶縁膜および第１エッチン
グマスク層を含む絶縁膜全体の実効誘電率が増加するの
を抑制することができる。
は、Ｓｉを含む第１エッチングマスク層をマスクとし
て、窒素を含むエッチングガスと、エネルギ幅の狭い単
色化したイオンエネルギとを用いて、第１絶縁膜をプラ
ズマエッチングすることによって、単色化したイオンエ
ネルギの範囲を調節すれば、容易に、低誘電率絶縁膜な
どの第１絶縁膜と、第１エッチングマスク層との選択比
を高めることができる。これにより、比較的誘電率の高
い材料からなる第１エッチングマスク層の厚みを増加す
る必要がなくなるので、第１絶縁膜および第１エッチン
グマスク層を含む絶縁膜全体の実効誘電率が増加するの
を抑制することができる。
【００１２】請求項２による半導体装置の製造方法は、
請求項１の構成において、プラズマエッチングする工程
は、アンモニアガス、および、窒素ガスと水素ガスとの
混合ガス，のうちのいずれか一方を含むエッチングガス
と、単色化した２００ｅＶ以上６００ｅＶ以下のイオン
エネルギとを用いて、第１絶縁膜をプラズマエッチング
する工程を含む。このように構成すれば、低誘電率絶縁
膜などの第１絶縁膜と、第１エッチングマスク層との選
択比を約５以上に高めることができる。
請求項１の構成において、プラズマエッチングする工程
は、アンモニアガス、および、窒素ガスと水素ガスとの
混合ガス，のうちのいずれか一方を含むエッチングガス
と、単色化した２００ｅＶ以上６００ｅＶ以下のイオン
エネルギとを用いて、第１絶縁膜をプラズマエッチング
する工程を含む。このように構成すれば、低誘電率絶縁
膜などの第１絶縁膜と、第１エッチングマスク層との選
択比を約５以上に高めることができる。
【００１３】請求項３による半導体装置の製造方法は、
請求項１の構成において、プラズマエッチングする工程
は、窒素ガスを含むエッチングガスと、単色化した２０
０ｅＶ以上４００ｅＶ以下のイオンエネルギとを用い
て、第１絶縁膜をプラズマエッチングする工程を含む。
このように構成すれば、低誘電率絶縁膜などの第１絶縁
膜と、第１エッチングマスク層との選択比を約５以上に
高めることができる。
請求項１の構成において、プラズマエッチングする工程
は、窒素ガスを含むエッチングガスと、単色化した２０
０ｅＶ以上４００ｅＶ以下のイオンエネルギとを用い
て、第１絶縁膜をプラズマエッチングする工程を含む。
このように構成すれば、低誘電率絶縁膜などの第１絶縁
膜と、第１エッチングマスク層との選択比を約５以上に
高めることができる。
【００１４】請求項４による半導体装置の製造方法は、
請求項１〜３のいずれかの構成において、第１エッチン
グマスク層は、Ｓｉを含む膜である。このような膜によ
り第１エッチングマスク層を構成すれば、上記のエッチ
ング条件を用いることによって、低誘電率絶縁膜などの
第１絶縁膜と、第１エッチングマスク層との選択比を高
めることができる。
請求項１〜３のいずれかの構成において、第１エッチン
グマスク層は、Ｓｉを含む膜である。このような膜によ
り第１エッチングマスク層を構成すれば、上記のエッチ
ング条件を用いることによって、低誘電率絶縁膜などの
第１絶縁膜と、第１エッチングマスク層との選択比を高
めることができる。
【００１５】請求項５による半導体装置の製造方法は、
請求項１〜４のいずれかの構成において、プラズマエッ
チングする工程に先だって、第１エッチングマスク層上
に、ＣとＨとを含有するポリマー膜を含む第２絶縁膜を
形成する工程と、第２絶縁膜上の所定領域に、第２エッ
チングマスク層を形成する工程とをさらに備え、プラズ
マエッチングする工程は、第２エッチングマスク層およ
び第１エッチングマスク層をマスクとして、窒素を含む
エッチングガスと、エネルギ幅の狭い単色化したイオン
エネルギとを用いて、第２絶縁膜および第１絶縁膜をプ
ラズマエッチングすることによって、ビアホールと配線
溝とを同時に形成する工程を含む。このように構成すれ
ば、低誘電率絶縁膜などの第１絶縁膜および第２絶縁膜
と、第１エッチングマスク層との選択比を高めることが
できるので、比較的高い誘電率を有する材料からなる第
１エッチングマスク層の厚みを増加する必要がなくな
る。これにより、第１絶縁膜と第１エッチングマスク層
と第２絶縁膜とを含む絶縁膜全体の実効誘電率が増加す
るのを抑制することができる。その結果、ビアホール
（コンタクトホール）と配線溝とを有する低誘電率の絶
縁膜からなるデュアルダマシン構造を形成することがで
きる。
請求項１〜４のいずれかの構成において、プラズマエッ
チングする工程に先だって、第１エッチングマスク層上
に、ＣとＨとを含有するポリマー膜を含む第２絶縁膜を
形成する工程と、第２絶縁膜上の所定領域に、第２エッ
チングマスク層を形成する工程とをさらに備え、プラズ
マエッチングする工程は、第２エッチングマスク層およ
び第１エッチングマスク層をマスクとして、窒素を含む
エッチングガスと、エネルギ幅の狭い単色化したイオン
エネルギとを用いて、第２絶縁膜および第１絶縁膜をプ
ラズマエッチングすることによって、ビアホールと配線
溝とを同時に形成する工程を含む。このように構成すれ
ば、低誘電率絶縁膜などの第１絶縁膜および第２絶縁膜
と、第１エッチングマスク層との選択比を高めることが
できるので、比較的高い誘電率を有する材料からなる第
１エッチングマスク層の厚みを増加する必要がなくな
る。これにより、第１絶縁膜と第１エッチングマスク層
と第２絶縁膜とを含む絶縁膜全体の実効誘電率が増加す
るのを抑制することができる。その結果、ビアホール
（コンタクトホール）と配線溝とを有する低誘電率の絶
縁膜からなるデュアルダマシン構造を形成することがで
きる。
【００１６】請求項６による半導体装置の製造方法は、
請求項１〜５のいずれかの構成において、第１絶縁膜
は、誘電率が３．９未満の低誘電率絶縁膜である。
請求項１〜５のいずれかの構成において、第１絶縁膜
は、誘電率が３．９未満の低誘電率絶縁膜である。
【００１７】
【発明の実施の形態】以下、本発明を具体化した実施形
態を図面に基づいて説明する。
態を図面に基づいて説明する。
【００１８】（第１実施形態）図１〜図３は、本発明の
第１実施形態によるデュアルダマシン構造を含む半導体
装置の製造プロセスを説明するための断面図である。ま
た、図４および図５は、それぞれ、アンモニア（Ｎ
Ｈ3）ガスおよび窒素（Ｎ2）ガスを用いた場合の、Ｓｉ
3Ｎ4膜、ＳｉＯ2膜およびＳｉＯＣＨ膜に対するイオン
エネルギとエッチング選択比との関係を示した特性図で
ある。なお、ＳｉＯＣＨ膜は、いわゆるＳｉＣ膜と呼ば
れる膜を含む。このＳｉＯＣＨ膜の製造方法は、現在、
開発されている段階であり、ＳｉＯ2にメチル基を混入
させるのが代表的な製造方法である。図６は、アンモニ
ア（ＮＨ3）ガスまたは窒素（Ｎ2）ガスを用いる場合
の、有機ポリマー膜（ＧＸ−３膜）とＳｉ3Ｎ4膜とのイ
オンエネルギに対するエッチングイールドの関係を示し
た特性図である。以下、図１〜図６を参照して、第１実
施形態によるデュアルダマシン構造を含む半導体装置の
製造プロセスについて説明する。
第１実施形態によるデュアルダマシン構造を含む半導体
装置の製造プロセスを説明するための断面図である。ま
た、図４および図５は、それぞれ、アンモニア（Ｎ
Ｈ3）ガスおよび窒素（Ｎ2）ガスを用いた場合の、Ｓｉ
3Ｎ4膜、ＳｉＯ2膜およびＳｉＯＣＨ膜に対するイオン
エネルギとエッチング選択比との関係を示した特性図で
ある。なお、ＳｉＯＣＨ膜は、いわゆるＳｉＣ膜と呼ば
れる膜を含む。このＳｉＯＣＨ膜の製造方法は、現在、
開発されている段階であり、ＳｉＯ2にメチル基を混入
させるのが代表的な製造方法である。図６は、アンモニ
ア（ＮＨ3）ガスまたは窒素（Ｎ2）ガスを用いる場合
の、有機ポリマー膜（ＧＸ−３膜）とＳｉ3Ｎ4膜とのイ
オンエネルギに対するエッチングイールドの関係を示し
た特性図である。以下、図１〜図６を参照して、第１実
施形態によるデュアルダマシン構造を含む半導体装置の
製造プロセスについて説明する。
【００１９】まず、図１に示すように、メタルキャップ
膜１上に、たとえば、ハネウェルエレクトリックマテリ
アル社製の有機ポリマー膜であるＧＸ−３（登録商標）
膜からなる第１低誘電率層間絶縁膜２を約７００ｎｍの
厚みで形成する。そして、第１低誘電率層間絶縁膜２上
に、開口部３ａを有するＳｉ3Ｎ4、ＳｉＯ2またはＳｉ
ＯＣＨのいずれかからなるエッチングストッパ膜３を約
７０ｎｍ〜約２００ｎｍの厚みで形成する。この後、エ
ッチングストッパ膜３上に、ＧＸ−３膜からなる第２低
誘電率層間絶縁膜４を約４００ｎｍの厚みで形成する。
そして、第２低誘電率層間絶縁膜４上に、Ｓｉ3Ｎ4膜、
ＳｉＯ2膜またはＳｉＯＣＨ膜からなる開口部５ａを有
するハードマスク５を約７０ｎｍ〜約２００ｎｍの厚み
で形成する。
膜１上に、たとえば、ハネウェルエレクトリックマテリ
アル社製の有機ポリマー膜であるＧＸ−３（登録商標）
膜からなる第１低誘電率層間絶縁膜２を約７００ｎｍの
厚みで形成する。そして、第１低誘電率層間絶縁膜２上
に、開口部３ａを有するＳｉ3Ｎ4、ＳｉＯ2またはＳｉ
ＯＣＨのいずれかからなるエッチングストッパ膜３を約
７０ｎｍ〜約２００ｎｍの厚みで形成する。この後、エ
ッチングストッパ膜３上に、ＧＸ−３膜からなる第２低
誘電率層間絶縁膜４を約４００ｎｍの厚みで形成する。
そして、第２低誘電率層間絶縁膜４上に、Ｓｉ3Ｎ4膜、
ＳｉＯ2膜またはＳｉＯＣＨ膜からなる開口部５ａを有
するハードマスク５を約７０ｎｍ〜約２００ｎｍの厚み
で形成する。
【００２０】なお、エッチングストッパ膜３は、本発明
の「第１エッチングマスク層」の一例であり、ハードマ
スク５は、本発明の「第２エッチングマスク層」の一例
である。また、第１低誘電率層間絶縁膜２および第２低
誘電率層間絶縁膜４は、それぞれ、本発明の「第１絶縁
膜」および「第２絶縁膜」の一例である。
の「第１エッチングマスク層」の一例であり、ハードマ
スク５は、本発明の「第２エッチングマスク層」の一例
である。また、第１低誘電率層間絶縁膜２および第２低
誘電率層間絶縁膜４は、それぞれ、本発明の「第１絶縁
膜」および「第２絶縁膜」の一例である。
【００２１】次に、図２に示すように、ハードマスク５
およびエッチングストッパ膜３をマスクとして、第２低
誘電率層間絶縁膜４および第１低誘電率層間絶縁膜２を
プラズマエッチングすることによって、配線溝７および
ビアホール（コンタクトホール）６を形成する。
およびエッチングストッパ膜３をマスクとして、第２低
誘電率層間絶縁膜４および第１低誘電率層間絶縁膜２を
プラズマエッチングすることによって、配線溝７および
ビアホール（コンタクトホール）６を形成する。
【００２２】ここで、第１実施形態のエッチングプロセ
スでは、アンモニア（ＮＨ3）ガスをエッチングガスと
して用いるとともに、エネルギ幅を狭くした単色化され
た約２００ｅＶ以上約６００ｅＶ以下のイオンエネルギ
で、プラズマエッチングを行う。アンモニア（ＮＨ3）
ガスを用いる場合に、イオンエネルギを約２００ｅＶ以
上約６００ｅＶ以下に設定するのは以下の理由による。
スでは、アンモニア（ＮＨ3）ガスをエッチングガスと
して用いるとともに、エネルギ幅を狭くした単色化され
た約２００ｅＶ以上約６００ｅＶ以下のイオンエネルギ
で、プラズマエッチングを行う。アンモニア（ＮＨ3）
ガスを用いる場合に、イオンエネルギを約２００ｅＶ以
上約６００ｅＶ以下に設定するのは以下の理由による。
【００２３】すなわち、図４に示した特性図から明らか
なように、イオンエネルギを約６００ｅＶ以下に設定す
ると、アンモニア（ＮＨ3）ガスをエッチングガスとし
て用いる場合に、Ｓｉ3Ｎ4膜、ＳｉＯ2膜またはＳｉＯ
ＣＨ膜からなるエッチングストッパ膜３と、ＧＸ−３膜
からなる第１低誘電率層間絶縁膜２および第２低誘電率
層間絶縁膜４との選択比を約５以上と高くすることがで
きる。また、図６に示した特性図から、アンモニア（Ｎ
Ｈ3）ガスをエッチングガスとして用いる場合に、ＧＸ
−３膜からなる第１低誘電率層間絶縁膜２および第２低
誘電率層間絶縁膜４に対してある程度のエッチングイー
ルド（エッチング速度）を得るためには、約２００ｅＶ
以上のイオンエネルギが必要である。上記した理由によ
り、第１実施形態では、アンモニア（ＮＨ3）ガスを用
いる場合に、イオンエネルギを約２００ｅＶ以上約６０
０ｅＶ以下に設定している。
なように、イオンエネルギを約６００ｅＶ以下に設定す
ると、アンモニア（ＮＨ3）ガスをエッチングガスとし
て用いる場合に、Ｓｉ3Ｎ4膜、ＳｉＯ2膜またはＳｉＯ
ＣＨ膜からなるエッチングストッパ膜３と、ＧＸ−３膜
からなる第１低誘電率層間絶縁膜２および第２低誘電率
層間絶縁膜４との選択比を約５以上と高くすることがで
きる。また、図６に示した特性図から、アンモニア（Ｎ
Ｈ3）ガスをエッチングガスとして用いる場合に、ＧＸ
−３膜からなる第１低誘電率層間絶縁膜２および第２低
誘電率層間絶縁膜４に対してある程度のエッチングイー
ルド（エッチング速度）を得るためには、約２００ｅＶ
以上のイオンエネルギが必要である。上記した理由によ
り、第１実施形態では、アンモニア（ＮＨ3）ガスを用
いる場合に、イオンエネルギを約２００ｅＶ以上約６０
０ｅＶ以下に設定している。
【００２４】上記のような条件下でプラズマエッチング
を行うことによって、約５以上の高い選択比を得ること
ができるので、エッチングストッパ膜３の膜厚を薄くす
ることが可能となる。これにより、エッチングストッパ
膜３の膜厚の増加に起因して第１低誘電率層間絶縁膜２
とエッチングストッパ膜３と第２低誘電率層間絶縁膜４
とを含む絶縁膜全体の実効誘電率が増加するのを抑制す
ることができる。
を行うことによって、約５以上の高い選択比を得ること
ができるので、エッチングストッパ膜３の膜厚を薄くす
ることが可能となる。これにより、エッチングストッパ
膜３の膜厚の増加に起因して第１低誘電率層間絶縁膜２
とエッチングストッパ膜３と第２低誘電率層間絶縁膜４
とを含む絶縁膜全体の実効誘電率が増加するのを抑制す
ることができる。
【００２５】なお、エッチングガスとして窒素（Ｎ2）
ガスを用いてもよい。この場合には、約２００ｅＶ以上
約４００ｅＶ以下の単色化されたイオンエネルギを用い
てプラズマエッチングを行う。窒素（Ｎ2）ガスを用い
る場合に、イオンエネルギを約２００ｅＶ以上約４００
ｅＶ以下に設定するのは以下の理由による。
ガスを用いてもよい。この場合には、約２００ｅＶ以上
約４００ｅＶ以下の単色化されたイオンエネルギを用い
てプラズマエッチングを行う。窒素（Ｎ2）ガスを用い
る場合に、イオンエネルギを約２００ｅＶ以上約４００
ｅＶ以下に設定するのは以下の理由による。
【００２６】すなわち、図５に示した特性図から明らか
なように、イオンエネルギを約４００ｅＶ以下に設定す
ると、窒素（Ｎ2）ガスをエッチングガスとして用いる
場合に、Ｓｉ3Ｎ4膜、ＳｉＯ2膜またはＳｉＯＣＨ膜か
らなるエッチングストッパ膜３と、ＧＸ−３膜からなる
第１低誘電率層間絶縁膜２および第２低誘電率層間絶縁
膜４との選択比を約５以上と高くすることができる。ま
た、図６に示した特性図から、窒素（Ｎ2）ガスをエッ
チングガスとして用いる場合に、ＧＸ−３膜からなる第
１低誘電率層間絶縁膜２および第２低誘電率層間絶縁膜
４に対してある程度のエッチングイールド（エッチング
速度）を得るためには、約２００ｅＶ以上のイオンエネ
ルギが必要である。上記した理由により、窒素（Ｎ2）
ガスを用いる場合には、イオンエネルギを約２００ｅＶ
以上約４００ｅＶ以下に設定するのが好ましい。
なように、イオンエネルギを約４００ｅＶ以下に設定す
ると、窒素（Ｎ2）ガスをエッチングガスとして用いる
場合に、Ｓｉ3Ｎ4膜、ＳｉＯ2膜またはＳｉＯＣＨ膜か
らなるエッチングストッパ膜３と、ＧＸ−３膜からなる
第１低誘電率層間絶縁膜２および第２低誘電率層間絶縁
膜４との選択比を約５以上と高くすることができる。ま
た、図６に示した特性図から、窒素（Ｎ2）ガスをエッ
チングガスとして用いる場合に、ＧＸ−３膜からなる第
１低誘電率層間絶縁膜２および第２低誘電率層間絶縁膜
４に対してある程度のエッチングイールド（エッチング
速度）を得るためには、約２００ｅＶ以上のイオンエネ
ルギが必要である。上記した理由により、窒素（Ｎ2）
ガスを用いる場合には、イオンエネルギを約２００ｅＶ
以上約４００ｅＶ以下に設定するのが好ましい。
【００２７】また、上記のエッチングプロセスでは、ア
ンモニア（ＮＨ3）ガスまたは窒素（Ｎ2）ガス中のＮを
含むイオン（ＮＨX +）が第１低誘電率層間絶縁膜２およ
び第２低誘電率層間絶縁膜４を構成するポリマー膜（Ｇ
Ｘ−３膜）中の炭素と化学反応することによって、エッ
チングが促進される。このエッチングでは、図６に示す
ように、約１００ｅＶからエッチングイールド（エッチ
ング速度）が加速し、イオンエネルギの増加とともにエ
ッチングイールド（エッチング速度）が急激に増加す
る。そして、アンモニア（ＮＨ3）ガスの場合は、約４
００ｅＶでエッチングイールド（エッチング速度）が飽
和する。また、窒素（Ｎ2）ガスの場合は、約２００ｅ
Ｖでエッチングイールド（エッチング速度）が飽和す
る。
ンモニア（ＮＨ3）ガスまたは窒素（Ｎ2）ガス中のＮを
含むイオン（ＮＨX +）が第１低誘電率層間絶縁膜２およ
び第２低誘電率層間絶縁膜４を構成するポリマー膜（Ｇ
Ｘ−３膜）中の炭素と化学反応することによって、エッ
チングが促進される。このエッチングでは、図６に示す
ように、約１００ｅＶからエッチングイールド（エッチ
ング速度）が加速し、イオンエネルギの増加とともにエ
ッチングイールド（エッチング速度）が急激に増加す
る。そして、アンモニア（ＮＨ3）ガスの場合は、約４
００ｅＶでエッチングイールド（エッチング速度）が飽
和する。また、窒素（Ｎ2）ガスの場合は、約２００ｅ
Ｖでエッチングイールド（エッチング速度）が飽和す
る。
【００２８】その一方、Ｓｉ3Ｎ4膜からなるエッチング
ストッパ膜３では、図６に示すように、アンモニア（Ｎ
Ｈ3）ガスおよび窒素（Ｎ2）ガスに対して、イオンエネ
ルギの増加に伴ってエッチングイールド（エッチング速
度）が単調増加する。したがって、第１低誘電率層間絶
縁膜２および第２低誘電率層間絶縁膜４に対するエッチ
ングストッパ膜３の選択比は、イオンエネルギが低いほ
ど高いことがわかる。このことから、選択比を高くする
ことのみを考えれば、イオンエネルギは低いほどよい。
ただし、エッチングイールド（エッチング速度）を大き
くするためには、上記したように、アンモニア（Ｎ
Ｈ3）ガスの場合は、エッチングイールドが飽和する約
４００ｅＶ以上のイオンエネルギが好ましく、窒素（Ｎ
2）ガスの場合は、エッチングイールドが飽和する約２
００ｅＶ以上のイオンエネルギが好ましい。
ストッパ膜３では、図６に示すように、アンモニア（Ｎ
Ｈ3）ガスおよび窒素（Ｎ2）ガスに対して、イオンエネ
ルギの増加に伴ってエッチングイールド（エッチング速
度）が単調増加する。したがって、第１低誘電率層間絶
縁膜２および第２低誘電率層間絶縁膜４に対するエッチ
ングストッパ膜３の選択比は、イオンエネルギが低いほ
ど高いことがわかる。このことから、選択比を高くする
ことのみを考えれば、イオンエネルギは低いほどよい。
ただし、エッチングイールド（エッチング速度）を大き
くするためには、上記したように、アンモニア（Ｎ
Ｈ3）ガスの場合は、エッチングイールドが飽和する約
４００ｅＶ以上のイオンエネルギが好ましく、窒素（Ｎ
2）ガスの場合は、エッチングイールドが飽和する約２
００ｅＶ以上のイオンエネルギが好ましい。
【００２９】したがって、図４および図６の特性図か
ら、アンモニア（ＮＨ3）ガスの場合に、選択比を約５
以上に高め、かつ、エッチングイールド（エッチング速
度）を大きくするためには、アンモニア（ＮＨ3）ガス
の場合は、約４００ｅＶ以上約６００ｅＶ以下のイオン
エネルギに設定するのが好ましい。また、図５および図
６の特性図から、窒素（Ｎ2）ガスの場合に、選択比を
約５以上に高め、かつ、エッチングイールド（エッチン
グ速度）を大きくするためには、約２００ｅＶ以上約４
００ｅＶ以下のイオンエネルギに設定するのが好まし
い。
ら、アンモニア（ＮＨ3）ガスの場合に、選択比を約５
以上に高め、かつ、エッチングイールド（エッチング速
度）を大きくするためには、アンモニア（ＮＨ3）ガス
の場合は、約４００ｅＶ以上約６００ｅＶ以下のイオン
エネルギに設定するのが好ましい。また、図５および図
６の特性図から、窒素（Ｎ2）ガスの場合に、選択比を
約５以上に高め、かつ、エッチングイールド（エッチン
グ速度）を大きくするためには、約２００ｅＶ以上約４
００ｅＶ以下のイオンエネルギに設定するのが好まし
い。
【００３０】また、図７〜図９は、アルゴン（Ａｒ）ガ
ス、窒素（Ｎ2）ガスおよびアンモニア（ＮＨ3）ガスを
エッチングガスとして用いて、Ｓｉ3Ｎ4膜、ＳｉＯ2膜
およびＳｉＯＣＨ膜をそれぞれエッチングした場合のイ
オンエネルギと規格化されたエッチングレートとの関係
を示した特性図であり、図中の直線の傾きが小さいほど
エッチングされにくいことを示している。この観点で図
７〜図９を比較すると、アンモニア（ＮＨ3）ガスおよ
び窒素（Ｎ2）ガスに対しては、Ｓｉ3Ｎ4膜が最もエッ
チングされにくいことがわかる。また、アルゴン（Ａ
ｒ）ガス、窒素（Ｎ 2）ガスおよびアンモニア（ＮＨ3）
ガスの中では、アンモニア（ＮＨ3）ガスを用いる場合
が最もエッチングされにくいことがわかる。これによ
り、Ｓｉ3Ｎ4膜からなるエッチングストッパ膜３をアン
モニア（ＮＨ3）ガスを用いてエッチングするのが、最
もエッチングレートが低く、かつ、選択比が高くなるこ
とがわかる。
ス、窒素（Ｎ2）ガスおよびアンモニア（ＮＨ3）ガスを
エッチングガスとして用いて、Ｓｉ3Ｎ4膜、ＳｉＯ2膜
およびＳｉＯＣＨ膜をそれぞれエッチングした場合のイ
オンエネルギと規格化されたエッチングレートとの関係
を示した特性図であり、図中の直線の傾きが小さいほど
エッチングされにくいことを示している。この観点で図
７〜図９を比較すると、アンモニア（ＮＨ3）ガスおよ
び窒素（Ｎ2）ガスに対しては、Ｓｉ3Ｎ4膜が最もエッ
チングされにくいことがわかる。また、アルゴン（Ａ
ｒ）ガス、窒素（Ｎ 2）ガスおよびアンモニア（ＮＨ3）
ガスの中では、アンモニア（ＮＨ3）ガスを用いる場合
が最もエッチングされにくいことがわかる。これによ
り、Ｓｉ3Ｎ4膜からなるエッチングストッパ膜３をアン
モニア（ＮＨ3）ガスを用いてエッチングするのが、最
もエッチングレートが低く、かつ、選択比が高くなるこ
とがわかる。
【００３１】図１０は、本発明の第１実施形態による半
導体装置の製造方法に用いるプラズマエッチング装置を
示した概略図であり、図１１は、図１０に示した第１実
施形態によるプラズマエッチング装置のイオンエネルギ
の分布状態を示した特性図である。次に、図１０および
図１１を参照して、図２に示したエッチング工程におい
て、単色化されたイオンエネルギを生成するための第１
実施形態によるプラズマエッチング装置の構成について
説明する。
導体装置の製造方法に用いるプラズマエッチング装置を
示した概略図であり、図１１は、図１０に示した第１実
施形態によるプラズマエッチング装置のイオンエネルギ
の分布状態を示した特性図である。次に、図１０および
図１１を参照して、図２に示したエッチング工程におい
て、単色化されたイオンエネルギを生成するための第１
実施形態によるプラズマエッチング装置の構成について
説明する。
【００３２】この第１実施形態によるプラズマエッチン
グ装置は、図１０に示すように、高真空チャンバからな
る試料室１１と、試料室１１とオリフィス１２を介して
結合されたプラズマ源１３とを備えている。プラズマ源
１３には、ＤＣバイアス電源１４が接続されている。ま
た、試料室１１内には、基板１５が設置されている。
グ装置は、図１０に示すように、高真空チャンバからな
る試料室１１と、試料室１１とオリフィス１２を介して
結合されたプラズマ源１３とを備えている。プラズマ源
１３には、ＤＣバイアス電源１４が接続されている。ま
た、試料室１１内には、基板１５が設置されている。
【００３３】プラズマ内では電気的に中性であるので、
プラズマ電位Ｖｐは、チャンバに対してプラスの電位
（通常数十Ｖ）を持つ。イオンエネルギは、正確には、
イオンを加速するＶｂｉａｓにこのプラズマ電位Ｖｐを
加えた値をとる。
プラズマ電位Ｖｐは、チャンバに対してプラスの電位
（通常数十Ｖ）を持つ。イオンエネルギは、正確には、
イオンを加速するＶｂｉａｓにこのプラズマ電位Ｖｐを
加えた値をとる。
【００３４】この場合、イオンのエネルギは、プラズマ
源１３に印加するバイアスによって決まるので、バイア
スをＤＣ電圧Ｖｂｉａｓとする場合、イオンエネルギの
中心は、ｅ（Ｖｐ＋Ｖｂｉａｓ）となり、その分布は、
図１１に示すようなエネルギ幅の狭い単色化された分布
になる。
源１３に印加するバイアスによって決まるので、バイア
スをＤＣ電圧Ｖｂｉａｓとする場合、イオンエネルギの
中心は、ｅ（Ｖｐ＋Ｖｂｉａｓ）となり、その分布は、
図１１に示すようなエネルギ幅の狭い単色化された分布
になる。
【００３５】アンモニア（ＮＨ3）ガスを用いる場合、
イオンエネルギｅ（Ｖｐ＋Ｖｂｉａｓ）を約２００ｅＶ
以上約６００ｅＶ以下の範囲に設定する。これにより、
図４に示した特性図から、Ｓｉ3Ｎ4膜、ＳｉＯ2膜また
はＳｉＯＣＨ膜からなるエッチングストッパ膜３と、Ｇ
Ｘ−３膜からなる第１低誘電率層間絶縁膜２および第２
低誘電率層間絶縁膜４との選択比を約５以上の高選択比
にすることができる。また、窒素（Ｎ2）ガスを用いる
場合には、イオンエネルギｅ（Ｖｐ＋Ｖｂｉａｓ）を約
２００ｅＶ以上約４００ｅＶ以下の範囲に設定する。こ
れにより、図５に示した特性図から、Ｓｉ3Ｎ4膜、Ｓｉ
Ｏ2膜またはＳｉＯＣＨ膜からなるエッチングストッパ
膜３と、ＧＸ−３膜からなる第１低誘電率層間絶縁膜２
および第２低誘電率層間絶縁膜４との選択比を約５以上
の高選択比にすることができる。
イオンエネルギｅ（Ｖｐ＋Ｖｂｉａｓ）を約２００ｅＶ
以上約６００ｅＶ以下の範囲に設定する。これにより、
図４に示した特性図から、Ｓｉ3Ｎ4膜、ＳｉＯ2膜また
はＳｉＯＣＨ膜からなるエッチングストッパ膜３と、Ｇ
Ｘ−３膜からなる第１低誘電率層間絶縁膜２および第２
低誘電率層間絶縁膜４との選択比を約５以上の高選択比
にすることができる。また、窒素（Ｎ2）ガスを用いる
場合には、イオンエネルギｅ（Ｖｐ＋Ｖｂｉａｓ）を約
２００ｅＶ以上約４００ｅＶ以下の範囲に設定する。こ
れにより、図５に示した特性図から、Ｓｉ3Ｎ4膜、Ｓｉ
Ｏ2膜またはＳｉＯＣＨ膜からなるエッチングストッパ
膜３と、ＧＸ−３膜からなる第１低誘電率層間絶縁膜２
および第２低誘電率層間絶縁膜４との選択比を約５以上
の高選択比にすることができる。
【００３６】なお、高選択比に加えて、高いエッチング
イールド（エッチング速度）を得る必要がある場合に
は、アンモニア（ＮＨ3）ガスを用いるときには、イオ
ンエネルギｅ（Ｖｐ＋Ｖｂｉａｓ）を約４００ｅＶ以上
約６００ｅＶ以下、窒素（Ｎ2）ガスを用いるときに
は、イオンエネルギｅ（Ｖｐ＋Ｖｂｉａｓ）を約２００
ｅＶ以上約４００ｅＶ以下に設定するのが好ましい。
イールド（エッチング速度）を得る必要がある場合に
は、アンモニア（ＮＨ3）ガスを用いるときには、イオ
ンエネルギｅ（Ｖｐ＋Ｖｂｉａｓ）を約４００ｅＶ以上
約６００ｅＶ以下、窒素（Ｎ2）ガスを用いるときに
は、イオンエネルギｅ（Ｖｐ＋Ｖｂｉａｓ）を約２００
ｅＶ以上約４００ｅＶ以下に設定するのが好ましい。
【００３７】上記のようなプラズマエッチング条件およ
びプラズマエッチング装置を用いて、図２に示したビア
ホール６および配線溝７を形成した後、図３に示す工程
によりデュアルダマシン構造を形成する。すなわち、ビ
アホール６および配線溝７に銅を充填した後、研磨によ
り余分な堆積部分を除去することによって銅からなる埋
め込み配線８を形成する。これにより、第１実施形態に
よるデュアルダマシン構造を含む半導体装置が完成され
る。
びプラズマエッチング装置を用いて、図２に示したビア
ホール６および配線溝７を形成した後、図３に示す工程
によりデュアルダマシン構造を形成する。すなわち、ビ
アホール６および配線溝７に銅を充填した後、研磨によ
り余分な堆積部分を除去することによって銅からなる埋
め込み配線８を形成する。これにより、第１実施形態に
よるデュアルダマシン構造を含む半導体装置が完成され
る。
【００３８】（第２実施形態）図１２は、本発明の第２
実施形態による半導体装置の製造方法に用いるプラズマ
エッチング装置の構成を示した概略図であり、図１３
は、本発明の第２実施形態によるチャンバに対する基板
電位の様子を示した図である。図１４は、図１２に示し
た第２実施形態によるプラズマエッチング装置を用いた
場合のイオンエネルギの分布状態を示した特性図であ
る。この第２実施形態では、図１０に示した第１実施形
態によるプラズマエッチング装置とは異なるプラズマエ
ッチング装置を用いて単色化されたイオンエネルギを生
成する場合について説明する。
実施形態による半導体装置の製造方法に用いるプラズマ
エッチング装置の構成を示した概略図であり、図１３
は、本発明の第２実施形態によるチャンバに対する基板
電位の様子を示した図である。図１４は、図１２に示し
た第２実施形態によるプラズマエッチング装置を用いた
場合のイオンエネルギの分布状態を示した特性図であ
る。この第２実施形態では、図１０に示した第１実施形
態によるプラズマエッチング装置とは異なるプラズマエ
ッチング装置を用いて単色化されたイオンエネルギを生
成する場合について説明する。
【００３９】図１２を参照して、この第２実施形態によ
るプラズマエッチング装置は、高真空チャンバ２１と、
高真空チャンバ２１内の基板２４に接続されたキャパシ
タ２２と、キャパシタ２２に接続された高周波電源２３
とを備えている。この第２実施形態によるプラズマエッ
チング装置は、基板２４にバイアス用の高周波電圧Ｖｒ
ｆ・ｓｉｎ２πｆｔを印加するプラズマエッチング装置
である。
るプラズマエッチング装置は、高真空チャンバ２１と、
高真空チャンバ２１内の基板２４に接続されたキャパシ
タ２２と、キャパシタ２２に接続された高周波電源２３
とを備えている。この第２実施形態によるプラズマエッ
チング装置は、基板２４にバイアス用の高周波電圧Ｖｒ
ｆ・ｓｉｎ２πｆｔを印加するプラズマエッチング装置
である。
【００４０】図１２〜図１４を参照して、プラズマ領域
２５と基板２４との間の電界領域（シース）をイオンが
通過する通過時間に対してバイアス電圧Ｖｒｆ・ｓｉｎ
２πｆｔの周波数ｆが１ＭＨｚよりも低い場合、バイア
ス電圧の山でイオンがシースに入射するとエネルギは最
小（ｅＶｐ）になり、バイアス電圧の谷でイオンがシー
スに入射するとエネルギは最高（ｅ（Ｖｐ＋２Ｖｒ
ｆ））になる。すなわち、図１４に示すように、イオン
エネルギの幅は、２ｅＶｒｆに渡るとともに、その両端
近くにエネルギの２つのピークが存在する。この場合、
低エネルギイオンは、エッチングへの寄与が小さいの
で、無視することができる。したがって、この第２実施
形態では、２Ｖｒｆ側の高エネルギピークのイオンエネ
ルギを単色化されたイオンエネルギとして用いる。
２５と基板２４との間の電界領域（シース）をイオンが
通過する通過時間に対してバイアス電圧Ｖｒｆ・ｓｉｎ
２πｆｔの周波数ｆが１ＭＨｚよりも低い場合、バイア
ス電圧の山でイオンがシースに入射するとエネルギは最
小（ｅＶｐ）になり、バイアス電圧の谷でイオンがシー
スに入射するとエネルギは最高（ｅ（Ｖｐ＋２Ｖｒ
ｆ））になる。すなわち、図１４に示すように、イオン
エネルギの幅は、２ｅＶｒｆに渡るとともに、その両端
近くにエネルギの２つのピークが存在する。この場合、
低エネルギイオンは、エッチングへの寄与が小さいの
で、無視することができる。したがって、この第２実施
形態では、２Ｖｒｆ側の高エネルギピークのイオンエネ
ルギを単色化されたイオンエネルギとして用いる。
【００４１】具体的には、エッチングガスとしてアンモ
ニア（ＮＨ3）ガスを用いる場合には、高エネルギピー
クのイオンエネルギの値を、約２００ｅＶ以上約６００
ｅＶ以下の値に設定する。これにより、図４に示した特
性図から、Ｓｉ3Ｎ4膜、ＳｉＯ2膜またはＳｉＯＣＨ膜
からなるエッチングストッパ膜３と、ＧＸ−３膜からな
る第１低誘電率層間絶縁膜２および第２低誘電率層間絶
縁膜４との選択比を約５以上の高選択比にすることがで
きる。また、エッチングガスとして窒素（Ｎ2）ガスを
用いる場合には、約２００ｅＶ以上約４００ｅＶ以下に
高エネルギピークのイオンエネルギを設定する。これに
より、図５に示した特性図から、Ｓｉ3Ｎ4膜、ＳｉＯ2
膜またはＳｉＯＣＨ膜からなるエッチングストッパ膜３
と、ＧＸ−３膜からなる第１低誘電率層間絶縁膜２およ
び第２低誘電率層間絶縁膜４との選択比を約５以上の高
選択比にすることができる。
ニア（ＮＨ3）ガスを用いる場合には、高エネルギピー
クのイオンエネルギの値を、約２００ｅＶ以上約６００
ｅＶ以下の値に設定する。これにより、図４に示した特
性図から、Ｓｉ3Ｎ4膜、ＳｉＯ2膜またはＳｉＯＣＨ膜
からなるエッチングストッパ膜３と、ＧＸ−３膜からな
る第１低誘電率層間絶縁膜２および第２低誘電率層間絶
縁膜４との選択比を約５以上の高選択比にすることがで
きる。また、エッチングガスとして窒素（Ｎ2）ガスを
用いる場合には、約２００ｅＶ以上約４００ｅＶ以下に
高エネルギピークのイオンエネルギを設定する。これに
より、図５に示した特性図から、Ｓｉ3Ｎ4膜、ＳｉＯ2
膜またはＳｉＯＣＨ膜からなるエッチングストッパ膜３
と、ＧＸ−３膜からなる第１低誘電率層間絶縁膜２およ
び第２低誘電率層間絶縁膜４との選択比を約５以上の高
選択比にすることができる。
【００４２】なお、高選択比に加えて、高いエッチング
イールド（エッチング速度）を得る必要がある場合に
は、アンモニア（ＮＨ3）ガスを用いるときには、高エ
ネルギピークのイオンエネルギの値を約４００ｅＶ以上
約６００ｅＶ以下、窒素（Ｎ2）ガスを用いるときに
は、高エネルギピークのイオンエネルギの値を約２００
ｅＶ以上約４００ｅＶ以下に設定するのが好ましい。
イールド（エッチング速度）を得る必要がある場合に
は、アンモニア（ＮＨ3）ガスを用いるときには、高エ
ネルギピークのイオンエネルギの値を約４００ｅＶ以上
約６００ｅＶ以下、窒素（Ｎ2）ガスを用いるときに
は、高エネルギピークのイオンエネルギの値を約２００
ｅＶ以上約４００ｅＶ以下に設定するのが好ましい。
【００４３】（第３実施形態）図１５は、本発明の第３
実施形態による半導体装置の製造方法に用いるプラズマ
エッチング装置の構成を示した概略図であり、図１６
は、本発明の第３実施形態によるチャンバに対する基板
電位の様子を示した図である。また、図１７は、図１５
に示した第３実施形態によるプラズマエッチング装置を
用いた場合のイオンエネルギの分布状態を示した特性図
である。図１５〜図１７を参照して、この第３実施形態
によるプラズマエッチング装置では、図１２に示した第
２実施形態によるプラズマエッチング装置と同様のプラ
ズマエッチング装置を用いる。ただし、この第３実施形
態のプラズマエッチング装置では、高周波電源２３ａの
バイアス周波数を高くする。
実施形態による半導体装置の製造方法に用いるプラズマ
エッチング装置の構成を示した概略図であり、図１６
は、本発明の第３実施形態によるチャンバに対する基板
電位の様子を示した図である。また、図１７は、図１５
に示した第３実施形態によるプラズマエッチング装置を
用いた場合のイオンエネルギの分布状態を示した特性図
である。図１５〜図１７を参照して、この第３実施形態
によるプラズマエッチング装置では、図１２に示した第
２実施形態によるプラズマエッチング装置と同様のプラ
ズマエッチング装置を用いる。ただし、この第３実施形
態のプラズマエッチング装置では、高周波電源２３ａの
バイアス周波数を高くする。
【００４４】すなわち、この第３実施形態によるプラズ
マエッチング装置は、上記した第２実施形態と同様、基
板２４にバイアス用の高周波を印加するプラズマエッチ
ング装置である。この場合、イオンのエネルギを制御す
るために、高周波電源２３ａから、キャパシタ２２を介
して、基板２４に、１０ＭＨｚ以上の高いバイアス周波
数ｆ1を有する高周波電圧Ｖｒｆ・ｓｉｎ２πｆ1ｔを印
加する。このようにバイアス周波数を高くすると、イオ
ンがプラズマ領域２５と基板２４との間の電界領域（シ
ース）を通過する間に、イオンは加速と減速との力を受
ける。この場合、イオンは、高周波では加速されずに、
基板２４に帯電する電荷によって決まる電圧Ｖｄｃによ
って加速される。この電圧Ｖｄｃの値は、イオンを引き
込むように、チャンバに対して負の値になる。
マエッチング装置は、上記した第２実施形態と同様、基
板２４にバイアス用の高周波を印加するプラズマエッチ
ング装置である。この場合、イオンのエネルギを制御す
るために、高周波電源２３ａから、キャパシタ２２を介
して、基板２４に、１０ＭＨｚ以上の高いバイアス周波
数ｆ1を有する高周波電圧Ｖｒｆ・ｓｉｎ２πｆ1ｔを印
加する。このようにバイアス周波数を高くすると、イオ
ンがプラズマ領域２５と基板２４との間の電界領域（シ
ース）を通過する間に、イオンは加速と減速との力を受
ける。この場合、イオンは、高周波では加速されずに、
基板２４に帯電する電荷によって決まる電圧Ｖｄｃによ
って加速される。この電圧Ｖｄｃの値は、イオンを引き
込むように、チャンバに対して負の値になる。
【００４５】この時のイオンエネルギは、ｅ（Ｖｐ＋｜
Ｖｄｃ｜）となる。このｅ（Ｖｐ＋｜Ｖｄｃ｜）を、ア
ンモニア（ＮＨ3）ガスを用いる場合には、約２００ｅ
Ｖ以上約６００ｅＶ以下に設定する。これにより、図４
に示した特性図から、Ｓｉ3Ｎ4膜、ＳｉＯ2膜またはＳ
ｉＯＣＨ膜からなるエッチングストッパ膜３と、ＧＸ−
３膜からなる第１低誘電率層間絶縁膜２および第２低誘
電率層間絶縁膜４との選択比を約５以上の高選択比にす
ることができる。また、エッチングガスとして窒素（Ｎ
2）ガスを用いる場合には、ｅ（Ｖｐ＋｜Ｖｄｃ｜）の
値を、約２００ｅＶ以上約４００ｅＶ以下に設定する。
これにより、図５に示した特性図から、Ｓｉ3Ｎ4膜、Ｓ
ｉＯ2膜またはＳｉＯＣＨ膜からなるエッチングストッ
パ膜３と、ＧＸ−３膜からなる第１低誘電率層間絶縁膜
２および第２低誘電率層間絶縁膜４との選択比を約５以
上の高選択比にすることができる。
Ｖｄｃ｜）となる。このｅ（Ｖｐ＋｜Ｖｄｃ｜）を、ア
ンモニア（ＮＨ3）ガスを用いる場合には、約２００ｅ
Ｖ以上約６００ｅＶ以下に設定する。これにより、図４
に示した特性図から、Ｓｉ3Ｎ4膜、ＳｉＯ2膜またはＳ
ｉＯＣＨ膜からなるエッチングストッパ膜３と、ＧＸ−
３膜からなる第１低誘電率層間絶縁膜２および第２低誘
電率層間絶縁膜４との選択比を約５以上の高選択比にす
ることができる。また、エッチングガスとして窒素（Ｎ
2）ガスを用いる場合には、ｅ（Ｖｐ＋｜Ｖｄｃ｜）の
値を、約２００ｅＶ以上約４００ｅＶ以下に設定する。
これにより、図５に示した特性図から、Ｓｉ3Ｎ4膜、Ｓ
ｉＯ2膜またはＳｉＯＣＨ膜からなるエッチングストッ
パ膜３と、ＧＸ−３膜からなる第１低誘電率層間絶縁膜
２および第２低誘電率層間絶縁膜４との選択比を約５以
上の高選択比にすることができる。
【００４６】なお、高選択比に加えて、高いエッチング
イールド（エッチング速度）を得る必要がある場合に
は、アンモニア（ＮＨ3）ガスを用いるときには、ｅ
（Ｖｐ＋｜Ｖｄｃ｜）の値を約４００ｅＶ以上約６００
ｅＶ以下、窒素（Ｎ2）ガスを用いるときには、ｅ（Ｖ
ｐ＋｜Ｖｄｃ｜）の値を約２００ｅＶ以上約４００ｅＶ
以下に設定するのが好ましい。
イールド（エッチング速度）を得る必要がある場合に
は、アンモニア（ＮＨ3）ガスを用いるときには、ｅ
（Ｖｐ＋｜Ｖｄｃ｜）の値を約４００ｅＶ以上約６００
ｅＶ以下、窒素（Ｎ2）ガスを用いるときには、ｅ（Ｖ
ｐ＋｜Ｖｄｃ｜）の値を約２００ｅＶ以上約４００ｅＶ
以下に設定するのが好ましい。
【００４７】（第４実施形態）図１８は、本発明の第４
実施形態による半導体装置の製造方法に用いるプラズマ
エッチング装置の構成を示した概略図であり、図１９
は、本発明の第４実施形態によるチャンバに対する基板
電位の様子を示した図である。また、図２０は、図１８
に示した第４実施形態によるプラズマエッチング装置を
用いた場合のイオンエネルギの分布状態を示した特性図
である。
実施形態による半導体装置の製造方法に用いるプラズマ
エッチング装置の構成を示した概略図であり、図１９
は、本発明の第４実施形態によるチャンバに対する基板
電位の様子を示した図である。また、図２０は、図１８
に示した第４実施形態によるプラズマエッチング装置を
用いた場合のイオンエネルギの分布状態を示した特性図
である。
【００４８】図１８を参照して、この第４実施形態によ
るプラズマエッチング装置は、高真空チャンバ３１と、
基板３４に接続されたパルス電源３３とを備えている。
図１８に示した第４実施形態によるプラズマエッチング
装置において、パルスバイアスを基板３４に印加する。
なお、プラズマエッチング装置においてパルスバイアス
を印加することは、特開平９−２７３９９号公報などに
開示されている。
るプラズマエッチング装置は、高真空チャンバ３１と、
基板３４に接続されたパルス電源３３とを備えている。
図１８に示した第４実施形態によるプラズマエッチング
装置において、パルスバイアスを基板３４に印加する。
なお、プラズマエッチング装置においてパルスバイアス
を印加することは、特開平９−２７３９９号公報などに
開示されている。
【００４９】第４実施形態では、バイアスとして図１９
に示すようなパルスを導入することによって、イオンエ
ネルギは、図２０に示すように、ｅ（Ｖｐ＋｜ＶＰＬ
｜）となる。このｅ（Ｖｐ＋｜ＶＰＬ｜）の値を、アン
モニア（ＮＨ3）を用いる場合には、約２００ｅＶ以上
約６００ｅＶの範囲に設定する。これにより、図４に示
した特性図から、Ｓｉ3Ｎ4膜、ＳｉＯ2膜またはＳｉＯ
ＣＨ膜からなるエッチングストッパ膜３と、ＧＸ−３膜
からなる第１低誘電率層間絶縁膜２および第２低誘電率
層間絶縁膜４との選択比を約５以上の高選択比にするこ
とができる。また、エッチングガスとして窒素（Ｎ2）
ガスを用いる場合には、ｅ（Ｖｐ＋｜ＶＰＬ｜）の値
を、約２００ｅＶ以上約４００ｅＶ以下に設定する。こ
れにより、図５に示した特性図から、Ｓｉ3Ｎ4膜、Ｓｉ
Ｏ2膜またはＳｉＯＣＨ膜からなるエッチングストッパ
膜３と、ＧＸ−３膜からなる第１低誘電率層間絶縁膜２
および第２低誘電率層間絶縁膜４との選択比を約５以上
の高選択比にすることができる。
に示すようなパルスを導入することによって、イオンエ
ネルギは、図２０に示すように、ｅ（Ｖｐ＋｜ＶＰＬ
｜）となる。このｅ（Ｖｐ＋｜ＶＰＬ｜）の値を、アン
モニア（ＮＨ3）を用いる場合には、約２００ｅＶ以上
約６００ｅＶの範囲に設定する。これにより、図４に示
した特性図から、Ｓｉ3Ｎ4膜、ＳｉＯ2膜またはＳｉＯ
ＣＨ膜からなるエッチングストッパ膜３と、ＧＸ−３膜
からなる第１低誘電率層間絶縁膜２および第２低誘電率
層間絶縁膜４との選択比を約５以上の高選択比にするこ
とができる。また、エッチングガスとして窒素（Ｎ2）
ガスを用いる場合には、ｅ（Ｖｐ＋｜ＶＰＬ｜）の値
を、約２００ｅＶ以上約４００ｅＶ以下に設定する。こ
れにより、図５に示した特性図から、Ｓｉ3Ｎ4膜、Ｓｉ
Ｏ2膜またはＳｉＯＣＨ膜からなるエッチングストッパ
膜３と、ＧＸ−３膜からなる第１低誘電率層間絶縁膜２
および第２低誘電率層間絶縁膜４との選択比を約５以上
の高選択比にすることができる。
【００５０】なお、高選択比に加えて、高いエッチング
イールド（エッチング速度）を得る必要がある場合に
は、アンモニア（ＮＨ3）ガスを用いるときには、ｅ
（Ｖｐ＋｜ＶＰＬ｜）の値を約４００ｅＶ以上約６００
ｅＶ以下、窒素（Ｎ2）ガスを用いるときには、ｅ（Ｖ
ｐ＋｜ＶＰＬ｜）の値を約２００ｅＶ以上約４００ｅＶ
以下に設定するのが好ましい。
イールド（エッチング速度）を得る必要がある場合に
は、アンモニア（ＮＨ3）ガスを用いるときには、ｅ
（Ｖｐ＋｜ＶＰＬ｜）の値を約４００ｅＶ以上約６００
ｅＶ以下、窒素（Ｎ2）ガスを用いるときには、ｅ（Ｖ
ｐ＋｜ＶＰＬ｜）の値を約２００ｅＶ以上約４００ｅＶ
以下に設定するのが好ましい。
【００５１】なお、今回開示された実施形態は、すべて
の点で例示であって制限的なものではないと考えられる
べきである。本発明の範囲は、上記した実施形態の説明
ではなく特許請求の範囲によって示され、さらに特許請
求の範囲と均等の意味および範囲内でのすべての変更が
含まれる。
の点で例示であって制限的なものではないと考えられる
べきである。本発明の範囲は、上記した実施形態の説明
ではなく特許請求の範囲によって示され、さらに特許請
求の範囲と均等の意味および範囲内でのすべての変更が
含まれる。
【００５２】たとえば、上記実施形態では、エッチング
ストッパ膜３として、Ｓｉ3Ｎ4膜、ＳｉＯ2膜またはＳ
ｉＯＣＨ膜を用いた例を示したが、本発明はこれに限ら
ず、Ｓｉを含む膜であれば他の膜からなるエッチングス
トッパ膜を用いても同様の効果を得ることができる。
ストッパ膜３として、Ｓｉ3Ｎ4膜、ＳｉＯ2膜またはＳ
ｉＯＣＨ膜を用いた例を示したが、本発明はこれに限ら
ず、Ｓｉを含む膜であれば他の膜からなるエッチングス
トッパ膜を用いても同様の効果を得ることができる。
【００５３】また、上記実施形態では、第１低誘電率層
間絶縁膜２および第２低誘電率層間絶縁膜４を構成する
有機ポリマー膜として、ハネウェルエレクトリックマテ
リアル社製のＧＸ−３（登録商標）膜を用いた例を示し
たが、本発明はこれに限らず、ＣとＨとを含むポリマー
膜であれば、他のポリマー膜を用いても同様の効果を得
ることができる。
間絶縁膜２および第２低誘電率層間絶縁膜４を構成する
有機ポリマー膜として、ハネウェルエレクトリックマテ
リアル社製のＧＸ−３（登録商標）膜を用いた例を示し
たが、本発明はこれに限らず、ＣとＨとを含むポリマー
膜であれば、他のポリマー膜を用いても同様の効果を得
ることができる。
【００５４】また、上記実施形態では、窒素を含むエッ
チングガスとして、アンモニア（ＮＨ3）ガスまたは窒
素（Ｎ2）ガスを用いた例を示したが、本発明はこれに
限らず、窒素を含む他のガスを用いてもよい。たとえ
ば、窒素と水素との混合ガス（Ｎ 2／Ｈ2）（水素の混合
比が２０％〜９０％の範囲）を用いてもよい。この窒素
と水素との混合ガス（Ｎ2／Ｈ2）を用いる場合には、ア
ンモニア（ＮＨ3）ガスと同様のイオンエネルギなどの
エッチング条件を用いればよい。
チングガスとして、アンモニア（ＮＨ3）ガスまたは窒
素（Ｎ2）ガスを用いた例を示したが、本発明はこれに
限らず、窒素を含む他のガスを用いてもよい。たとえ
ば、窒素と水素との混合ガス（Ｎ 2／Ｈ2）（水素の混合
比が２０％〜９０％の範囲）を用いてもよい。この窒素
と水素との混合ガス（Ｎ2／Ｈ2）を用いる場合には、ア
ンモニア（ＮＨ3）ガスと同様のイオンエネルギなどの
エッチング条件を用いればよい。
【００５５】また、上記実施形態では、デュアルダマシ
ン構造を形成する際のエッチングプロセスに例をとって
説明したが、本発明はこれに限らず、Ｓｉを含む膜から
なるエッチングストッパ膜（エッチングマスク層）と、
有機ポリマー膜からなる低誘電率絶縁膜とを含む他の構
造のエッチングプロセスにも適用可能である。
ン構造を形成する際のエッチングプロセスに例をとって
説明したが、本発明はこれに限らず、Ｓｉを含む膜から
なるエッチングストッパ膜（エッチングマスク層）と、
有機ポリマー膜からなる低誘電率絶縁膜とを含む他の構
造のエッチングプロセスにも適用可能である。
【００５６】
【発明の効果】以上のように、本発明によれば、低誘電
率絶縁膜などの絶縁膜とエッチングマスク層との選択比
を高めることができるので、エッチングストッパ膜など
のエッチングマスク層の厚みを薄くすることができる。
その結果、配線の実効誘電率を低くすることが可能な半
導体装置の製造方法を提供することができる。
率絶縁膜などの絶縁膜とエッチングマスク層との選択比
を高めることができるので、エッチングストッパ膜など
のエッチングマスク層の厚みを薄くすることができる。
その結果、配線の実効誘電率を低くすることが可能な半
導体装置の製造方法を提供することができる。
【図１】本発明の第１実施形態による半導体装置の製造
プロセスを説明するための断面図である。
プロセスを説明するための断面図である。
【図２】本発明の第１実施形態による半導体装置の製造
プロセスを説明するための断面図である。
プロセスを説明するための断面図である。
【図３】本発明の第１実施形態による半導体装置の製造
プロセスを説明するための断面図である。
プロセスを説明するための断面図である。
【図４】アンモニア（ＮＨ3）ガスを用いた場合の、Ｓ
ｉ3Ｎ4膜、ＳｉＯ2膜およびＳｉＯＣＨ膜に対するイオ
ンエネルギとエッチング選択比との関係を示した特性図
である。
ｉ3Ｎ4膜、ＳｉＯ2膜およびＳｉＯＣＨ膜に対するイオ
ンエネルギとエッチング選択比との関係を示した特性図
である。
【図５】窒素（Ｎ2）ガスを用いた場合の、Ｓｉ3Ｎ
4膜、ＳｉＯ2膜およびＳｉＯＣＨ膜に対するイオンエネ
ルギとエッチング選択比との関係を示した特性図であ
る。
4膜、ＳｉＯ2膜およびＳｉＯＣＨ膜に対するイオンエネ
ルギとエッチング選択比との関係を示した特性図であ
る。
【図６】アンモニア（ＮＨ3）ガスまたは窒素（Ｎ2）ガ
スを用いる場合の、有機ポリマー膜（ＧＸ−３膜）とＳ
ｉ3Ｎ4膜とのイオンエネルギに対するエッチングイール
ドの関係を示した特性図である。
スを用いる場合の、有機ポリマー膜（ＧＸ−３膜）とＳ
ｉ3Ｎ4膜とのイオンエネルギに対するエッチングイール
ドの関係を示した特性図である。
【図７】アルゴンガス、窒素ガスおよびアンモニアガス
をエッチングガスとして用いてＳｉ3Ｎ4膜をエッチング
した場合のイオンエネルギと規格化されたエッチングレ
ートとの関係を示した特性図である。
をエッチングガスとして用いてＳｉ3Ｎ4膜をエッチング
した場合のイオンエネルギと規格化されたエッチングレ
ートとの関係を示した特性図である。
【図８】アルゴンガス、窒素ガスおよびアンモニアガス
をエッチングガスとして用いてＳｉＯ2膜をエッチング
した場合のイオンエネルギと規格化されたエッチングレ
ートとの関係を示した特性図である。
をエッチングガスとして用いてＳｉＯ2膜をエッチング
した場合のイオンエネルギと規格化されたエッチングレ
ートとの関係を示した特性図である。
【図９】アルゴンガス、窒素ガスおよびアンモニアガス
をエッチングガスとして用いてＳｉＯＣＨ膜をエッチン
グした場合のイオンエネルギと規格化されたエッチング
レートとの関係を示した特性図である。
をエッチングガスとして用いてＳｉＯＣＨ膜をエッチン
グした場合のイオンエネルギと規格化されたエッチング
レートとの関係を示した特性図である。
【図１０】本発明の第１実施形態による半導体装置の製
造方法に用いるプラズマエッチング装置を示した概略図
である。
造方法に用いるプラズマエッチング装置を示した概略図
である。
【図１１】図１０に示した第１実施形態によるプラズマ
エッチング装置を用いた場合のイオンエネルギの分布状
態を示した特性図である。
エッチング装置を用いた場合のイオンエネルギの分布状
態を示した特性図である。
【図１２】本発明の第２実施形態による半導体装置の製
造方法に用いるプラズマエッチング装置の構成を示した
概略図である。
造方法に用いるプラズマエッチング装置の構成を示した
概略図である。
【図１３】本発明の第２実施形態によるチャンバに対す
る基板電位の様子を示した図である。
る基板電位の様子を示した図である。
【図１４】図１２に示した第２実施形態によるプラズマ
エッチング装置を用いた場合のイオンエネルギの分布状
態を示した特性図である。
エッチング装置を用いた場合のイオンエネルギの分布状
態を示した特性図である。
【図１５】本発明の第３実施形態による半導体装置の製
造方法に用いるプラズマエッチング装置の構成を示した
概略図である。
造方法に用いるプラズマエッチング装置の構成を示した
概略図である。
【図１６】本発明の第３実施形態によるチャンバに対す
る基板電位の様子を示した図である。
る基板電位の様子を示した図である。
【図１７】図１５に示した第３実施形態によるプラズマ
エッチング装置を用いた場合のイオンエネルギの分布状
態を示した特性図である。
エッチング装置を用いた場合のイオンエネルギの分布状
態を示した特性図である。
【図１８】本発明の第４実施形態による半導体装置の製
造方法に用いるプラズマエッチング装置の構成を示した
概略図である。
造方法に用いるプラズマエッチング装置の構成を示した
概略図である。
【図１９】本発明の第４実施形態によるチャンバに対す
る基板電位の様子を示した図である。
る基板電位の様子を示した図である。
【図２０】図１８に示した第４実施形態によるプラズマ
エッチング装置におけるイオンエネルギの分布状態を示
した特性図である。
エッチング装置におけるイオンエネルギの分布状態を示
した特性図である。
【図２１】従来のデュアルダマシン構造を含む半導体装
置の製造プロセスを説明するための断面図である。
置の製造プロセスを説明するための断面図である。
【図２２】従来のデュアルダマシン構造を含む半導体装
置の製造プロセスを説明するための断面図である。
置の製造プロセスを説明するための断面図である。
【図２３】従来のデュアルダマシン構造を含む半導体装
置の製造プロセスを説明するための断面図である。
置の製造プロセスを説明するための断面図である。
２ 第１低誘電率層間絶縁膜（第１絶縁膜）
３ エッチングストッパ膜（第１エッチングマスク層）
４ 第２低誘電率層間絶縁膜（第２絶縁膜）
５ ハードマスク（第２エッチングマスク層）
６ ビアホール
７ 配線溝
８ 埋め込み配線
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 中村 守孝
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
Ｆターム(参考） 5F004 AA04 AA05 DA00 DA25 DB23
EA03 EA06 EA07 EA40 EB03
5F033 MM02 QQ09 QQ10 QQ12 QQ15
QQ25 QQ37 RR04 RR06 RR21
TT04 XX24
Claims (6)
- 【請求項１】 ＣとＨとを含有するポリマー膜を含む第
１絶縁膜を形成する工程と、 前記第１絶縁膜上の所定領域に、Ｓｉを含む第１エッチ
ングマスク層を形成する工程と、 前記第１エッチングマスク層をマスクとして、窒素を含
むエッチングガスと、エネルギ幅の狭い単色化したイオ
ンエネルギとを用いて、前記第１絶縁膜をプラズマエッ
チングする工程とを備えた、半導体装置の製造方法。 - 【請求項２】 前記プラズマエッチングする工程は、 アンモニアガス、および、窒素ガスと水素ガスとの混合
ガス，のうちのいずれか一方を含むエッチングガスと、
単色化した２００ｅＶ以上６００ｅＶ以下のイオンエネ
ルギとを用いて、前記第１絶縁膜をプラズマエッチング
する工程を含む、請求項１に記載の半導体装置の製造方
法。 - 【請求項３】 前記プラズマエッチングする工程は、 窒素ガスを含むエッチングガスと、単色化した２００ｅ
Ｖ以上４００ｅＶ以下のイオンエネルギとを用いて、前
記第１絶縁膜をプラズマエッチングする工程を含む、請
求項１に記載の半導体装置の製造方法。 - 【請求項４】 前記第１エッチングマスク層は、Ｓｉを
含む膜である、請求項１〜３のいずれか１項に記載の半
導体装置の製造方法。 - 【請求項５】 前記プラズマエッチングする工程に先だ
って、 前記第１エッチングマスク層上に、ＣとＨとを含有する
ポリマー膜を含む第２絶縁膜を形成する工程と、 前記第２絶縁膜上の所定領域に、第２エッチングマスク
層を形成する工程とをさらに備え、 前記プラズマエッチングする工程は、 前記第２エッチングマスク層および前記第１エッチング
マスク層をマスクとして、窒素を含むエッチングガス
と、エネルギ幅の狭い単色化したイオンエネルギとを用
いて、前記第２絶縁膜および前記第１絶縁膜をプラズマ
エッチングすることによって、ビアホールと配線溝とを
同時に形成する工程を含む、請求項１〜４のいずれか１
項に記載の半導体装置の製造方法。 - 【請求項６】 前記第１絶縁膜は、誘電率が３．９未満
の低誘電率絶縁膜である、請求項１〜５のいずれか１項
に記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002077862A JP2003282535A (ja) | 2002-03-20 | 2002-03-20 | 半導体装置の製造方法 |
| TW092103752A TW586160B (en) | 2002-03-20 | 2003-02-24 | Method of fabricating semiconductor device having low dielectric constant insulator film |
| KR1020030017041A KR100583718B1 (ko) | 2002-03-20 | 2003-03-19 | 저유전율 절연막을 포함하는 반도체 장치의 제조 방법 |
| CNB031076475A CN1285113C (zh) | 2002-03-20 | 2003-03-19 | 含低介电常数绝缘膜的半导体装置的制造方法 |
| US10/391,022 US6790766B2 (en) | 2002-03-20 | 2003-03-19 | Method of fabricating semiconductor device having low dielectric constant insulator film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002077862A JP2003282535A (ja) | 2002-03-20 | 2002-03-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003282535A true JP2003282535A (ja) | 2003-10-03 |
Family
ID=28035543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002077862A Pending JP2003282535A (ja) | 2002-03-20 | 2002-03-20 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6790766B2 (ja) |
| JP (1) | JP2003282535A (ja) |
| KR (1) | KR100583718B1 (ja) |
| CN (1) | CN1285113C (ja) |
| TW (1) | TW586160B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013149915A (ja) * | 2012-01-23 | 2013-08-01 | Tokyo Electron Ltd | エッチング方法及びエッチング装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4454242B2 (ja) * | 2003-03-25 | 2010-04-21 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
| JP2008053507A (ja) * | 2006-08-25 | 2008-03-06 | Matsushita Electric Ind Co Ltd | ドライエッチング方法 |
| JP5864879B2 (ja) | 2011-03-31 | 2016-02-17 | 東京エレクトロン株式会社 | 基板処理装置及びその制御方法 |
| JP6037914B2 (ja) * | 2013-03-29 | 2016-12-07 | 富士フイルム株式会社 | 保護膜のエッチング方法およびテンプレートの製造方法 |
| CN104681406B (zh) * | 2013-11-29 | 2020-03-31 | 中微半导体设备(上海)股份有限公司 | 等离子体刻蚀方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4983253A (en) * | 1988-05-27 | 1991-01-08 | University Of Houston-University Park | Magnetically enhanced RIE process and apparatus |
| US5254213A (en) * | 1989-10-25 | 1993-10-19 | Matsushita Electric Industrial Co., Ltd. | Method of forming contact windows |
| US5728261A (en) * | 1995-05-26 | 1998-03-17 | University Of Houston | Magnetically enhanced radio frequency reactive ion etching method and apparatus |
| JP3085151B2 (ja) | 1995-07-13 | 2000-09-04 | 株式会社日立製作所 | プラズマ処理方法および装置 |
| DE19641288A1 (de) * | 1996-10-07 | 1998-04-09 | Bosch Gmbh Robert | Verfahren zum anisotropen Plasmaätzen verschiedener Substrate |
| US6143476A (en) * | 1997-12-12 | 2000-11-07 | Applied Materials Inc | Method for high temperature etching of patterned layers using an organic mask stack |
| US6194128B1 (en) * | 1998-09-17 | 2001-02-27 | Taiwan Semiconductor Manufacturing Company | Method of dual damascene etching |
| JP2000286254A (ja) * | 1999-03-31 | 2000-10-13 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| US6143667A (en) * | 1999-06-28 | 2000-11-07 | Micron Technology, Inc. | Method and apparatus for using photoemission to determine the endpoint of an etch process |
-
2002
- 2002-03-20 JP JP2002077862A patent/JP2003282535A/ja active Pending
-
2003
- 2003-02-24 TW TW092103752A patent/TW586160B/zh not_active IP Right Cessation
- 2003-03-19 KR KR1020030017041A patent/KR100583718B1/ko not_active IP Right Cessation
- 2003-03-19 US US10/391,022 patent/US6790766B2/en not_active Expired - Lifetime
- 2003-03-19 CN CNB031076475A patent/CN1285113C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013149915A (ja) * | 2012-01-23 | 2013-08-01 | Tokyo Electron Ltd | エッチング方法及びエッチング装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW586160B (en) | 2004-05-01 |
| KR20030076364A (ko) | 2003-09-26 |
| US6790766B2 (en) | 2004-09-14 |
| KR100583718B1 (ko) | 2006-05-26 |
| CN1285113C (zh) | 2006-11-15 |
| CN1445836A (zh) | 2003-10-01 |
| US20030181067A1 (en) | 2003-09-25 |
| TW200304675A (en) | 2003-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6284149B1 (en) | High-density plasma etching of carbon-based low-k materials in a integrated circuit | |
| JP5123924B2 (ja) | 半導体集積回路装置の製造方法 | |
| US6919274B2 (en) | LSI device etching method and apparatus thereof | |
| US11018021B2 (en) | Curing photo resist for improving etching selectivity | |
| JPS6365625A (ja) | エッチング方法 | |
| JPH10256232A (ja) | 半導体装置の製造方法 | |
| US5376228A (en) | Dry etching method | |
| JP4351806B2 (ja) | フォトレジストマスクを使用してエッチングするための改良技術 | |
| JPWO2002050885A1 (ja) | 絶縁膜のエッチング方法 | |
| JP2007123399A (ja) | ドライエッチング方法 | |
| JP2003282535A (ja) | 半導体装置の製造方法 | |
| JP4173454B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3094470B2 (ja) | ドライエッチング方法 | |
| US9368368B2 (en) | Method for increasing oxide etch selectivity | |
| US20030109138A1 (en) | Method of etching tantalum | |
| US10937659B2 (en) | Method of anisotropically etching adjacent lines with multi-color selectivity | |
| JPH10144633A (ja) | 半導体装置の製造方法 | |
| JP3160389B2 (ja) | ドライエッチング方法 | |
| US20240096640A1 (en) | High Aspect Ratio Contact (HARC) Etch | |
| US8753930B2 (en) | Method of manufacturing semiconductor device including ashing of photoresist with deuterium or tritium gas | |
| US7255803B2 (en) | Method of forming contact openings | |
| JP3104388B2 (ja) | ドライエッチング方法 | |
| JPH0892768A (ja) | プラズマエッチング方法 | |
| KR20020003017A (ko) | 반도체 소자의 폴리실리콘 플러그 형성방법 | |
| US7560387B2 (en) | Opening hard mask and SOI substrate in single process chamber |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040702 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060907 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061101 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070213 |