JP2007123399A - ドライエッチング方法 - Google Patents

ドライエッチング方法 Download PDF

Info

Publication number
JP2007123399A
JP2007123399A JP2005311133A JP2005311133A JP2007123399A JP 2007123399 A JP2007123399 A JP 2007123399A JP 2005311133 A JP2005311133 A JP 2005311133A JP 2005311133 A JP2005311133 A JP 2005311133A JP 2007123399 A JP2007123399 A JP 2007123399A
Authority
JP
Japan
Prior art keywords
etching
gas
film
layer
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005311133A
Other languages
English (en)
Inventor
Kouichi Nakaune
功一 中宇禰
Yasuhiro Nishimori
康博 西森
Toshiaki Nishida
敏明 西田
Takeshi Yoshida
剛 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi High Tech Corp filed Critical Hitachi High Technologies Corp
Priority to JP2005311133A priority Critical patent/JP2007123399A/ja
Priority to TW095103149A priority patent/TW200717631A/zh
Priority to US11/345,537 priority patent/US20070090090A1/en
Priority to KR1020060009956A priority patent/KR100759061B1/ko
Publication of JP2007123399A publication Critical patent/JP2007123399A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】半導体などのエッチング処理において、微細なパターンを形成するために使用される多層レジスト膜の下層レジストとパターンの寸法を制御するマスクである無機系の中間層薄膜とのエッチング速度の比、すなわち肩選択比を高くした表面処理方法および装置を提供する。
【解決手段】下層レジスト膜１４上に無機系中間膜１３および上層レジスト膜１２を積層した半導体のプラズマを用いる表面処理方法で、エッチングガスとして窒素と水素から構成されるガスに酸素を主成分とするＣＯ２を添加し、無機系中間層膜１３の削れ１５（図３（ｃ））を削れ１６（図３（ｄ））に低減させる。
【選択図】図３

Description

本発明は、半導体素子の表面処理装置および表面処理方法にかかわり、特にプラズマを用いて半導体表面のエッチングを行うドライエッチング方法およびドライエッチング装置に関する。
半導体素子のエッチングや成膜に現在広く用いられている装置は、プラズマを利用する装置である。本発明は、このようなプラズマを利用した装置に広く応用できるものであるが、ここではそのうちの一つであるＥＣＲ（電子サイクロトロン共鳴）方式と呼ばれている装置を例に取り従来技術を説明する。この方式では、外部より磁場を印加した真空容器中でマイクロ波によりプラズマを発生させる。試料に入射するイオンを加速するために試料にはバイアス電圧が印加される。エッチングのほかに膜の堆積などにもこの装置は使われている。
近年の半導体素子では微細化に伴い、リソグラフィやドライエッチング等の加工技術に対する要求は厳しさを増している。リソグラフィの分野においては、高解像度を求めて露光波長が短波長化され、レジスト膜厚の薄膜化、対プラズマ耐性の劣化などの問題から、多層レジストプロセスの採用が必須となりつつある。多層レジストプロセスは、下地膜をエッチングするに充分な膜厚の下層レジストと、その下層レジストをエッチングする際のマスクパターンを形成するための薄い無機材料からなる中間層と、高解像度を達成するに充分な薄い上層レジストとを組み合わせて使用する３層レジストが報告されている。
前記下層レジストをエッチングする方法として、ＮＨ３を主体とするエッチングガスを用いる技術が提案されている（例えば、特許文献１参照）。
特開平１−２８０３１６号公報
この従来条件では、ＮＨ３にＮ２もしくはＨ２を添加することにより形状制御をするのみで、無機系中間層との選択比が向上しないという課題がある。
本発明の目的は、下層レジスト層と薄い無機系中間層との選択比を従来技術よりも高く向上させ、無機系中間層の肩落ちなく、下層レジスト層のエッチングを寸法制御性よく加工するエッチング技術を提供することである。
本発明は、従来技術の水素と窒素を構成元素として含んだ化合物を用いて下層レジスト層をエッチングする技術に、添加ガスとして酸素を主成分として含んだ化合物を用いて、中間層の無機系薄膜との選択比、特に肩選択比を高くしてエッチングするものである。
以上のように本発明により、多層レジスト膜プロセスにおいて、下層レジスト層をマスクである無機系薄膜に対して高い選択比で、マスク材の寸法を維持したエッチングができる。
本発明の実施例について説明する。本発明は、下地材料層上に形成された有機高分子材料層を無機系中間層膜からなるマスクを用いてエッチングする方法として、少なくとも窒素と水素を構成元素とする化合物を含むエッチングガスを主成分とし、添加ガスとして酸素を構成元素とする化合物を用いてエッチングする。
また、本発明は、上記ドライエッチング方法において、窒素と水素を構成元素とする化合物は、Ｎ２、Ｈ２の混合ガスもしくはＮＨ３の何れか一方を含むとともに、酸素を含むエッチングガスはＣＯ２、ＮＯ２、ＳＯ２のうち少なくとも何れかを含み、エッチングガスとしてＮＨ３を用いる際、ＣＯ２等の酸素を含む添加ガスに追加の添加ガスとして窒素Ｎ２を添加する。
本発明は、下地材料層上に形成された有機高分子材料層を無機系中間層膜からなるマスクを用いてエッチング処理するドライエッチング装置において、少なくとも窒素と水素を構成元素とする化合物を含むエッチングガスを主成分とし、添加ガスとして酸素を構成元素とする化合物を用いてエッチングする手段を具備する。
図１を用いて、本発明で使用するエッチング装置の構成の概要を説明する。本―実施例はプラズマ生成手段にＵＨＦ（Ｕｌｔｒａ Ｈｉｇｈ Ｆｒｅｑｕｅｎｃｙ）と磁界を利用したＵＨＦプラズマエッチング装置の例である。
エッチング処理に利用されるプロセスガスはシャワープレート１から導入され、所定の圧力に調圧される。次に、ＵＨＦ帯高周波電源（図省略）により発振された周波数４５０ＭＨｚの高周波が同軸ケーブル２、同軸導波管３を介してエッチング室に導入される。高周波によって生じる電界でプラズマ４が生成され、ソレノイドコイル５による磁場との相互作用によって、電子サイクロトロン共鳴（ＥＣＲ：Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）を生じ、これによりプラズマの生成密度の空間分布が制御される。
処理ウェハ６は、静電吸着電源７で試料台８に直流電圧を印加することで、静電吸着力により電極に固定される。また、電極には高周波電源９が接続してあり、高周波電力を印加して、プラズマ中のイオンにウェハに対して垂直方向の加速電位を与える。エッチング後のガスは装置下部に設けられた排気口から、ターボポンプ・ドライポンプ（図省略）により排気される。
エッチングガスとしてＮＨ３を使用し、添加ガスとしてＣＯ２を導入した。圧力は０．４Ｐａである。ＵＨＦマイクロ波電源の出力を５００Ｗとし、ウエハへのバイアス電源９の出力を６０Ｗとした。
次に、添加ガスであるＣＯ２の添加効果について図２を用いて簡単に説明する。図２は、添加ガスの一例であるＣＯ２の添加量とマスク材である無機系中間層薄膜のエッチング速度１０、及び被エッチング材である下層レジストのエッチング速度１１の関係を示す図である。添加ガスＣＯ２の増加とともに中間層の無機系薄膜のエッチング速度は若干低下する程度であまり変化しないが、被エッチング材である下層レジストは、ＣＯ２の増加にほぼ比例してエッチングレートが増加する。
酸素を含む添加ガスとしては、ＣＯ２のほかに、ＮＯ２、ＳＯ２などを用いることができ、ＣＯ２と同様な効果を得ることができる。
図３を用いて、本発明にかかるドライエッチング方法が適用される半導体ウェハの構造を説明する。本発明のドライエッチング方法が適用される半導体ウェハは、図示を省略した下地材料層の上に有機高分子材料からなる下層レジスト膜１４が形成され、その上に無機系中間層膜１３と（上層）レジスト膜１２が形成される。下層レジスト膜１４には、有機高分子材料として、ノボラック系フォトレジスト、アモルファスカーボンなどが用いられ、無機系中間層１３としては、シリコン酸化膜、シリコン窒化膜などが、（上層）レジスト膜１２には、アクリル系樹脂、ポリノルボルネン系樹脂などが用いられる。
本実施例でのＣＯ２添加量は、ＮＨ３ １００ｓｃｃｍに対して０、５０、１００ｓｃｃｍと変化させた。この条件でＣＯ２の添加量０（図３ｃ）、５０（図３ｄ）、１００ｓｃｃｍと増加するに従い、図３のように、下層レジスト層（有機高分子材料層）１４のエッチング速度が増加し、対無機系中間層マスク１３との選択比が増加することで、ＣＯ２添加量ゼロ時に発生していたマスクの肩削れ１５を抑制し１６、異方性形状を得ることができる。
ＣＯ２添加量１００ｓｃｃｍ時に酸素の供給量が多いことにより下層レジスト層（有機高分子材料層）の形状がサイドエッチ気味になったが、この状態で、添加ガスとして窒素Ｎ２を添加することにより、エッチングレートを維持した状態で窒素の添加効果による側壁保護膜形成により垂直形状を得ることも可能である。
上記の実施例では、エッチングガスとしてＮＨ３を用いたが、Ｎ２およびＨ２の混合ガスを用いることができる。さらに、酸素を含むエッチングガスとして、ＣＯ２を用いたが、酸素を含むガスとしてＮＯ２、ＳＯ２のうちの何れかとすることができる。
さらに、エッチングガスとしてＮＨ３を用いる際、ＣＯ２等の酸素を含む添加ガスにさらに追加する添加ガスとして窒素Ｎ２を添加することができる。
なお、本実施例では、ＵＨＦ型ＥＣＲプラズマエッチング装置を用いた場合を前提に説明したが、他のプラズマ源でも何等問題はなく、ＵＨＦ型ＥＣＲプラズマエッチング装置に限定されるものではない。したがって、マイクロ波以外の誘導型プラズマ装置でも本発明を適用することができる。
以上のことにより、本発明では従来技術のＮＨ３等の水素と窒素を用いたエッチングガスに添加ガスとして酸素を主成分として構成される化合物ＣＯ２を用いることで、中間層の無機系薄膜との選択比が高い異方性形状を得ることができる。
本発明を適応する装置の全体構成を説明する概念図。 添加ガスの添加量の違いによる下層レジストのエッチング速度、及び無機系薄膜マスク材のエッチング速度の関係を説明する図。 添加ガスの添加量の違いによるエッチング形状の違いを説明する断面図。
符号の説明
１…シャワープレート、２…同軸ケーブル、３…同軸導波管、４…プラズマ、５…ソレノイドコイル、６…ウエハ、７…静電吸着電源、８…試料台、９…高周波電源、１０、１１…特性曲線、１２…レジストマスク、１３…無機系中間層膜、１４…下層レジスト、１５、１６…肩削れ

Claims (4)

  1. 下地材料層上に形成された有機高分子材料層を無機系中間層膜からなるマスクを用いてエッチングする方法として、少なくとも窒素と水素を構成元素とする化合物を含むエッチングガスを主成分とし、添加ガスとして酸素を構成元素とする化合物を用いてエッチングすることを特徴とするドライエッチング方法。
  2. 請求項１記載のドライエッチング方法において、窒素と水素を構成元素とする化合物は、Ｎ２、Ｈ２の混合ガスもしくはＮＨ３の何れか一方を含むとともに、酸素を含むエッチングガスはＣＯ２、ＮＯ２、ＳＯ２のうち少なくとも何れかを含むことを特徴とするドライエッチング方法。
  3. 請求項２記載のドライエッチング方法において、エッチングガスとしてＮＨ３を用いる際、追加の添加ガスとして窒素を添加することを特徴とするドライエッチング方法。
  4. 下地材料層上に形成された有機高分子材料層を無機系中間層膜からなるマスクを用いてエッチング処理するドライエッチング装置において、少なくとも窒素と水素を構成元素とする化合物を含むエッチングガスを主成分とし、添加ガスとして酸素を構成元素とする化合物を用いてエッチングする手段を具備することを特徴とするドライエッチング装置。
JP2005311133A 2005-10-26 2005-10-26 ドライエッチング方法 Pending JP2007123399A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005311133A JP2007123399A (ja) 2005-10-26 2005-10-26 ドライエッチング方法
TW095103149A TW200717631A (en) 2005-10-26 2006-01-26 Dry etching method
US11/345,537 US20070090090A1 (en) 2005-10-26 2006-02-02 Dry etching method
KR1020060009956A KR100759061B1 (ko) 2005-10-26 2006-02-02 드라이에칭방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005311133A JP2007123399A (ja) 2005-10-26 2005-10-26 ドライエッチング方法

Publications (1)

Publication Number Publication Date
JP2007123399A true JP2007123399A (ja) 2007-05-17

Family

ID=37984375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005311133A Pending JP2007123399A (ja) 2005-10-26 2005-10-26 ドライエッチング方法

Country Status (4)

Country Link
US (1) US20070090090A1 (ja)
JP (1) JP2007123399A (ja)
KR (1) KR100759061B1 (ja)
TW (1) TW200717631A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009044090A (ja) * 2007-08-10 2009-02-26 Tokyo Electron Ltd 半導体装置の製造方法及び記憶媒体
JP2012182474A (ja) * 2012-04-26 2012-09-20 Tokyo Electron Ltd 半導体装置の製造方法及び記憶媒体

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080220612A1 (en) * 2007-03-06 2008-09-11 Ute Drechsler Protection of polymer surfaces during micro-fabrication
WO2009039551A1 (en) * 2007-09-26 2009-04-02 Silverbrook Research Pty Ltd Method of removing photoresist
US20090078675A1 (en) * 2007-09-26 2009-03-26 Silverbrook Research Pty Ltd Method of removing photoresist
US20100022471A1 (en) * 2008-07-23 2010-01-28 Sage Products Inc. Oral Moisturizer for Alleviating Dry Mouth
US9385000B2 (en) * 2014-01-24 2016-07-05 United Microelectronics Corp. Method of performing etching process

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60170238A (ja) * 1984-02-15 1985-09-03 Toyota Central Res & Dev Lab Inc ドライエツチング方法
JP2002198295A (ja) * 2000-12-27 2002-07-12 Toshiba Corp パターン形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635185B2 (en) * 1997-12-31 2003-10-21 Alliedsignal Inc. Method of etching and cleaning using fluorinated carbonyl compounds
US6114250A (en) * 1998-08-17 2000-09-05 Lam Research Corporation Techniques for etching a low capacitance dielectric layer on a substrate
JP4278915B2 (ja) * 2002-04-02 2009-06-17 東京エレクトロン株式会社 エッチング方法
JP4775834B2 (ja) * 2002-08-05 2011-09-21 東京エレクトロン株式会社 エッチング方法
US7352064B2 (en) * 2004-11-04 2008-04-01 International Business Machines Corporation Multiple layer resist scheme implementing etch recipe particular to each layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60170238A (ja) * 1984-02-15 1985-09-03 Toyota Central Res & Dev Lab Inc ドライエツチング方法
JP2002198295A (ja) * 2000-12-27 2002-07-12 Toshiba Corp パターン形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009044090A (ja) * 2007-08-10 2009-02-26 Tokyo Electron Ltd 半導体装置の製造方法及び記憶媒体
JP2012182474A (ja) * 2012-04-26 2012-09-20 Tokyo Electron Ltd 半導体装置の製造方法及び記憶媒体

Also Published As

Publication number Publication date
KR20070045082A (ko) 2007-05-02
KR100759061B1 (ko) 2007-09-14
TW200717631A (en) 2007-05-01
US20070090090A1 (en) 2007-04-26

Similar Documents

Publication Publication Date Title
TWI801673B (zh) 用來蝕刻含碳特徵之方法
KR102262750B1 (ko) 플라스마 처리 방법 및 플라스마 처리 장치
KR102445013B1 (ko) 하드 마스크들을 사용하지 않고서 자기 정렬 패터닝 방식들에서 패턴 밀도를 증가시키는 방법
US8497213B2 (en) Plasma processing method
KR20120132693A (ko) 마스크 패턴의 형성 방법 및 반도체 장치의 제조 방법
WO2014185351A1 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP2007123399A (ja) ドライエッチング方法
JP2008198659A (ja) プラズマエッチング方法
US20180315615A1 (en) Method of cyclic plasma etching of organic film using sulfur-based chemistry
WO2013047464A1 (ja) エッチング方法及び装置
JP2014107520A (ja) プラズマエッチング方法
JP2009059805A (ja) 半導体素子加工方法
JP5209859B2 (ja) プラズマエッチング方法
JP4643916B2 (ja) 層間絶縁膜のドライエッチング方法及びその装置
JP2014216331A (ja) プラズマエッチング方法
JP3272442B2 (ja) 半導体装置の製造方法
Kojima et al. Dual-frequency superimposed RF capacitive-coupled plasma etch process
JP7202489B2 (ja) プラズマ処理方法
JP4500023B2 (ja) 層間絶縁膜のドライエッチング方法
KR102660694B1 (ko) 플라스마 처리 방법
TWI812575B (zh) 電漿處理方法
JP2009260092A (ja) 多層レジスト膜のドライエッチング方法
WO2023067786A1 (ja) プラズマ処理方法
JP4316322B2 (ja) 層間絶縁膜のドライエッチング方法
JP4378234B2 (ja) エッチング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100928