JP2009260092A - 多層レジスト膜のドライエッチング方法 - Google Patents

多層レジスト膜のドライエッチング方法 Download PDF

Info

Publication number
JP2009260092A
JP2009260092A JP2008108428A JP2008108428A JP2009260092A JP 2009260092 A JP2009260092 A JP 2009260092A JP 2008108428 A JP2008108428 A JP 2008108428A JP 2008108428 A JP2008108428 A JP 2008108428A JP 2009260092 A JP2009260092 A JP 2009260092A
Authority
JP
Japan
Prior art keywords
etching
resist layer
layer
dry etching
resist film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008108428A
Other languages
English (en)
Inventor
Kazunobu Okuma
一暢 大隈
Akito Kawachi
昭人 河内
Toshiaki Nishida
敏明 西田
Takahiro Shimomura
隆浩 下村
Yuzuru Yamamoto
譲 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi High Tech Corp filed Critical Hitachi High Technologies Corp
Priority to JP2008108428A priority Critical patent/JP2009260092A/ja
Publication of JP2009260092A publication Critical patent/JP2009260092A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】ラインアンドスペースパターン疎密部の下層レジスト層のサイドエッチを防止し、疎密差なく異方性形状に加工する多層レジスト膜のドライエッチング方法を提供する。
【解決手段】無機系中間層202のエッチング後、窒素を主成分として含んだ化合物(例えばN2)と酸素を主成分として含んだ化合物(例えばO2)に加え、サイドエッチを防止するために臭化水素(HBr)を添加した混合プロセスガスを用いて下層レジスト層203をエッチングする。無機系中間層202に対して高い選択比を維持しつつ、CxBry,CxNyなどの反応生成物を下層レジスト層203の側壁に堆積させ側壁保護効果を高めることにより、パターン疎密部において疎密差を制御しながら下層レジスト層203をサイドエッチなく異方性形状に加工できる。
【選択図】図2

Description

本発明は、プラズマを用いて半導体を製造するドライエッチング方法に関わるものであり、特に微細加工を目的とした多層レジスト膜のドライエッチングにおいて、下層レジスト層のサイドエッチを防止し異方性加工する多層レジスト膜のドライエッチング方法に関する。
近年、半導体集積回路は微細化が進み、多層レジスト膜が主流となりつつある。多層レジスト膜はその構造上、現在主流の単層レジスト膜に比べてドライエッチングによる加工プロセスが複雑になり、高い加工技術が必要とされる。
多層レジスト膜のドライエッチングにおいて、無機系中間層と高い選択比(無機系中間層のエッチング速度と下地の下層レジスト層のエッチング速度との比)を維持しながら下層レジスト層をエッチングする方法として、水素と窒素を構成元素として含んだ化合物(例えばNH3(アンモニア))と酸素と炭素を構成元素として含んだ化合物(例えばCO2(二酸化炭素))を主体とした混合プロセスガスを用いる技術が提案されている(例えば、特許文献1参照)。
また、下層レジスト層をエッチングする際は、上層レジスト層のエッチングも進行する。そのため、下層レジスト層のエッチング中に上層レジスト層がエッチオフされ、カーボン系の反応生成物の供給量が減少し、下層レジスト層の側壁保護効果が減少することと無機系中間層との選択比が高いことの2点に起因して、下層レジスト層のエッチング後には下層レジスト層にアンダーカットが入り、サイドエッチが発生する傾向がある。
これに関しては、下層レジスト層のエッチング中にエッチング工程を2段階にわけ、アンダーカットによる寸法変換差を防止する技術が提案されている(例えば、特許文献2参照)。
特開2007−123399号公報 特開平7−169739号公報
上記従来技術は、微細化進行に伴う現象として、半導体基板上の隣接するパターン同士が近接に配置された密の部分(パターン密部)と、隣接するパターン同士が離れて配置された疎の部分(パターン疎部)との間のエッチング雰囲気状態の差(マイクロローディング効果)が大きくなることが挙げられる。そのためエッチング処理後におけるパターン形状に影響が与えられ、パターン密部と疎部の間のパターン形状差(疎密差)が大きくなる現象が発生する。
上記従来技術を用いた場合、ウエハ面内での各デバイスパターン疎密部において下層レジスト層にサイドエッチが発生し、かつ疎密差が発生していた。また、プロセスガスとしてNH3を用いる場合、装置外へ排気する際に特別な処理が必要となるため、より一般的なプロセスガスの使用が望まれていた。
本発明は、より一般的なプロセスガスを組み合わせた混合プロセスガスを用いて下層レジスト層をエッチングし、パターン疎密部においてサイドエッチを防止し、疎密差なく異方性形状を形成する多層レジスト膜のドライエッチング方法を提供することを目的とする。
上記課題を解決するために、本発明は、窒素を構成元素として含んだ化合物(例えばN2)と酸素を構成元素として含んだ化合物(例えばCO2,O2)に加え、サイドエッチを防止するために臭化水素(HBr)を添加した混合プロセスガスにて下層レジスト層をドライエッチングする技術である。
また、本発明では、側壁保護性を考慮にいれ、全ガス流量に対するHBrのガスの割合を45%〜90%とした。
また、本発明では、パターン疎密差を低減すること及び異方性形状を形成することを考慮にいれ、処理圧力を0.1Pa〜0.4Paとし、ウエハへ印加する高周波電源の出力量を100W〜200Wとした。
以下、本発明による一実施例を図1乃至図5により説明する。
図1は、プラズマ処理装置のプラズマ生成部に関する詳細を示している。事例として、プラズマを生成する手段としてはUHF(Ultra High Frequency)波と磁界を利用することとする。プラズマ源であるUHF電源から入射されたUHF波はアンテナ101,UHF透過板102を順次通過して処理室内に到達した後、処理室を取り囲むように配置されたソレノイドコイル103が発生する磁界との相互作用により、プロセスガスを伴ってECR(Electron cyclotron Resonance;電子サイクロトロン共鳴)が引き起こされ、高密度なプラズマ104が処理室内に発生する。
高密度プラズマ104が処理室内に発生した後、ウエハ105は静電吸着電源106から印加される直流電圧により試料台107に静電吸着される。また、この試料台107は高周波電源108とも接続しており、高周波バイアス電圧が処理台に印加され、高密度プラズマ104中に局在するイオンにウエハ105方向側(下向き)へ加速電位を与えることによりプロセス処理が開始される。
また、図1には示さないが試料台107内部には、フッ素系不活性液体が循環しており、装置外部に設置された温度調節機構を有する温度制御装置に接続されているため、この冷媒を介して試料台107表面の温度制御が可能である。
また、プロセス処理中は真空ポンプ,ターボ分子ポンプ及び該ターボ分子ポンプと処理室との間にバリアブル・バルブから構成される排気構造により処理室内の圧力は調圧可能である。本発明に用いた半導体製造装置では、プラズマを用いたドライエッチングに際し、プラズマを構成するプロセスガス流量を制御できることに加え、ウエハ105設置用の試料台107面内において、ある範囲において試料台107の表面温度を所望の温度に調整できる。試料台107上に設置されたウエハ105の温度を調整することにより、エッチングにより発生した反応生成物の揮発性を調整できる。その効果によりウエハ105面内におけるエッチング後のパターン形状や寸法を制御することが可能である。
図2(a)〜図2(d)はシリコン基板上に積層された多層レジスト膜をドライエッチングした事例を示したものである。
図2(a)の多層レジスト膜は上から順に、リソグラフィ技術により露光されパターニングされた薄膜の上層レジスト層201,薄膜の無機系中間層202,下地基板をエッチングするために充分な膜厚の下層レジスト層203,シリコン基板204から構成される。
始めに、上層レジスト層201をマスクとして、CF4及びCHF3から構成される混合プロセスガスを用いて無機系中間層202をエッチングし加工形状を得た(図2(b))。
次いで、上層レジスト層201と無機系中間層202をマスクとして、下層レジスト層203をエッチングする。例えば、NH3を50sccmとしCO2を100sccmとした混合プロセスガスのようなHBrを添加しない従来技術を用いた場合には、側壁へ堆積したCとNから構成されるCxyなどの反応生成物だけでは側壁を保護する効果が小さく、下層レジスト層203のサイドエッチを抑制することはできなかった(図2(c))。
その際の処理圧力は0.4Paで、UHF帯電源の出力は500Wとし、ウエハ105へ印加する高周波電源108の出力は135Wとした。
上記従来技術に対し、N2とO2及びHBrから構成される混合プロセスガスを用いて下層レジスト層203をエッチングした場合、下層レジスト層203のエッチングが終了した時点で、サイドエッチなしの異方性の垂直形状が得られ、下層レジスト層203エッチング直後のパターン寸法を正確に測定することができた(図2(d))。この際、N2を50sccm、O2を50sccm、HBrを100sccm(全ガス流量に対してHBrのガス割合は50%)とし、処理圧力を0.4Pa、UHF帯電源の出力を600Wとし、ウエハ105へ印加する高周波電源108の出力を100Wとした。
次に、混合プロセスガス全流量に対するHBrガスの割合と、そのエッチング終了後に下層レジスト層203に発生するサイドエッチの量((図2(c))における無機系中間層202の寸法Bと下層レジスト層203の寸法Aとの差(B−A))の関係について図3に示す。図3において、HBrガスの割合を増加していくとパターン密部,疎部ともにサイドエッチ量は減少していき、HBrガスの割合が45%〜90%においてサイドエッチはなくなることがわかった。
このパターン密部と疎部において、HBrガス割合に対するサイドエッチ量((図2(c))B−A)の傾きが異なる理由は次のように推測される。
下層レジスト層203エッチング時にN2を構成するN元素とHBrを構成するBr元素により、CxyとCxBryのようなカーボン多量体が反応生成物として発生し、この2種類の反応生成物が下層レジスト層203の側壁へ堆積することで、側壁を保護する膜として作用し下層レジスト層203へのサイドエッチを抑制するようになる。
つまり、アスペクト比の関係上パターン密部に比べ疎部において、側壁保護効果が強くなるためHBrガスの割合に対するサイドエッチ量((図2(c))B−A)の傾きが異なる。なお、本発明では効果の範囲を45%〜90%としているが、図3の傾向から実施範囲外である90%以上の範囲においても、同様の効果が期待できる。
以上のように、下層レジスト層203のエッチングにおいて、混合プロセスガス全流量に対するHBrガスの割合を変えることで、サイドエッチ量((図2(c))B−A)を制御することができた。
次に、混合プロセスガス全流量に対するHBrガスの割合が50%の場合において、下層レジスト層203のサイドエッチ量((図2(c))B−A)と処理圧力との関係を図4に示す。
図4において、処理圧力が0.1Pa〜0.4Paの間であればサイドエッチを抑制でき、かつパターン疎密差を低減できた。図4の傾向から処理圧力が0.1Pa以下においても同様の効果が期待できる。
また、同様に混合プロセスガス全流量に対するHBrガスの割合が50%の場合において、下層レジスト層203のサイドエッチ量((図2(c))B−A)とウエハ105へ印加する高周波電源108の出力量との関係を図5に示す。
図5において、ウエハ105へ印加する高周波電源108の出力量が100W〜200Wの間であればサイドエッチを抑制でき、かつパターン疎密差を低減できた。
図5の傾向からウエハ105へ印加する高周波電源108の出力量が200W以上においても同様の効果が期待できる。
図4および図5より、下層レジスト層203のサイドエッチを防止し、かつパターン形状の疎密差を低減するためには、下層レジスト層203のドライエッチングにおいて、処理圧力は0.1Pa〜0.4Paが望ましく、ウエハ105へ印加する高周波電源108の出力量は100W〜200Wが望ましい。
本実施例によれば、無機系中間層に対して高い選択比を維持しつつ、CxBry,Cxyなどの反応生成物を下層レジスト層の側壁に堆積させ側壁保護効果を高めることができる。この効果により上層レジスト層有無に関わるカーボン系反応生成物の量にプロセス性能が影響を受けなくなるため、下層レジスト層をパターン形状制御性よく加工でき、およびパターン疎密差を低減できる。
以上、本発明では、プラズマ源としてUHF波を利用して磁場との相互作用を用いたプラズマエッチング装置を例に挙げているが、本発明の効果はこれに限定されない。本発明は、例えば、マイクロ波ECR,ヘリコン波等誘導結合型や容量結合型その他のプラズマ源を用いたプラズマエッチング装置等にも応用できる。また、本発明では、径φ300mmを対象としているが、本発明の効果はこれに限定されない。本発明は、φ200mmや次世代のφ450mmウエハにも応用できる。
本発明によれば、多層レジスト膜のドライエッチングにおいて、HBrを添加した混合プロセスガスを用いることにより下層レジスト層の側壁保護性を高め、下層レジスト層をサイドエッチなく異方性形状に加工でき、同時にパターン形状の疎密差を低減することができる。
本発明の一実施例のUHFプラズマエッチング装置の構成を説明する概略断面図。 本発明の一実施例の半導体基板の加工手順を説明する要所概略図。 本発明の一実施例のHBrガスの割合とサイドエッチ量との関係を説明する特性図。 本発明の一実施例の処理圧力とサイドエッチ量との関係を説明する特性図。 本発明の一実施例の高周波電源の出力量とサイドエッチ量との関係を説明する特性図。
符号の説明
101 アンテナ
102 UHF透過板
103 ソレノイドコイル
104 プラズマ
105 ウエハ
106 静電吸着電源
107 試料台
108 高周波電源
201 パターニングされた上層レジスト層
202 無機系中間層
203 下層レジスト層
204 シリコン基板

Claims (4)

  1. パターン化された上層レジスト層と無機系薄膜層と下地レジスト層からなる多層レジスト膜のドライエッチング方法において、少なくとも窒素を構成元素とする化合物及び酸素を構成元素とする化合物に臭化水素(HBr)を添加してエッチングすることを特徴とする多層レジスト膜のドライエッチング方法。
  2. 請求項1記載の多層レジスト膜のドライエッチング方法において、窒素を構成元素とする化合物には少なくともN2を含み、酸素を構成元素とする化合物には少なくともO2,CO2のうち何れかを含むことを特徴とする多層レジスト膜のドライエッチング方法。
  3. 請求項1記載の多層レジスト膜のドライエッチング方法において、全ガス流量に対するHBrの割合が45%〜90%であることを特徴とする多層レジスト膜のドライエッチング方法。
  4. 請求項1記載の多層レジスト膜のドライエッチング方法において、処理圧力を0.1Pa〜0.4Pa、もしくはウエハへ印加する高周波電源の出力量を100W〜200Wのいずれかとし、または処理圧力を0.1Pa〜0.4Paとし、かつウエハへ印加する高周波電源の出力量を100W〜200Wとすることを特徴とする多層レジスト膜のドライエッチング方法。
JP2008108428A 2008-04-18 2008-04-18 多層レジスト膜のドライエッチング方法 Pending JP2009260092A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008108428A JP2009260092A (ja) 2008-04-18 2008-04-18 多層レジスト膜のドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008108428A JP2009260092A (ja) 2008-04-18 2008-04-18 多層レジスト膜のドライエッチング方法

Publications (1)

Publication Number Publication Date
JP2009260092A true JP2009260092A (ja) 2009-11-05

Family

ID=41387134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008108428A Pending JP2009260092A (ja) 2008-04-18 2008-04-18 多層レジスト膜のドライエッチング方法

Country Status (1)

Country Link
JP (1) JP2009260092A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106531748A (zh) * 2017-01-04 2017-03-22 合肥京东方光电科技有限公司 一种阵列基板、显示面板及阵列基板制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106531748A (zh) * 2017-01-04 2017-03-22 合肥京东方光电科技有限公司 一种阵列基板、显示面板及阵列基板制备方法
CN106531748B (zh) * 2017-01-04 2023-05-30 合肥京东方光电科技有限公司 一种阵列基板、显示面板及阵列基板制备方法

Similar Documents

Publication Publication Date Title
US8497213B2 (en) Plasma processing method
WO2011108663A1 (ja) プラズマエッチング方法、半導体デバイスの製造方法、及びプラズマエッチング装置
JP2012015343A (ja) プラズマエッチング方法
TWI555080B (zh) Dry etching method
KR100759061B1 (ko) 드라이에칭방법
US20110171833A1 (en) Dry etching method of high-k film
CN110783187A (zh) 等离子体处理方法和等离子体处理装置
JP3950446B2 (ja) 異方性エッチング方法
JP5209859B2 (ja) プラズマエッチング方法
JP2009260092A (ja) 多層レジスト膜のドライエッチング方法
US8143175B2 (en) Dry etching method
JP5171091B2 (ja) プラズマ処理方法
JP2004259927A (ja) ドライエッチング方法
JP4643916B2 (ja) 層間絶縁膜のドライエッチング方法及びその装置
US10229838B2 (en) Plasma etching method
TWI812575B (zh) 電漿處理方法
JP7202489B2 (ja) プラズマ処理方法
US11658040B2 (en) Plasma processing method
JP4778715B2 (ja) 半導体の製造方法
JP2004063921A (ja) 半導体装置の製造方法
JP2005327974A (ja) ドライエッチング方法
JPH1167730A (ja) 半導体装置の製造方法
JPH0745585A (ja) ドライエッチング方法
JP2013225680A (ja) High−k膜のドライエッチング方法
KR20030033667A (ko) 알아이이 타입의 반도체 건식식각장치를 이용한 질화막식각방법