KR20030033667A - 알아이이 타입의 반도체 건식식각장치를 이용한 질화막식각방법 - Google Patents
알아이이 타입의 반도체 건식식각장치를 이용한 질화막식각방법 Download PDFInfo
- Publication number
- KR20030033667A KR20030033667A KR1020010065749A KR20010065749A KR20030033667A KR 20030033667 A KR20030033667 A KR 20030033667A KR 1020010065749 A KR1020010065749 A KR 1020010065749A KR 20010065749 A KR20010065749 A KR 20010065749A KR 20030033667 A KR20030033667 A KR 20030033667A
- Authority
- KR
- South Korea
- Prior art keywords
- process chamber
- dry etching
- gas
- nitride film
- etching
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 40
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000001312 dry etching Methods 0.000 title claims abstract description 29
- 238000005530 etching Methods 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title abstract 2
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000001020 plasma etching Methods 0.000 claims description 28
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 abstract 2
- 239000010408 film Substances 0.000 description 47
- 239000007789 gas Substances 0.000 description 19
- 239000012495 reaction gas Substances 0.000 description 10
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000376 reactant Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- -1 SI X F Y Chemical class 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
RIE타입의 반도체 건식식각장치를 이용한 질화막 식각방법이 개시되어 있다.
본 발명에 따른 RIE타입의 반도체 건식식각장치를 이용한 질화막 식각방법은, 공정챔버 내부에 질화막이 기형성된 반도체기판을 투입하는 단계, 상기 공정챔버의 내부압력을 50mTorr ~ 70mTorr로 형성하는 단계, 상기 공정챔버 내부로 30SCCM ~ 40SCCM의 O2가스와 90SCCM ~ 110SCCM의 CHF3가스를 공급하는 단계 및 상기 공정챔버의 상부전극 또는 하부전극에 1500W ~ 1700W의 고주파 전력을 인가하여 상기 O2가스와 CHF3가스를 플라즈마 상태로 전환하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
따라서, RIE타입의 반도체 건식식각장치를 이용하여 질화막을 용이하게 식각할 수 있는 효과가 있다.
Description
본 발명은 반도체 RIE타입의 건식식각장치를 이용한 질화막 식각방법에 관한 것으로써, 보다 상세하게는 RIE(Reactive Ion Etching)타입의 건식식각장치를 이용하여 질화막을 용이하게 식각할 수 있는 반도체 RIE타입의 건식식각장치를 이용한 질화막 식각방법에 관한 것이다.
통상, 반도체소자는 실리콘 웨이퍼(Wafer) 상에는 산화막, 질화막 및 금속막 등의 다양한 종류의 박막(薄膜)이 형성되고, 상기 박막은 식각공정을 포함하는 포토리소그래피(Photolithograhy)공정에 의해서 패턴(Pattern)으로 형성된다.
이와 같은 상기 패턴은, 고집적화된 반도체소자의 미세선폭을 구현하기 위하여 이방성 식각특성을 나타내는 건식식각방법이 주로 사용되고 있고, 상기 건식식각방법은 RIE(Reactive Ion Etching), MERIE(Magnetically Enhanced Reactive Ion Etching), CDE(Chemical Downstream Etching), ECR(Electron Cyclotron Resonance) 및 TCP(Transformer Coupled Plasma) 등으로 나눌 수 있다.
특히, 상기 RIE공정이 진행되는 RIE타입의 반도체 건식식각장치는, 통상 원판 형상상의 상부전극 및 하부전극을 진공상태의 공정챔버 내에 평행하게 배치하고, 상기 상부전극 및 하부전극 중의 어느 하나의 전극에 고주파전력을 인가함으로써 공정챔버 내부에 공급된 반응가스를 플라즈마 상태로 형성한다.
따라서, 플라즈마 상태의 이온이 하부전극 상에 위치한 웨이퍼 표면에 수직으로 입사함으로써 이방성 식각이 이루어진다.
도1은 RIE타입의 반도체 건식식각장치를 이용하여 패드를 형성하는 방법을 설명하기 위한 단면도이다.
이와 같은 RIE타입의 반도체 건식식각장치를 이용한 패드 형성방법은, 도1에 도시된 바와 같이 산화막(12), 질화막(14) 및 포토레지스트 패턴(16)이 순차적으로 기형성된 반도체기판(10)을 질화막 식각용 반도체 건식식각장치 내부에 투입하여 질화막 패턴을 먼저 형성한다.
다음으로, 상기 반도체기판을 질화막 식각용 반도체 건식식각장치에서 외부로 방출시켜 RIE타입의 산화막 식각용 반도체 건식식각장치 내부에 투입하여 소정의 공정조건 하에서 포토레지스트 패턴(16)을 식각 마스크로 사용하여 산화막을 식각함으로써 산화막 패턴을 형성한다.
따라서, 반도체기판(10) 상에 질화막 패턴 및 산화막 패턴으로 이루어져 와이어 본딩공정이 수행되는 패드(Pad)를 형성한다.
그러나, 상기 RIE공정이 진행되는 RIE타입의 반도체 건식식각장치는, 반도체기판 상에 형성된 산화막에 대한 식각 공정조건은 현재 개발되어 용이하게 산화막을 식각하고 있으나 질화막에 대한 식각 공정조건의 개발이 미진한 상태이다.
따라서, 상기 RIE타입의 반도체 건식식각장치 내부에서는 질화막을 용이하게 식각하지 못하고 있는 실정이다.
그리고, 상기 질화막 및 산화막에 대한 식각공정이 별도의 다른 건식식각장치 내에서 진행됨으로써 반도체기판의 이동과정에 로스타임이 발생되고, 질화막 또는 산화막을 식각하기 위하여 반도체기판이 이동하는 과정에 반도체기판이 외부에 노출되어 반도체기판이 오염되는 문제점이 있었다.
본 발명의 목적은, RIE타입의 건식식각장치의 식각 공정조건을 조절함으로써 질화막을 용이하게 식각할 수 있는 RIE타입의 반도체 건식식각장치를 이용한 질화막 식각방법을 제공하는 데 있다.
본 발명의 다른 목적은, 질화막 및 산화막을 인시튜(In-situ)로 식각할 수 있는 RIE타입의 반도체 건식식각장치를 이용한 질화막 식각방법을 제공하는 데 있다.
도1은 RIE타입의 반도체 건식식각장치를 이용하여 패드를 형성하는 방법을 설명하기 위한 단면도이다.
도2는 일반적인 RIE타입의 반도체 건식식각장치를 설명하기 위한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
10, 26 : 반도체기판 12 : 산화막
14 : 질화막 16 : 포토레지스트 패턴
20 : 공정챔버 22 : 상부전극
24 : 하부전극 28 : 반응가스 공급원
30 : 반응가스 공급라인 32 ; 진공펌프
34 : 진공라인
상기 목적을 달성하기 위한 본 발명에 따른 RIE타입의 반도체 건식식각장치를 이용한 질화막 식각방법은, RIE타입의 건식식각장치의 공정챔버 내부에 질화막이 기형성된 반도체기판을 투입하는 단계, 상기 공정챔버의 내부압력을 50mTorr ~ 70mTorr로 형성하는 단계, 상기 공정챔버 내부로 30SCCM ~ 40SCCM의 O2가스와 90SCCM ~ 110SCCM의 CHF3가스를 공급하는 단계 및 상기 공정챔버의 상부전극 또는 하부전극에 1500W ~ 1700W의 고주파 전력을 인가하여 상기 O2가스와 CHF3가스를 플라즈마 상태로 전환하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부한 도면을 참고로 하여 본 발명의 구체적인 실시예를 설명한다.
도2는 일반적인 RIE타입의 반도체 건식식각장치를 설명하기 위한 단면도이다.
RIE타입의 반도체 건식식각장치는, 도2에 도시된 바와 같이 반응가스를 소정온도에서 플라즈마 상태로 변형하여 반도체기판(26) 상의 질화막을 식각할 수 있는공정챔버(20)를 구비한다.
그리고, 상기 공정챔버(20) 내부에는 소정간격 이격되어 상부전극(22) 및 하부전극(24)이 구비되고, 상기 상부전극(22)은 접지되어 있고 하부전극(24)은 전원(36)과 연결되어 있다.
또한, 상기 공정챔버(20) 일측부에 O2가스 및 CHF3가스 등의 반응가스를 공급할 수 있는 반응가스 공급원(28)과 연결된 반응가스 공급라인(30)이 연결 구비되고, 상기 공정챔버(20) 하측부에 진공펌프(32)와 연결된 진공라인(34)이 형성되어 있다.
따라서, 질화막이 기형된 반도체기판(26)을 공정챔버(20)의 하부전극(24) 상부에 위치시키고, 상기 진공펌프(32)를 가동시켜 공정챔버(20) 내부의 기체를 진공라인(34)으로 강제 펌핑함으로써 공정챔버(20)의 내부압력을 50mTorr ~ 70mTorr로 형성한다.
다음으로, 상기 반응가스 공급원(28)은 반응가스 공급라인(30)을 통해서 공정챔버(20) 내부로 30SCCM ~ 40SCCM의 O2가스와 90SCCM ~ 110SCCM의 CHF3가스를 공급한다.
이어서, 상기 전원(36)은 하부전극(24)에 1500W ~ 1700W의 고주파 전력을 인가하여 하부전극(24) 및 상부전극(22) 사이에 전기장을 형성함으로써 O2가스와 CHF3가스를 플라즈마 상태로 전환하게 되고, 상기 플라즈마 상태의 이온은 반도체기판(26) 표면으로 입사되어 질화막을 식각하게 된다.
이때, 상기 질화막의 식각 메카니즘은 아래와 같다.
SIXNY+ CHF3-> SIXFY+ HXFY+ NXFY+ CX----- (1)
O2+ CX-> CO + CO2----- (2)
여기서, 상기 질화막 식각의 주반응 가스는 CHF3이고, O2가스는 보조가스의 역할을 한다. 반응식 (1)에서 CHF3가스는 질화막(SIXNY)과 반응하여 SIXFY, HXFY, NXFY등의 반응 화합물을 형성하게 된다.
그리고, 상기 반응 화합물들은 휘발성이 강하나, 반응물 CX의 경우는 폴리머(Polymer)로써 에칭(ETCHING) 되는 질화막 표면에 부착되어 계속적으로 질화막의 반응을 방해하여 질화막 에칭율(Etch rate)을 저하시킬 수 있다.
그러나, 반응식 (2)와 같이 충분히 활성화된 O2가스는 상기 CX반응물과 반응하여 제거함으로써 질화막 에칭이 원활히 이루어 지도록 한다.
본 발명에 의하면, 공정챔버의 내부압력을 50mTorr ~ 70mTorr로 형성하고, 상기 공정챔버 내부로 30SCCM ~ 40SCCM의 O2가스와 90SCCM ~ 110SCCM의 CHF3가스를 공급하고, 상기 공정챔버의 상부전극 또는 하부전극에 1500W ~ 1700W의 고주파 전력을 인가하여 O2가스와 CHF3가스를 플라즈마 상태로 형성함으로써 질화막을 용이하게 식각할 수 있는 효과가 있다.
그리고, 상기 공정조건 하에서 질화막을 용이하게 식각할 수 있으므로 RIE타입의 반도체 건식식각장치 내부에서 질화막 및 산화막을 인시튜로 식각할 수 있어서 질화막 및 산화막을 식각하기 위하여 반도체기판이 이동하는 과정에 로스타임이 발생하는 것을 줄일 수 있고, 반도체기판이 외부에 노출되어 오염되는 것을 방지할 수 있는 효과가 있다.
이상에서는 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술 사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
Claims (1)
- RIE(Reactive Ion Etching)타입의 건식식각장치의 공정챔버 내부에 질화막이 기형성된 반도체기판을 투입하는 단계;상기 공정챔버의 내부압력을 50mTorr ~ 70mTorr로 형성하는 단계;상기 공정챔버 내부로 30SCCM ~ 40SCCM의 O2가스와 90SCCM ~ 110SCCM의 CHF3가스를 공급하는 단계; 및상기 공정챔버의 상부전극 또는 하부전극에 1500W ~ 1700W의 고주파 전력을 인가하여 상기 O2가스와 CHF3가스를 플라즈마 상태로 전환하는 단계;를 포함하여 이루어지는 것을 특징으로 하는 RIE타입의 건식식각장치를 이용한 질화막 식각방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010065749A KR20030033667A (ko) | 2001-10-24 | 2001-10-24 | 알아이이 타입의 반도체 건식식각장치를 이용한 질화막식각방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010065749A KR20030033667A (ko) | 2001-10-24 | 2001-10-24 | 알아이이 타입의 반도체 건식식각장치를 이용한 질화막식각방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030033667A true KR20030033667A (ko) | 2003-05-01 |
Family
ID=29566192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010065749A KR20030033667A (ko) | 2001-10-24 | 2001-10-24 | 알아이이 타입의 반도체 건식식각장치를 이용한 질화막식각방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030033667A (ko) |
-
2001
- 2001-10-24 KR KR1020010065749A patent/KR20030033667A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI801673B (zh) | 用來蝕刻含碳特徵之方法 | |
| KR102283949B1 (ko) | 주기적 에칭 프로세스를 이용하여 에칭 스톱 층을 에칭하기 위한 방법들 | |
| KR101430093B1 (ko) | 플라즈마 에칭 방법, 반도체 디바이스의 제조 방법 및 플라즈마 에칭 장치 | |
| KR101476435B1 (ko) | 다중-레이어 레지스트 플라즈마 에치 방법 | |
| KR101111924B1 (ko) | 이중층 레지스트 플라즈마 에칭 방법 | |
| US20040058517A1 (en) | Method of fabricating a gate structure of a field effect transistor using an alpha-carbon mask | |
| US20120208369A1 (en) | Method of Etching Features in Silicon Nitride Films | |
| KR20030022361A (ko) | 티타늄 질화물 에칭방법 | |
| KR20090080499A (ko) | 기판 처리 방법 | |
| US6635335B1 (en) | Etching methods and apparatus and substrate assemblies produced therewith | |
| CN103247525A (zh) | 用于蚀刻有机硬掩膜的方法 | |
| US10886138B2 (en) | Substrate processing method and substrate processing apparatus | |
| JP4594235B2 (ja) | Ａｒｃ層をエッチングする方法 | |
| KR100595090B1 (ko) | 포토레지스트 마스크를 사용한 개선된 엣칭방법 | |
| KR20210110657A (ko) | 플라스마 처리 방법 | |
| JP3950446B2 (ja) | 異方性エッチング方法 | |
| US8668805B2 (en) | Line end shortening reduction during etch | |
| KR20050065745A (ko) | 반도체 소자의 패턴 형성 방법 | |
| KR20030033667A (ko) | 알아이이 타입의 반도체 건식식각장치를 이용한 질화막식각방법 | |
| US10229838B2 (en) | Plasma etching method | |
| JP2022538595A (ja) | 選択的不動態化のために標的蒸着を用いてフィーチャをエッチングするための方法 | |
| JP3172340B2 (ja) | プラズマ処理装置 | |
| US7435354B2 (en) | Treatment method for surface of photoresist layer and method for forming patterned photoresist layer | |
| KR100519675B1 (ko) | 유도 결합 플라즈마 장치를 사용하여 높은 포토레지스트선택비를 구현할 수 있는 식각 방법 | |
| JP7202489B2 (ja) | プラズマ処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |