KR100519675B1 - 유도 결합 플라즈마 장치를 사용하여 높은 포토레지스트선택비를 구현할 수 있는 식각 방법 - Google Patents
유도 결합 플라즈마 장치를 사용하여 높은 포토레지스트선택비를 구현할 수 있는 식각 방법 Download PDFInfo
- Publication number
- KR100519675B1 KR100519675B1 KR10-2003-0031144A KR20030031144A KR100519675B1 KR 100519675 B1 KR100519675 B1 KR 100519675B1 KR 20030031144 A KR20030031144 A KR 20030031144A KR 100519675 B1 KR100519675 B1 KR 100519675B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- etching
- inductively coupled
- power
- bias power
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 73
- 238000005530 etching Methods 0.000 title claims abstract description 71
- 238000009616 inductively coupled plasma Methods 0.000 title claims abstract description 49
- 229920002120 photoresistant polymer Polymers 0.000 title claims abstract description 48
- 230000008569 process Effects 0.000 claims abstract description 50
- 239000012495 reaction gas Substances 0.000 claims abstract description 11
- 239000007789 gas Substances 0.000 claims abstract description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 4
- 239000010703 silicon Substances 0.000 claims abstract description 4
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 230000001939 inductive effect Effects 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 description 21
- 238000004519 manufacturing process Methods 0.000 description 9
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 6
- 229910052799 carbon Inorganic materials 0.000 description 6
- 238000011109 contamination Methods 0.000 description 6
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Analytical Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Plasma Technology (AREA)
Abstract
유도 결합 플라즈마 장치를 사용하여 높은 포토레지스트 선택비를 구현할 수 있는 식각 방법을 제공한다. 본 발명의 일 관점은, 유도 결합 플라즈마 장치의 공정 챔버에 실리콘 질화물층의 하드 마스크층, 실리콘 산질화물층의 반사 방지층 및 유기 바닥 반사 방지층의 적층을 포함하는 식각 대상층 및 식각 대상층 상에 포토레지스트 패턴이 형성된 웨이퍼를 장착하는 단계, 및 공정 챔버 내에 CF4/CHF3/O2/Ar 가스를 포함하는 반응 가스를 제공하되 소스 파워가 바이어스 파워 보다 비해 1/5배 내지 1/10배 정도 상대적으로 낮도록 소스 파워와 바이어스 파워의 파워 비율을 제어하며 포토레지스트 패턴을 식각 마스크로 식각 대상층을 선택적으로 식각한다.
Description
본 발명은 반도체 소자 제조에 관한 것으로, 특히, 유도 결합 플라즈마(ICP:Inductively Coupled Plasma) 장치를 사용하여 높은 포토레지스트 선택비(photoresist selectivity)를 구현할 수 있는 식각 방법에 관한 것이다.
반도체 소자를 제조하는 공정에 ICP 장치를 채용이 빈번해지고 있다. ICP 장치는 플라즈마 소스 코일(plasma source coil)이 공정 챔버(process chamber)의 상측에 설치된 형태로 기본적으로 구성된다. 플라즈마 소스 코일에 제공되는 RF(Radio Frequency) 형태의 파워(power)에 의해서 공정 챔버의 상측으로 도입되는 반응 가스들이 플라즈마화한다. 반응 가스의 플라즈마는 공정 챔버의 바닥측에 도입된 반도체 기판 또는 웨이퍼(wafer) 상에 제공되어 식각 반응 등을 수행하게 된다. 이와 같은 ICP 장치는 장치의 특성 상 고밀도 및 고균일도의 플라즈마를 발생시킬 수 있다는 장점을 가진다.
현재, 반도체 소자가 급격히 고집적화되고 디자인 룰(design rule)이 급격히 감소함에 따라, 식각 공정에서는 매우 높은 식각 선택비가 더욱 절실히 요구되고 있다. 그런데, ICP 장치는 일반적으로 높은 포토레지스트(PR) 선택비를 구현하는 데 상대적으로 취약한 특성을 나타내고 있다고 알려져 있다. 이에 따라, 높은 식각 선택비를 요구하는 반도체 식각 공정에 대해서는 이러한 ICP 장치가 우수한 플라즈마 발생 특성에도 불구하고 크게 사용되지 못하고 있다. 실질적으로, 현재 높은 식각 선택비를 요구하는 반도체 식각 공정에서는 이러한 ICP 장치는 거의 사용되고 있지 못하고, 주로 MERIE 장치나 CCP 장치가 주로 사용되고 있는 실정이다.
반도체 소자의 고집적화가 급격히 진행됨에 따라, 높은 PR 선택비는 더욱 절실히 요구되고 있다. 이는, 포토리소그래피(photolithography) 과정에서 도입되는 PR의 두께는 반도체 소자의 고집적화에 따라 점점 더 얇아지고 있는 데 반해, 식각 대상층인 절연층, 예컨대, 하드 마스크층(hard mask-layer)의 두께는 점차 더욱 두꺼워지기는 데 기인한다. 더욱이, PR층 하부에 유기 바닥 반사 방지막(organic bottom anti-reflective coating)이 필수적으로 도입됨에 따라, 더욱 더 PR의 두께는 낮아질 수밖에 없다. 따라서, 고집적 반도체 소자 제조를 위한 식각 과정에는 높은 PR 선택비를 구현하는 것이 중요시되고 있다.
따라서, ICP 장치가 고집적 반도체 소자를 제조하는 식각 공정에 사용되기 위해서는, ICP 장치를 이용하는 식각 공정에서 높은 PR 선택비를 구현할 수 있는 방법이 요구되고 있다. ICP 장치의 경우 고균일도 및 고밀도의 플라즈마를 발생시킬 수 있어, 이러한 장점들을 이용할 경우 고집적화 반도체 소자를 제조하는 데 보다 더 유리하기 때문에, ICP 장치를 이용하는 식각 방법의 개발이 절실히 요구되고 있다.
본 발명이 이루고자 하는 기술적 과제는, 유도 결합 플라즈마 장치를 사용하여 포토레지스트에 대한 높은 선택비를 구현할 수 있는 식각 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 관점은, 유도 결합 플라즈마 장치를 사용하여 높은 포토레지스트 선택비를 구현할 수 있는 식각 방법을 제공한다. 상기 식각 방법은 공정 챔버와, 상기 공정 챔버 상부에 도입된 유도 결합 코일과, 플라즈마를 발생시키기 위해 상기 유도 결합 코일에 소스 파워(source power)를 제공할 소스 파워부, 장착될 웨이퍼 후면에 바이어스 파워(bias power)를 제공할 바이어스 파워부를 포함하여 구성되는 유도 결합 플라즈마 장치의 공정 챔버에 실리콘 질화물층의 하드 마스크층, 실리콘 산질화물층의 반사 방지층 및 유기 바닥 반사 방지층의 적층을 포함하는 식각 대상층 및 상기 식각 대상층 상에 포토레지스트 패턴이 형성된 웨이퍼를 장착하는 단계, 및 상기 공정 챔버 내에 CF4/CHF3/O2/Ar 가스를 포함하는 반응 가스를 제공하되 상기 소스 파워가 상기 바이어스 파워 보다 비해 1/5배 내지 1/10배 정도 상대적으로 낮도록 상기 소스 파워와 상기 바이어스 파워의 파워 비율을 제어하며 상기 포토레지스트 패턴을 식각 마스크로 상기 식각 대상층을 선택적으로 식각하는 단계를 포함하는 유도 결합 플라즈마 장치를 사용하는 식각 방법을 제시한다. 본 발명에 따르면, 유도 결합 플라즈마를 사용하여 대상층인 절연층을 식각할 때, 포토레지스트에 대한 높은 식각 선택비를 구현할 수 있다. 이에 따라, 고집적 반도체 소자를 제조하는 식각 과정에 유도 결합 플라즈마 장치를 채용하는 것이 가능하다.
삭제
삭제
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면 상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한, 어떤 층이 다른 층 또는 반도체 기판의 "상"에 있다라고 기재되는 경우에, 상기 어떤 층은 상기 다른 층 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는, 그 사이에 제3의 층이 개재되어질 수 있다.
본 발명의 실시예에서는 유도 결합 플라즈마 장치에서 플라즈마 발생을 위해 제공되는 소스 파워(source power)와 웨이퍼의 후면에 제공되는 바이어스 파워(bias power)의 비율을 조절함으로써, 포토레지스트에 대한 식각 선택비를 제고하는 방법을 제시한다. 현재까지의 전형적인 ICP 장치를 이용한 식각 과정에서는 소스 파워 : 바이어스 파워의 비가 5 : 1 내지 10 : 1 정도로 소스 파워가 높은 조건을 이용하고 있다. 이에 반해, 본 발명의 실시예에서는 바이어스 파워가 소스 파워 높게(즉, 소스 파워가 바이어스 파워 보다 낮게) ICP 장치를 가동하여 PR 선택비를 높이는 방법을 제공한다. 이때, 소스 파워는 플라즈마 발생에 요구되는 최소한의 파워 이상으로 제공되며, 바이어스 파워는 이러한 소스 파워에 대해 5배 내지 10 정도 높게 제공된다.
도 1은 본 발명의 실시예에 의한 유도 결합 플라즈마 장치를 사용하는 식각 방법을 설명하기 위해 개략적으로 도시된 유도 결합 플라즈마 장치의 개략도이다. 도 2는 본 발명의 실시예에 의한 유도 결합 플라즈마 장치를 사용하는 식각 방법을 설명하기 위해 개략적으로 도시된 공정 흐름도이다. 도 3a 및 도 3b는 본 발명의 실시예에 의한 유도 결합 플라즈마 장치를 사용하는 식각 방법을 설명하기 위해 개략적으로 도시된 단면도들이다.
도 1 및 도 2를 참조하면, 본 발명의 실시예에 의한 식각 방법은 ICP 장치의 공정 챔버(100)에 웨이퍼(130)를 장착하고(도 2의 210), ICP 장치의 소스 파워가 바이어스 파워보다 낮게 파워들을 제어하며 식각 공정을 수행한다(도 2의 230). 이와 같은 식각 과정은 ICP 장치에서 수행되는 것을 전제로 하는 데, ICP 장치는 도 1에 제시된 바와 같이, 기본적으로 식각 공정이 수행되는 공정 챔버(100)와, ICP 코일(coil:140), 소스 파워부(150) 및 바이어스 파워부(160) 등을 포함하여 구성된다.
도 1을 참조하면, 웨이퍼(130)는 공정 챔버(100)의 바닥에 구비된 척(chuck) 등과 같은 웨이퍼 지지부(120)에 장착된다. 웨이퍼 지지부(120)에 대향되는 공정 챔버(100)의 상측으로는 식각 공정을 위한 반응 가스가 공급된다. 반응 가스의 공급은 다양한 형태의 반응 가스 공급 수단(도시되지 않음)에 의해 이루어질 수 있다. 반응 가스 공급 수단은 여러 형태의 가스 분배기 또는 샤워 헤드(shower head) 등을 이용할 수 있다.
공정 챔버(100)에 제공되는 반응 가스를 플라즈마로 여기하기 위해서 공정 챔버(100)의 상측 상부에는 플라즈마 발생 수단이 설치된다. 이러한 플라즈마 발생 수단은 일반적으로 ICP 코일(140)을 의미한다. ICP 코일(140)에는 ICP 코일(140)에 소스 파워를 제공하는 소스 파워부(150)가 연결된다. 소스 파워부(150)는 RF 전원이 이용될 수 있고, RF 전원은 접지된다. 소스 파워부(150)에 의해 제공되는 RF 소스 파워에 의해 ICP 코일(140)은 극성이 주기적으로 연속 변화되는 자장을 발생시키고, 이러한 자장 변화에 의해서 반응 가스가 플라즈마로 여기된다.
이러한 ICP 코일(140)에 대향되는 공정 챔버(100)의 바닥에 바이어스 파워가 인가된다. 이를 위해서, 웨이퍼(130)가 장착되는 웨이퍼 지지부(120)에 바이어스 파워부(160)가 연결된다. 바이어스 파워부(160)는 RF 전원으로 구성되며, RF 전원은 접지된다. 바이어스 파워는 소스 파워보다는 낮은 주파수대의 RF 파워를 이용하는 것이 일반적이다. 이러한 바이어스 파워는 플라즈마가 웨이퍼(130) 상에 도달하는 것을 촉진시켜 식각 과정이 보다 방향성 있게 수행되도록 돕는다.
본 발명의 실시예에서는 이러한 바이어스 파워가 소스 파워에 비해 높게, 즉, 소스 파워가 바이어스 파워 보다 낮게 제공되도록, 소스 파워부(150)와 바이어스 파워부(160)를 제어하며 식각 과정을 수행한다. 예를 들어, 소스 파워 : 바이어스 파워의 비가 대략 1 : 5 내지 1 : 10 정도가 되도록 소스 파워부(150)와 바이어스 파워부(160)가 제어될 수 있다.
이와 같이 바이어스 파워가 소스 파워에 비해 높게 제공되도록 바이어스 파워부(160)와 소스 파워부(150)를 제어하면, PR 선택비를 매우 높게, 적어도 8 이상의 높은 선택비를 구현할 수 있다. 반도체 소자의 집적도가 높아짐에 따라 PR층의 두께는 점점 더 감소되는 것이 요구되어지기 때문에, 고집적 반도체 소자를 제조하는 식각 과정에 요구되는 PR 선택비는 반도체 소자의 집적도가 높아질수록 더욱 큰 값이 요구되어 진다. 따라서, 차세대 반도체 소자의 경우 적어도 8이상의 PR 선택비가 요구될 것으로 예상된다.
도 3a 및 도 3b를 참조하면, 현재의 디자인 룰에서는 PR층만으로는 충분한 식각 마스크를 구현하기 어렵기 때문에, 반도체 소자를 제조하는 식각 공정은 먼저 하드 마스크를 형성하는 과정을 선행하고 있다.
예를 들어, 도 3a에 제시된 바와 같이 포토레지스트(PR) 패턴(310)은 하드 마스크층(340)을 패터닝하는 식각 과정에서 식각 마스크로 이용된다. 이때, 하드 마스크층(340)은 실리콘 질화물층 등과 같은 절연층으로 이루어질 수 있으며, 경우에 따라 실리콘 산화물층을 포함하여 구성될 수도 있다. 예를 들어, 2300Å의 실리콘 질화물층으로 구성될 수 있다.
이때, PR 패턴(310)과 하드 마스크층(340) 사이에는 포토리소그래피 과정에 필요한 대략 1000Å 두께의 실리콘 산질화물층(SiON)의 반사 방지층(ACR:Anti-Reflective Coating:330) 및 대략 600Å 정도 두께의 유기 바닥 반사 방지층(OBARC:Organic Bottom ARC:320)이 도입될 수 있다. 물론, 하드 마스크층(340) 아래에는 패터닝될 도전층들, 예컨대, 900Å 두께의 텅스텐층(360), 200Å 두께의 TiN층(370), 60/200Å 두께의Ti/TiN층(380) 등이 구비될 수 있다.
이때, 이와 같은 PR 패턴(310)을 식각 마스크로 이용하여 식각할 대상은 PR 패턴(310) 아래의 하드 마스크층(340), ARC층(330), OBARC층(320)의 절연층(350)이다. 따라서, 식각 과정을 수행한 후에는 도 3b에 제시된 바와 같이 PR 패턴(310')이 소모되며 절연층 패턴(350)이 패터닝된다.
그런데, 이러한 식각 과정에서 PR 패턴(310')의 두께가 충분하지 않거나 충분한 PR 식각 선택비가 구현되지 않으며, 절연층 패턴(350)이 제대로 패터닝될 수 없게 된다. 이와 같이 절연층 패턴(350)에 불량이 발생하면, 이러한 절연층 패턴(350)을 식각 마스크로 이용할 후속 식각 과정에도 패터닝 불량이 수반하게 되어 반도체 소자에 불량을 발생시키게 된다.
그러나, PR 패턴(310)의 초기 두께는 포토리소그래피 공정의 제약에 의해서 그 두께가 얇아질 수밖에 없고, 또한, ARC층(330) 및 OBARC층(320) 등의 도입에 의해 PR 패턴(310)에 의해서 식각될 절연층(350)의 전체 두께는 점점 두꺼워질 수밖에 없다. 따라서, PR 선택비를 보다 높게 구현하는 본 발명의 실시예에 따른 방법이 식각 과정에 크게 요구된다.
본 발명의 실시예에서는 이제까지 상술한 바와 같은 경우에도 높은 PR 선택비를 구현할 수 있어, 절연층 패턴(350')의 프로파일(profile)을 매우 양호하게 구현할 수 있다. 따라서, 이러한 절연층 패턴(350')을 하드 마스크로 이용하는 식각 과정으로 하부의 도전층들(360, 370, 380)을 신뢰성 있게 패터닝할 수 있다.
도 4는 소스/바이어스 파워 비율에 따른 PR 선택비를 측정한 결과를 도시한 그래프이다.
도 4를 참조하면, 소스 파워/바이어스 파워의 비율에 따라 구현되는 PR 선택비들을 측정한 결과는, 상기 비율이 증가할수록 구현되는 PR 선택비는 높아질 수 있음을 입증한다. 이때, 측정의 대상은 도 3a에 제시된 바와 같은 경우를 고려할 수 있으며, ICP 장치에서 사용된 반응 가스는 절연 물질에 대한 식각 반응 가스 조합인 CF4/CHF3/O2/Ar을 사용할 수 있다.
PR 선택비는 절연층에 대한 식각율/PR층에 대한 식각율로 얻어지는 데, 도 4에 제시된 바와 같은 결과는 소스 파워가 낮을수록 PR 선택비는 점점 증가하는 것을 의미한다.
그럼에도 불구하고, 소스 파워는 무한정 낮게 조절하기는 어렵고, 소스 파워는 최소한 균일하고 고밀도의 플라즈마를 발생시킬 수 있을 정도이어야 한다. 따라서, 소스 파워는 대략 50W 이상인 것이 바람직하다. 반면에 소스 파워는 대략 200W 보다 낮은 것이 바람직한데, 이는 도 4의 결과에서 얻어질 수 있다. 도 4의 결과를 보면, 대략 8 정도의 PR 선택비는 소스 파워가 대략 200W 정도일 때 구현될 수 있다.
한편, 이와 같은 본 발명의 실시예는 대미지(damage) 측면에서도 유리한 효과를 부수적으로 제공할 수 있다.
도 5는 이차 이온 질량 분석(SIMS:Secondary Ion Mass Spectroscopy)에 의해 측정된 탄소 오염(carbon contamination) 정도를 개략적으로 도시된 그래프이다.
도 5를 참조하면, 식각에 따라 발생하는 웨이퍼 상의 대미지를 SIMS에 의해 탄소 오염 정도를 측정하여 비교하였다. 베어 기판에서의 탄소 오염 정도를 비교 기준으로 하였으며, 비교예들인 종래의 예들은 동일한 ICP 방식을 적용하되, 소스 파워 : 바이어스 파워의 비가 대략 10 : 1 정도로 제어된 경우이다. 또한, 종래의 예 1은 CF4/CHF3/O2/Ar을 주 식각에 이용하고 인 시튜(in situ)로 마무리 식각을 CF4/O2를 이용하여 수행한 경우이고, 종래의 예 2는 다만 다른 챔버에서 마무리 식각을 CF4/O2를 이용하여 수행한 경우이다.
본 발명의 경우 다른 조건은 비교예들과 마찬가지이되 단지 소스 파워 : 바이어스 파워의 비가 반대로 1 : 10인 경우이다. 또한, 본 발명의 경우 인 시튜 마무리 식각을 수행한 경우이다. 모든 경우 실제 식각을 수행한 것이 아니라 초기 순수 웨이퍼(initial prime wafer)에 대해 각각의 식각 방식만이 수행된 후 탄소 오염 정도를 측정하였다.
도 5를 참조하면, 본 발명의 경우 탄소 오염 정도가 베어 웨이퍼 수준에 가까울 정도로 낮음을 알 수 있다. 이는 본 발명의 실시예에 따른 식각 방법이 실질적으로 웨이퍼에 대미지를 거의 발생시키지 않는 것을 입증한다.
이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
상술한 본 발명에 따르면, ICP 장치를 사용하여 절연층에 대한 식각을 수행할 때, ICP 장치의 소스 파워를 바이어스 파워에 비해 낮게 파워 비율을 제어함으로써, PR에 대한 식각 선택비를 크게 높일 수 있다.
이에 따라, 고집적화 반도체 소자 제조에서도 절연층 등과 같은 식각 대상층을 식각하는 과정을 ICP 장치를 이용하여 수행하는 것이 가능해진다. 따라서, 이에 따라, ICP 장치의 장점인 고밀도 및 고균일도의 플라즈마를 식각 과정에 이용하는 것이 가능하다.
도 1은 본 발명의 실시예에 의한 유도 결합 플라즈마 장치를 사용하는 식각 방법을 설명하기 위해 개략적으로 도시된 유도 결합 플라즈마 장치의 개략도이다.
도 2는 본 발명의 실시예에 의한 유도 결합 플라즈마 장치를 사용하는 식각 방법을 설명하기 위해 개략적으로 도시된 공정 흐름도이다.
도 3a 및 도 3b는 본 발명의 실시예에 의한 유도 결합 플라즈마 장치를 사용하는 식각 방법을 설명하기 위해 개략적으로 도시된 단면도들이다.
도 4는 본 발명의 실시예에 의한 효과를 설명하기 위해서 파워 비율에 따른 포토레지스트 선택비를 측정한 결과를 도시한 그래프이다.
도 5는 본 발명의 실시예에 의한 효과를 설명하기 위해서 이차 이온 질량 분석(SIMS:Secondary Ion Mass Spectroscopy)에 의해 측정된 탄소 오염(carbon contamination) 정도를 개략적으로 도시된 그래프이다.
Claims (3)
- 공정 챔버,상기 공정 챔버 상부에 도입된 유도 결합 코일,플라즈마를 발생시키기 위해 상기 유도 결합 코일에 소스 파워(source power)를 제공할 소스 파워부, 및상기 공정 챔버에 장착될 웨이퍼 후면에 바이어스 파워(bias power)를 제공할 바이어스 파워부를 포함하여 구성되는 유도 결합 플라즈마 장치의상기 공정 챔버에 실리콘 질화물층의 하드 마스크층, 실리콘 산질화물층의 반사 방지층 및 유기 바닥 반사 방지층의 적층을 포함하는 식각 대상층 및 상기 식각 대상층 상에 포토레지스트 패턴이 형성된 웨이퍼를 장착하는 단계; 및상기 공정 챔버 내에 CF4/CHF3/O2/Ar 가스를 포함하는 반응 가스를 제공하되 상기 소스 파워가 상기 바이어스 파워 보다 비해 1/5배 내지 1/10배 정도 상대적으로 낮도록 상기 소스 파워와 상기 바이어스 파워의 파워 비율을 제어하며 상기 포토레지스트 패턴을 식각 마스크로 상기 식각 대상층을 선택적으로 식각하는 단계를 포함하는 것을 특징으로 하는 유도 결합 플라즈마 장치를 사용하는 식각 방법.
- 삭제
- 제1항에 있어서,상기 소스 파워는 많아야 200W 로 제공되는 것을 특징으로 하는 유도 결합 플라즈마 장치를 사용하는 식각 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0031144A KR100519675B1 (ko) | 2003-05-16 | 2003-05-16 | 유도 결합 플라즈마 장치를 사용하여 높은 포토레지스트선택비를 구현할 수 있는 식각 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0031144A KR100519675B1 (ko) | 2003-05-16 | 2003-05-16 | 유도 결합 플라즈마 장치를 사용하여 높은 포토레지스트선택비를 구현할 수 있는 식각 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040098845A KR20040098845A (ko) | 2004-11-26 |
| KR100519675B1 true KR100519675B1 (ko) | 2005-10-10 |
Family
ID=37376549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0031144A KR100519675B1 (ko) | 2003-05-16 | 2003-05-16 | 유도 결합 플라즈마 장치를 사용하여 높은 포토레지스트선택비를 구현할 수 있는 식각 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100519675B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100645212B1 (ko) * | 2005-12-28 | 2006-11-10 | 동부일렉트로닉스 주식회사 | 반도체 소자의 산화막 식각 방법 |
| KR101139189B1 (ko) * | 2007-03-29 | 2012-04-26 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 에칭 방법, 플라즈마 처리 장치 및 컴퓨터 판독 가능한 기억 매체 |
| US8283255B2 (en) * | 2007-05-24 | 2012-10-09 | Lam Research Corporation | In-situ photoresist strip during plasma etching of active hard mask |
-
2003
- 2003-05-16 KR KR10-2003-0031144A patent/KR100519675B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040098845A (ko) | 2004-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100465947B1 (ko) | 불화 가스 및 산소를 함유한 가스 혼합물을 사용하는텅스텐의 플라즈마 공정 | |
| KR101811910B1 (ko) | 질화규소막에 피처를 에칭하는 방법 | |
| EP1090413B1 (en) | Method of forming high aspect ratio apertures | |
| US5877090A (en) | Selective plasma etching of silicon nitride in presence of silicon or silicon oxides using mixture of NH3 or SF6 and HBR and N2 | |
| KR20010032913A (ko) | 기판으로부터의 유기성 반사 방지 코팅 에칭 시스템 및 방법 | |
| US7510976B2 (en) | Dielectric plasma etch process with in-situ amorphous carbon mask with improved critical dimension and etch selectivity | |
| KR20160102356A (ko) | 10ｎｍ 이하의 패터닝을 달성하기 위한 물질 처리 | |
| WO2003052808A2 (en) | Self-aligned contact etch with high sensitivity to nitride shoulder | |
| JP2988455B2 (ja) | プラズマエッチング方法 | |
| US20110250761A1 (en) | Plasma etching method, plasma etching apparatus, and computer-readable storage medium | |
| KR100595090B1 (ko) | 포토레지스트 마스크를 사용한 개선된 엣칭방법 | |
| US6787475B2 (en) | Flash step preparatory to dielectric etch | |
| KR102580124B1 (ko) | 플라스마 처리 방법 | |
| US6649532B1 (en) | Methods for etching an organic anti-reflective coating | |
| US7150796B2 (en) | Method of removing PECVD residues of fluorinated plasma using in-situ H2 plasma | |
| KR100519675B1 (ko) | 유도 결합 플라즈마 장치를 사용하여 높은 포토레지스트선택비를 구현할 수 있는 식각 방법 | |
| JPH11340213A (ja) | 試料の表面加工方法 | |
| JP3172340B2 (ja) | プラズマ処理装置 | |
| US10229838B2 (en) | Plasma etching method | |
| US11658040B2 (en) | Plasma processing method | |
| US20050098536A1 (en) | Method of etching oxide with high selectivity | |
| JPH07211696A (ja) | ドライエッチング方法 | |
| JPH06132253A (ja) | 窒化珪素膜の反応性イオンエッチング方法 | |
| JP2002367958A (ja) | ドライエッチング方法及びこのドライエッチング方法を用いた半導体装置の製造方法 | |
| KR20030075632A (ko) | 플라즈마를 이용한 반도체 소자의 식각방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130927 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140929 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150930 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180928 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20190925 Year of fee payment: 15 |