KR100645212B1 - 반도체 소자의 산화막 식각 방법 - Google Patents
반도체 소자의 산화막 식각 방법 Download PDFInfo
- Publication number
- KR100645212B1 KR100645212B1 KR1020050132716A KR20050132716A KR100645212B1 KR 100645212 B1 KR100645212 B1 KR 100645212B1 KR 1020050132716 A KR1020050132716 A KR 1020050132716A KR 20050132716 A KR20050132716 A KR 20050132716A KR 100645212 B1 KR100645212 B1 KR 100645212B1
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- etch
- oxide film
- oxide layer
- equipment
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 239000004065 semiconductor Substances 0.000 title abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 52
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 239000002245 particle Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명에 따른 반도체 소자의 산화막 식각 방법은 기판 위에 산화막을 형성하는 단계; 산화막 위에 감광막 패턴을 형성하는 단계; 및 감광막 패턴을 마스크로 하여 산화막을 식각하는 단계;를 포함하는 산화막 식각 방법으로서, 산화막 식각 방법은 식각 량의 변화를 보정하기 위한 보정 값을 기존의 식각 조건에 반영하여 식각하는 것을 특징으로 한다. 여기서, 보정 값은 장비를 일정 시간 동안 사용한 경우 또는 해당 부품을 교체한 경우에, 식각 장비의 소스 파워, 바이어스 파워, 압력 및 가스 유량 등의 조건 등의 변화를 측정하여 정하는 것이 바람직하다. 본 발명은 식각 공정에서 진행성 식각 능력 변화 및 식각 장비의 상태에 따른 식각 량의 변화를 보정함으로써, 식각 량을 정확하게 조정할 수 있다.
산화막 식각, 식각 량 변화
Description
도 1 내지 도 3은 본 발명의 일 실시예에 따른 반도체 소자의 산화막 식각 방법을 순차적으로 나타낸 단면도들이다.
<도면의 주요 부호에 대한 설명>
10: 기판 20: 산화막
20a: 산화막 패턴 30: 반사 방지막
40: 감광막 패턴
본 발명은 반도체 소자의 식각 기술에 관한 것으로서, 좀 더 구체적으로는 식각 공정에서 식각 장비의 상태에 따른 식각 량의 변화를 보정함으로써, 식각 량을 정확하게 조정할 수 있는 반도체 소자의 산화막 식각 방법에 관한 것이다.
반도체 소자 제조 공정에서 식각(Etching) 공정은 웨이퍼 표면에서 원하는 물질을 제거하는 공정으로서, 사진 공정에 의해 형성된 감광막 패턴을 마스크로 하여 감광막으로 덮여 있지 않은 부분을 선택적으로 제거함으로써 원하는 형태의 미 세한 구조물을 형성하는 기술이다.
식각 공정에는 습식 식각(Wet etching)과 건식 식각(Dry etching)이 있다. 그 가운데 건식 식각은 대부분 플라스마(Plasma)를 사용하기 때문에 플라스마 식각이라고도 부른다. 플라스마는 전자나 이온과 같은 하전 입자와 원자나 분자 같은 중성 입자들 간의 상호 작용에서 발생하며, 발생된 하전 입자 및 중성 입자들이 물질을 식각하게 된다.
건식 식각 공정은 일반적으로 식각 공정 장비에 영향을 많이 받는다. 그 중에서도 공정 장비 부품(PART)의 변경에 의하여 영향을 많이 받는다. 예컨대, 새 부품을 교체한 후에는 식각 능력이 현저한 변화가 발생하여 진행성으로 증가 또는 감소하는 경향을 보인다. 이러한 특성은 정확한 식각 량 조절이 필요한 공정에 문제를 발생하게 한다.
이러한 문제를 해결하기 위해서 식각 공정에서 종말점 검출(End Point) 관리를 통하여 식각 량을 자동으로 조정하지만, 절연막의 식각에서 예컨대, 완전 식각이 아니라 타겟(TARGET) 식각이 필요한 경우는 장비의 영향을 그대로 받기 때문에 조절하기가 어렵다.
본 발명은 식각 공정에서 식각 장비의 상태에 따른 식각 량의 변화를 보정함으로써, 식각 량을 정확하게 조정할 수 있는 반도체 소자의 산화막 식각 방법을 제공하는 것이다.
본 발명에 따른 반도체 소자의 산화막 식각 방법은 기판 위에 산화막을 형성하는 단계; 산화막 위에 감광막 패턴을 형성하는 단계; 및 감광막 패턴을 마스크로 하여 산화막을 식각하는 단계;를 포함하는 산화막 식각 방법으로서, 산화막 식각 방법은 식각 량의 변화를 보정하기 위한 보정 값을 기존의 식각 조건에 반영하여 식각하는 것을 특징으로 한다.
여기서, 보정 값은 장비를 일정 시간 동안 사용한 경우 또는 해당 부품을 교체한 경우에, 식각 장비의 소스 파워, 바이어스 파워, 압력 및 가스 유량 등의 조건 등의 변화를 측정하여 정하는 것이 바람직하다.
실시예
이하, 첨부 도면을 참조하여 본 발명의 실시예를 설명한다.
이하의 설명에서는 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 좀 더 명확히 전달하기 위함이다. 마찬가지의 이유로 첨부 도면에서 일부 구성요소는 다소 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 그대로 반영하는 것이 아니다.
도 1 내지 도 3은 본 발명의 실시예에 따른 반도체 소자의 산화막 식각 방법을 설명하기 위한 단면도들이다.
먼저, 도 1을 참조하면, 반도체 기판 또는 웨이퍼(10)에 산화막(20)을 형성한다. 여기서, 산화막(20)은 TEOS(tetraethly orthosilicate) 산화막으로 형성한 다.
다음으로, 도 2에 도시된 바와 같이, 산화막(20) 위에 반사방지막(Anti-reflective coating, ARC, 30)과 감광막(Photoresist)를 형성하고, 노광 장비에서 노광을 진행하여 감광막 패턴(40)을 형성한다.
다음으로, 도 3에 도시된 바와 같이, 감광막 패턴(40)을 마스크로 하여 식각 장비에서 산화막(20)을 식각하여 산화막 패턴(20a)을 형성한다.
여기서, 산화막(20) 식각은 예컨대, 식각 장비의 상태에 따른 식각 량의 변화를 보정하기 위하여 소스 파워(Source Power)를 50 시간 사용할 때마다 40 ~ 50W를 낮춘 조건으로 식각한다.
또한, 바이어스 파워(Bias Power), 압력 및 가스 유량 등의 조건 등도 일정 시간 동안 사용한 이후, 또는 각 조건의 해당 부품을 교체한 이후에 보정 값을 기존의 조건에 더하여 식각한다.
이때, 보정 값은 장비를 일정 시간 동안 사용한 경우 및 해당 부품을 교체한 경우에, 식각 장비의 소스 파워, 바이어스 파워, 압력 및 가스 유량 등의 조건 등의 변화를 측정하여 정한다.
이러한 방법을 사용하면, 진행성 식각 능력 변화 및 식각 장비의 상태에 따른 식각 량의 변화를 보정할 수 있기 때문에 식각 량을 정확하게 조정할 수 있다. 이에 따라, 제품의 정확한 공정 관리를 통해 수율을 향상시킬 수 있다.
본 발명에 따른 반도체 소자의 산화막 식각 방법은 식각 공정에서 진행성 식 각 능력 변화 및 식각 장비의 상태에 따른 식각 량의 변화를 보정함으로써, 식각 량을 정확하게 조정할 수 있다.
발명의 바람직한 실시예에 대해 개시하였으며, 비록 특정 용어들이 사용되었으나 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것이 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
Claims (2)
- 기판 위에 산화막을 형성하는 단계; 상기 산화막 위에 감광막 패턴을 형성하는 단계; 및 상기 감광막 패턴을 마스크로 하여 산화막을 식각하는 단계;를 포함하는 산화막 식각 방법으로서,상기 산화막 식각 방법은 식각 량의 변화를 보정하기 위한 보정 값을 기존의 식각 조건에 반영하여 식각하는 것을 특징으로 하는 반도체 소자의 산화막 식각 방법.
- 제1항에서,상기 보정 값은 장비를 일정 시간 동안 사용한 경우 또는 해당 부품을 교체한 경우에, 식각 장비의 소스 파워, 바이어스 파워, 압력 및 가스 유량 등의 조건 등의 변화를 측정하여 정하는 것을 특징으로 하는 반도체 소자의 산화막 식각 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050132716A KR100645212B1 (ko) | 2005-12-28 | 2005-12-28 | 반도체 소자의 산화막 식각 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050132716A KR100645212B1 (ko) | 2005-12-28 | 2005-12-28 | 반도체 소자의 산화막 식각 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100645212B1 true KR100645212B1 (ko) | 2006-11-10 |
Family
ID=37654408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050132716A KR100645212B1 (ko) | 2005-12-28 | 2005-12-28 | 반도체 소자의 산화막 식각 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100645212B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040098845A (ko) * | 2003-05-16 | 2004-11-26 | 어댑티브프라즈마테크놀로지 주식회사 | 유도 결합 플라즈마 장치를 사용하여 높은 포토레지스트선택비를 구현할 수 있는 식각 방법 |
-
2005
- 2005-12-28 KR KR1020050132716A patent/KR100645212B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040098845A (ko) * | 2003-05-16 | 2004-11-26 | 어댑티브프라즈마테크놀로지 주식회사 | 유도 결합 플라즈마 장치를 사용하여 높은 포토레지스트선택비를 구현할 수 있는 식각 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7008877B2 (en) | Etching of chromium layers on photomasks utilizing high density plasma and low frequency RF bias | |
| TW200845185A (en) | Plasma processing method | |
| CN106158595B (zh) | 半导体器件的形成方法 | |
| JP2014107520A (ja) | プラズマエッチング方法 | |
| JP2007324384A (ja) | 半導体装置の製造方法 | |
| KR101810970B1 (ko) | 에칭 방법 및 에칭 처리 장치 | |
| CN102867745B (zh) | 一种改善晶圆内图案临界尺寸均匀度的蚀刻方法和系统 | |
| CN114724931A (zh) | 一种调控被刻蚀材料侧壁刻蚀斜面角度的刻蚀工艺方法 | |
| WO1999011103A1 (en) | Method for controlling plasma processor | |
| KR20190030182A (ko) | 자기 정렬된 다중 패터닝을 위한 선택적 산화물 에칭 방법 | |
| KR100645212B1 (ko) | 반도체 소자의 산화막 식각 방법 | |
| CN101441407B (zh) | 光刻尺寸超规格的修正刻蚀方法 | |
| KR20000057762A (ko) | 크롬 마스크 형성 방법 | |
| US7674350B2 (en) | Feature dimension control in a manufacturing process | |
| JPH11243077A (ja) | プラズマ処理方法およびプラズマ処理装置 | |
| KR100190178B1 (ko) | 반도체 장치의 제조방법 및 반도체 장치의 제조장치 | |
| JP2012521659A (ja) | プラズマエッチング法 | |
| JP3319568B2 (ja) | プラズマエッチング方法 | |
| US7622051B1 (en) | Methods for critical dimension control during plasma etching | |
| JP2002333702A (ja) | プラズマエッチング方法及びフォトマスクの製造方法 | |
| US20100105207A1 (en) | Method for forming fine pattern of semiconductor device | |
| JP5063535B2 (ja) | プラズマ処理方法 | |
| JP2006080375A (ja) | 半導体集積装置製造用のプラズマ処理方法 | |
| JP2010062212A (ja) | 半導体装置の製造方法 | |
| KR20020057688A (ko) | 플라즈마형 에칭 장비의 전력 인가 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111020 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |