JP2006202852A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006202852A
JP2006202852A JP2005010732A JP2005010732A JP2006202852A JP 2006202852 A JP2006202852 A JP 2006202852A JP 2005010732 A JP2005010732 A JP 2005010732A JP 2005010732 A JP2005010732 A JP 2005010732A JP 2006202852 A JP2006202852 A JP 2006202852A
Authority
JP
Japan
Prior art keywords
wiring
plug
insulating film
interlayer insulating
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005010732A
Other languages
English (en)
Inventor
Takayo Kobayashi
貴世 小林
Takamasa Usui
孝公 臼井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005010732A priority Critical patent/JP2006202852A/ja
Priority to US11/333,361 priority patent/US7898084B2/en
Publication of JP2006202852A publication Critical patent/JP2006202852A/ja
Priority to US12/659,878 priority patent/US20100244254A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】ストレスマイグレーションによる動作不良を抑制すること。
【解決手段】第１の層間絶縁膜１３に形成された配線溝に第１のバリアメタル層１４とＣｕを主とする配線材１５が埋め込まれて下層配線１６が形成されている。第１の層間絶縁膜１３及び下層配線１６上に絶縁膜１７，１８が形成されている。絶縁膜１７，１８に形成されたホール内に第２のバリアメタル層２０とＣｕを主とするプラグ材２１が埋め込まれてヴィアプラグ２２ａ，及びスリット状ダミープラグ２２ｂが形成されている。スリット状ダミープラグ２２ｂは上層配線２６ａに接続しない。
【選択図】 図２

Description

本発明は、ダマシン構造を用いたＣｕ多層配線技術を持った半導体装置に関し、配線の信頼性不良であるＳＭ不良向上のために使用されるものである。
従来、Ｃｕダマシン配線の信頼性不良であるストレスマイグレーション（ＳＭ）不良は、Ｃｕ配線を持つデバイスの高温長時間放置により、成膜時に出来たＣｕの空孔がＶｉａ中又はＶｉａ下の下層配線部に移動しＣｕが消失し発生するボイドが原因と考えられる。ＳＭ不良を抑制するために、複数のヴィアプラグを同一配線接続部に形成するマルチヴィアプラグが用いられている（特許文献１）。また、複数のダミーヴィアプラグを有する構造も提案されている（特許文献２）。しかし従来の方法では、接続すべきヴィアプラグに不良が生じる可能性もあり、完全な対策ではない。
特開平１１−７４２７１号公報 特開２００４−１１９９６９号公報
本発明の目的は、ストレスマイグレーション不良の発生による動作不良の発生を抑制し得る半導体装置を提供することにある。
本発明は、上記目的を達成するために以下のように構成されている。
本発明の一例に係わる半導体装置は、半導体基板上に形成された第１の層間絶縁膜と、前記第１の層間絶縁膜に形成された第１の溝内に形成された第１のバリアメタル層とＣｕを主とする第１の配線材とを具備する下層配線と、第１の層間絶縁膜及び下層配線層上に形成され、前記下層配線に接続するヴィアホールが形成されている第２の層間絶縁膜と、前記ヴィアホール内に形成された第２のバリアメタル層とプラグ材とを具備するプラグと、前記第２の層間絶縁膜及びプラグ上に形成され、前記プラグに接続する第２の溝が形成されている第３の層間絶縁膜と、前記第２の溝内に形成された第３のバリアメタル層とＣｕを主とする第２の配線材とを具備する上層配線と、前記下層配線及び上層配線の一方に接続する前記第２の層間絶縁膜に形成されたダミーヴィアホール内に埋め込まれた前記第２のバリアメタル層と前記プラグ材とを具備するダミープラグとを具備してなる半導体装置であって、前記ダミープラグの短径は、最小配線系デザインルールの最小線幅以上、且つヴィア系デザインルールの最小系幅以下であり、前記ダミープラグの長径は最小配線系デザインルールの最短配線長さ以上であることを特徴とする。
本発明の一例に係わる半導体装置は、半導体基板上に形成された第１の層間絶縁膜と、前記第１の層間絶縁膜に形成された第１の溝内に形成された第１のバリアメタル層とＣｕを主とする第１の配線材とを具備する下層配線と、第１の層間絶縁膜及び下層配線層上に形成され、前記下層配線に接続するヴィアホール及びダミーヴィアホール、並びに前記ヴィアホールに接続し，前記ダミーヴィアホールが形成されていない領域に形成された第２の溝を具備する第２の層間絶縁膜と、前記ヴィアホール及び前記第２の溝内に形成された第２のバリアメタル層とＣｕを主とする第２の配線材とを具備する上層配線と、前記ダミーヴィアホール内に形成された前記第３のバリアメタル層とＣｕを主とする第２のプラグ材とを具備する第２のダミープラグとを具備してなる半導体装置であって、前記ダミープラグの短径は、最小配線系デザインルールの最小線幅以上、且つヴィア系デザインルールの最小系幅以下であり、前記ダミープラグの長径は最小配線系デザインルールの最短配線長さ以上であることを特徴とする。
本発明の一例に係わる半導体装置は、半導体基板上に形成された第１の層間絶縁膜と、前記第１の層間絶縁膜に形成された第１のヴィアホール内に形成された第１のプラグと、第１のプラグ上に形成された第２の層間絶縁膜と、前記第２の層間絶縁膜に形成された第１の溝内に形成された配線であって、前記配線は第１のバリアメタル層とＣｕを主とする第１の配線材とを具備し、前記配線は前記第１のプラグに接続する配線と、前記配線上に形成された前記配線に接続する第２のプラグと、前記第２の層間絶縁膜に形成された第２の溝内に形成された第２のバリアメタル層とＣｕを主とする第２の配線材とを具備するダミー配線であって、前記ダミー配線は前記配線の第１の配線材に接続し、前記ヴィアプラグが形成される領域以外の領域に形成されるダミー配線とを具備し、前記ダミー配線は最小配線系デザインルールの最小線幅以下の線幅であることを特徴とする。
本発明によれば、ダミープラグまたはダミー配線でストレスマイグレーション不良を誘発させて、ヴィアプラグでの不良を回避し、動作不良の発生抑制することができる。
本発明の実施の形態を以下に図面を参照して説明する。
図１及び図２は、本発明の一実施形態に係わる半導体素子の製造工程を示す断面図である。
図１（ａ）に示すように、半導体基板１１上に第１の層間絶縁膜１２を形成する。第１の層間絶縁膜１２上に第２の層間絶縁膜１３を形成する。第２の層間絶縁膜１３にダマシン法を用いて第１のバリアメタル層１４及びＣｕを主とする配線材１５を埋め込み、下層配線１６を形成する。
図１（ｂ）に示すように、第２の層間絶縁膜１３上に下層Ｃｕ拡散防止絶縁膜１７及び第３の層間絶縁膜１８を順次堆積する。図１（ｃ）に示すように、リソグラフィ技術を用いて、第３の層間絶縁膜１８にヴィアホール１９ａ、スリット状のダミートレンチ１９ｂ、ダミーヴィアホール１９ｃを形成する。ダミートレンチ１９ｂの短径は、最小配線系デザインルールの最小線幅以上、且つヴィア系デザインルールの最小系幅以下であり、ダミートレンチ１９ｂの長径は最小配線系デザインルールの最短配線長さ以上である。たとえばある世代の最小ヴィア径が１２０ｎｍの場合、同世代の配線は幅９０ｎｍで長さ２００ｎｍが可能である。
下層配線が無い部分に形成されたダミーヴィアホール１９ｃは、底にトレンチング等異常形状が発生している。また、ダミートレンチ１９ｂの形成時、配線材１５にダメージを与えることにより配線材１５にヴォイドが発生するＳＭ不良を起こし易くする。
図１（ｄ）に示すように、ダマシン法を用いてヴィアホール１９ａ、ダミートレンチ１９ｂ及びダミーヴィアホール１９ｃ内に第２のバリアメタル層２０及びＣｕを主とするプラグ材２１を埋め込む。なお、符号２２ａはヴィアホール１９ａに埋め込まれたヴィアプラグ、符号２２ｂはダミートレンチ１９ｂに埋め込まれたスリット状ダミープラグである。図３にスリット状ダミープラグ２２ｂの平面図を示す。
幅が狭いスリット状ダミープラグ２２ｂでは第２のバリアメタル層２０とプラグ材２１とのカバレッジが悪い。その結果、ヴォイド発生または下層Ｃｕ拡散防止絶縁膜１７及び第３の層間絶縁膜１８と第２のバリアメタル層２０との界面に密着性劣化が起こりやすい。また、底に異常形状が発生しているダミーヴィアホール１９ｃ内に埋め込まれた第２のバリアメタル層２０とプラグ材２１もカバレッジが悪い。よって、ヴォイド発生または下層Ｃｕ拡散防止絶縁膜１７及び第３の層間絶縁膜１８と第２のバリアメタル層２０との界面に密着性劣化が起こりやすい。
図２（ｅ）に示すように、第３の層間絶縁膜１８上に第４の層間絶縁膜２３を堆積する。図２（ｆ）に示すように、第４の層間絶縁膜２３に配線溝を形成し、ダマシン法を用いて配線溝内に第３のバリアメタル層２４及びＣｕを主とする配線材２５を埋め込み、上層配線２６ａ，２６ｂを形成する。
下層配線１６に接続するスリット状ダミープラグ２２ｂは、上層配線２６ａ，２６ｂに接続しない。
本実施形態では、第２のバリアメタル層２０のカバレッジ不良やプラグ材２１の埋め込み不良，絶縁膜からのストレスによる密着性不良などのヴィア２２ｂを形成する。また、底のトレンチングにより配線材１５が局所的にダメージを形成する。これらにより、ヴィア２２ｂでヴィア吸い上がり，ヴィアプラグ底のＣｕ欠落などの不良を誘発させる。その結果、ヴィアプラグ２２ａでの不良の発生が起こりにくくなり、ストレスマイグレーションによる動作不良を抑制することができる。
なお、図４に示すように、デュアルダマシン法を用いて、上層配線２６ａ，２６ｂ、プラグ２２ａ、ダミープラグ２２ｂを形成しても良い。図４は、本発明の一実施形態に係わる半導体装置の構成を示す断面図である。デュアルダマシン法によって形成した場合、上層配線２６ａ，２６ｂ、プラグ２２ａ、ダミープラグ２２ｂは、第３の層間絶縁膜１８，下層Ｃｕ拡散防止絶縁膜に形成される。また、上層配線２６ａ，２６ｂ、プラグ２２ａ、ダミープラグ２２ｂは、一層の層間絶縁膜１８に形成されていたが、２層以上の層間絶縁膜に形成されていても良い。
なお、上層配線及び下層配線に接続しない領域にダミー配線を形成しても同様な効果を得ることが出来る。図５は、本発明の一実施形態に係わる半導体装置の製造工程を示す平面図である。図５（ａ）に示すように、図示されない半導体基板上の第２の層間絶縁膜１３に配線溝を形成し、ダマシン法を用いて配線溝内に第１のバリアメタル層１４及びＣｕを主とする配線材１５を埋め込み、下層配線１６を形成する。下層配線１６は下層に形成された図示されない第１のプラグに接続されている。図５（ｂ）に示すように、第２の層間絶縁膜１３にダミー配線溝３１を形成する。ダミー配線溝３１は配線材１５に接続している。ダミー配線溝３１は、平面において第１のプラグ及び上層に形成される第２のプラグが形成される領域以外の領域に形成される。図５（ｃ）に示すように、ダマシン法を用いてダミー配線溝３１内にバリアメタル層３２及びＣｕを主とする配線材３３を埋め込んで、ダミー配線３４を形成する。なお、ダミー配線３４は最小配線系デザインルール配線幅以下とする。このようにすると、ヴォイド発生または密着性劣化が起こりやすくなるため、ヴィアプラグでの不良を回避し、動作不良の発生を抑制することができる。
なお、本発明は、上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、種々変形して実施することが可能である。
本発明の一実施形態に係わる半導体装置の製造工程を示す断面図。 本発明の一実施形態に係わる半導体装置の製造工程を示す断面図。 本発明の一実施形態に係わる半導体装置の構成を示す平面図。 本発明の一実施形態に係わる半導体装置の構成を示す断面図。 本発明の一実施形態に係わる半導体装置の製造工程を示す断面図。
符号の説明
１１…半導体基板，１２…第１の層間絶縁膜，１３…第２の層間絶縁膜，１４…第１のバリアメタル層，１５…配線材，１６…下層配線，１７…拡散防止絶縁膜，１８…第３の層間絶縁膜，１９ａ…ヴィアホール，１９ｂ…ダミートレンチ，１９ｃ…ダミーヴィアホール，２０…第２のバリアメタル層，２１…プラグ材，２２ａ…ヴィアプラグ，２２ｂ…スリット状ダミープラグ，２３…第４の層間絶縁膜，２４…第３のバリアメタル層，２５…配線材

Claims (3)

  1. 半導体基板上に形成された第１の層間絶縁膜と、
    前記第１の層間絶縁膜に形成された第１の溝内に形成された第１のバリアメタル層とＣｕを主とする第１の配線材とを具備する下層配線と、
    第１の層間絶縁膜及び下層配線層上に形成され、前記下層配線に接続するヴィアホールが形成されている第２の層間絶縁膜と、
    前記ヴィアホール内に形成された第２のバリアメタル層とプラグ材とを具備するプラグと、
    前記第２の層間絶縁膜及びプラグ上に形成され、前記プラグに接続する第２の溝が形成されている第３の層間絶縁膜と、
    前記第２の溝内に形成された第３のバリアメタル層とＣｕを主とする第２の配線材とを具備する上層配線と、
    前記下層配線及び上層配線の一方に接続する前記第２の層間絶縁膜に形成されたダミーヴィアホール内に埋め込まれた前記第２のバリアメタル層と前記プラグ材とを具備するダミープラグとを具備してなる半導体装置であって、
    前記ダミープラグの短径は、最小配線系デザインルールの最小線幅以上、且つヴィア系デザインルールの最小系幅以下であり、前記ダミープラグの長径は最小配線系デザインルールの最短配線長さ以上であることを特徴とする半導体装置。
  2. 半導体基板上に形成された第１の層間絶縁膜と、
    前記第１の層間絶縁膜に形成された第１の溝内に形成された第１のバリアメタル層とＣｕを主とする第１の配線材とを具備する下層配線と、
    第１の層間絶縁膜及び下層配線層上に形成され、前記下層配線に接続するヴィアホール及びダミーヴィアホール、並びに前記ヴィアホールに接続し，前記ダミーヴィアホールが形成されていない領域に形成された第２の溝を具備する第２の層間絶縁膜と、
    前記ヴィアホール及び前記第２の溝内に形成された第２のバリアメタル層とＣｕを主とする第２の配線材とを具備する上層配線と、
    前記ダミーヴィアホール内に形成された前記第３のバリアメタル層とＣｕを主とする第２のプラグ材とを具備する第２のダミープラグとを具備してなる半導体装置であって、
    前記ダミープラグの短径は、最小配線系デザインルールの最小線幅以上、且つヴィア系デザインルールの最小系幅以下であり、前記ダミープラグの長径は最小配線系デザインルールの最短配線長さ以上であることを特徴とする記載の半導体装置。
  3. 半導体基板上に形成された第１の層間絶縁膜と、
    前記第１の層間絶縁膜に形成された第１のヴィアホール内に形成された第１のプラグと、
    第１のプラグ上に形成された第２の層間絶縁膜と、
    前記第２の層間絶縁膜に形成された第１の溝内に形成された配線であって、前記配線は第１のバリアメタル層とＣｕを主とする第１の配線材とを具備し、前記配線は前記第１のプラグに接続する配線と、
    前記配線上に形成された前記配線に接続する第２のプラグと、
    前記第２の層間絶縁膜に形成された第２の溝内に形成された第２のバリアメタル層とＣｕを主とする第２の配線材とを具備するダミー配線であって、前記ダミー配線は前記配線の第１の配線材に接続し、前記ヴィアプラグが形成される領域以外の領域に形成されるダミー配線とを具備し、
    前記ダミー配線は最小配線系デザインルールの最小線幅以下の線幅であることを特徴とする半導体装置。
JP2005010732A 2005-01-18 2005-01-18 半導体装置 Pending JP2006202852A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005010732A JP2006202852A (ja) 2005-01-18 2005-01-18 半導体装置
US11/333,361 US7898084B2 (en) 2005-01-18 2006-01-18 Semiconductor device
US12/659,878 US20100244254A1 (en) 2005-01-18 2010-03-24 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005010732A JP2006202852A (ja) 2005-01-18 2005-01-18 半導体装置

Publications (1)

Publication Number Publication Date
JP2006202852A true JP2006202852A (ja) 2006-08-03

Family

ID=36755670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005010732A Pending JP2006202852A (ja) 2005-01-18 2005-01-18 半導体装置

Country Status (2)

Country Link
US (2) US7898084B2 (ja)
JP (1) JP2006202852A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033527A (ja) * 2010-07-28 2012-02-16 Fujitsu Semiconductor Ltd 配線構造及び配線構造の形成方法
JP2021180333A (ja) * 2020-08-06 2021-11-18 ラピスセミコンダクタ株式会社 半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101887200B1 (ko) 2012-03-15 2018-08-09 삼성전자주식회사 반도체 소자
KR102434434B1 (ko) 2016-03-03 2022-08-19 삼성전자주식회사 반도체 소자
KR102344320B1 (ko) * 2017-08-11 2021-12-28 삼성전자주식회사 더미 콘택을 갖는 반도체 소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003152077A (ja) * 2001-11-15 2003-05-23 Hitachi Ltd 半導体装置および半導体装置の製造方法
JP2004253688A (ja) * 2003-02-21 2004-09-09 Sony Corp 半導体装置及びその製造方法
JP2004273523A (ja) * 2003-03-05 2004-09-30 Renesas Technology Corp 配線接続構造
JP2004356315A (ja) * 2003-05-28 2004-12-16 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174271A (ja) 1997-08-29 1999-03-16 Sanyo Electric Co Ltd 半導体装置
DE19825497C1 (de) 1998-06-08 1999-06-24 Hoechst Trevira Gmbh & Co Kg Flammhemmende Trägereinlage und diese enthaltende, mit Bitumen beschichtete Bahn
TWI233145B (en) * 2002-09-03 2005-05-21 Toshiba Corp Semiconductor device
US6861686B2 (en) * 2003-01-16 2005-03-01 Samsung Electronics Co., Ltd. Structure of a CMOS image sensor and method for fabricating the same
JP4454242B2 (ja) * 2003-03-25 2010-04-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP4102246B2 (ja) * 2003-04-28 2008-06-18 株式会社東芝 半導体装置及びその製造方法
JP2005038971A (ja) * 2003-07-17 2005-02-10 Ebara Corp 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003152077A (ja) * 2001-11-15 2003-05-23 Hitachi Ltd 半導体装置および半導体装置の製造方法
JP2004253688A (ja) * 2003-02-21 2004-09-09 Sony Corp 半導体装置及びその製造方法
JP2004273523A (ja) * 2003-03-05 2004-09-30 Renesas Technology Corp 配線接続構造
JP2004356315A (ja) * 2003-05-28 2004-12-16 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033527A (ja) * 2010-07-28 2012-02-16 Fujitsu Semiconductor Ltd 配線構造及び配線構造の形成方法
JP2021180333A (ja) * 2020-08-06 2021-11-18 ラピスセミコンダクタ株式会社 半導体装置

Also Published As

Publication number Publication date
US7898084B2 (en) 2011-03-01
US20060170109A1 (en) 2006-08-03
US20100244254A1 (en) 2010-09-30

Similar Documents

Publication Publication Date Title
JP2008311504A (ja) 半導体集積回路
JP2006202852A (ja) 半導体装置
JP5291310B2 (ja) 半導体装置の製造方法
JP2011023516A (ja) 半導体装置
JP4082236B2 (ja) 半導体装置及びその製造方法
CN100356563C (zh) 半导体器件及其制造方法
JP2007173761A (ja) 半導体素子の製造方法
KR100764054B1 (ko) 금속배선 및 그 형성 방법
JP2005150389A (ja) 半導体装置
JP2010080773A (ja) 半導体装置
JP2009123776A (ja) 半導体装置および半導体装置の製造方法
JP2005197740A (ja) 半導体素子の銅配線の形成方法
JP2010171291A (ja) 半導体装置および半導体装置の製造方法
JP2009060034A (ja) 半導体装置
JP2009016619A (ja) 半導体装置及びその製造方法
JP5362970B2 (ja) 半導体装置の製造方法
KR20100036008A (ko) 반도체 소자의 금속배선 형성방법
JP2007188911A (ja) 半導体装置と半導体装置の製造方法
JP2009111134A (ja) 半導体装置およびその製造方法
JP2006196820A (ja) 半導体装置及びその製造方法
JP2007027234A (ja) 半導体装置及びその製造方法
JP2010003894A (ja) 半導体装置の製造方法及び半導体装置
JP2004047526A (ja) 半導体装置およびその製造方法
JP2005057063A (ja) 電子デバイス及びその製造方法
KR100452315B1 (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100330