JP4102246B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4102246B2 JP4102246B2 JP2003123737A JP2003123737A JP4102246B2 JP 4102246 B2 JP4102246 B2 JP 4102246B2 JP 2003123737 A JP2003123737 A JP 2003123737A JP 2003123737 A JP2003123737 A JP 2003123737A JP 4102246 B2 JP4102246 B2 JP 4102246B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- layer
- wiring
- support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/062—Manufacture or treatment of conductive parts of the interconnections by smoothing of conductive parts, e.g. by planarisation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/072—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising air gaps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
- H10W20/46—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts comprising air gaps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
- H10W20/48—Insulating materials thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/495—Capacitive arrangements or effects of, or between wiring layers
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、詳しくは、多層配線構造を有し、かつ配線間の領域が低強度の材料により充填された半導体装置に関する。
【０００２】
【従来の技術】
近年、半導体装置の微細化および高集積化に対応するべく、多層配線構造が採用されている。図２３は、従来の多層配線構造を有する半導体装置を概略的に示す断面図である。図２３に示すように、半導体基板１０１の表面に配線層１０２ａ、１０２ｂ、１０２ｃが形成される。層間絶縁膜１０３の表面には、配線層１０４ａ、１０４ｂが設けられる。配線層１０４ａ、１０４ｂは、接続プラグ１０５ａ、１０５ｂにより配線層１０２ｂ、１０２ｃと接続される。
【０００３】
半導体装置を構成する絶縁膜および導電膜により寄生抵抗、寄生容量が形成され、これら寄生抵抗および寄生容量によりＲＣ遅延が発生する。ＲＣ遅延による影響を低減するために、例えば比誘電率が２．５程度以下の低誘電率材料による層間絶縁膜を使用することが検討されている。低誘電率材料として、例えば、多孔質ＳｉＯＣ（カーボン含有シリコン酸化膜）等が用いられる。
【０００４】
配線層間の容量を低下するために、いわゆる空中配線構造も検討されている。空中配線構造は、層間絶縁膜に相当する領域が、真空であるか、または気体が封入された状態にある。空中配線構造を採用することにより、配線間の領域の比誘電率を大きく低下することが可能である。
【０００５】
この出願の発明に関連する先行技術文献情報としては次のものがある。
【０００６】
【特許文献１】
特開平11-307633号公報
【０００７】
【特許文献２】
特開2000-294633号公報
【０００８】
【発明が解決しようとする課題】
ところで、比誘電率の低い材料は概して強度が低いため、層間絶縁膜に低誘電率材料を用いることにより、以下の問題が生じる。
【０００９】
まず、ＣＭＰ（Chemical Mechanical Polish）を用いて表面を平坦化する際、層間絶縁膜１０３が上方からかかる圧力に耐えられない部位が生じる。このため、図２４に示すように、特に下に接続プラグが形成されていない配線層１０４ａの周囲の層間絶縁膜１０３に亀裂が生じる。また、多層配線構造が高層化することに伴い、低層、すなわち半導体基板１０１近傍の層間絶縁膜１０３が、上からの荷重に耐えられない場合が生じる。この場合も、低層の層間絶縁膜１０３に亀裂が生じる。
【００１０】
また、製造工程中の熱処理後に冷却されることにより、半導体装置の各部位は、材料に応じて方向および力が異なる応力を生じる。従来、配線層１０４ｂにかかる応力は、層間絶縁膜１０３が生じる応力により、相殺されていた。しかし、層間絶縁膜１０３として低強度材料が用いられる場合、配線層１０４ｂは、層間絶縁膜１０３からの十分な応力を得られないため、分断される可能性がある。
【００１１】
空中配線構造が用いられた場合、層間絶縁膜１０３に該当する領域の強度は、低強度の層間絶縁膜１０３の場合よりも、さらに低い。このため、低強度の層間絶縁膜１０３を用いたことに起因した上記問題は、より顕著となる。
【００１２】
本発明は、上記課題を解決するためになされたものであり、その目的とするところは、多層配線構造を有する半導体装置において、低強度の層間絶縁膜が使用された場合および空中配線構造が採用された場合、層間絶縁膜に亀裂が生じたり、配線層が分断されたりすることを回避可能な半導体装置およびその製造方法を提供しようとするものである。
【００１５】
【課題を解決するための手段】
本発明の第１の視点による半導体装置の製造方法は、導電性領域を有する下地部分を形成し、前記下地部分上に層間絶縁膜を堆積し、前記層間絶縁膜内に、その上面から前記下地部分に達する第１貫通孔を形成し、前記第１貫通孔を埋め込むとともに前記層間絶縁膜上に亘るように、前記層間絶縁膜よりもヤング率が高い絶縁膜を形成することにより支持プラグ及び支持層を形成し、前記支持層として働く絶縁膜及び前記層間絶縁膜に、その上面から前記導電性領域に達する第２貫通孔を形成し、前記支持層として働く絶縁膜及び前記層間絶縁膜の表面に、底部が前記第２貫通孔と接続されるとともに前記第１貫通孔に埋め込まれた支持プラグとして働く絶縁膜に達する配線溝を形成し、前記第２貫通孔及び前記配線溝を導電膜で埋め込むことにより接続プラグと配線層を形成する。
【００１６】
本発明の第２の視点による半導体装置の製造方法は、導電性領域を有する下地部分を形成し、前記下地部分上に層間絶縁膜を堆積し、前記層間絶縁膜内に、その上面から前記下地部分に達する第１貫通孔を形成し、前記第１貫通孔を埋め込むとともに前記層間絶縁膜上に亘るように、絶縁膜を形成することにより支持プラグ及び支持層を形成し、前記支持層として働く絶縁膜及び前記層間絶縁膜に、その上面から前記導電性領域に達する第２貫通孔を形成し、前記支持層として働く絶縁膜及び前記層間絶縁膜の表面に、底部が前記第２貫通孔と接続されるとともに前記第１貫通孔に埋め込まれた支持プラグとして働く絶縁膜に達する配線溝を形成し、前記第２貫通孔及び前記配線溝を導電膜で埋め込むことにより接続プラグと配線層を形成し、前記支持層及び前記配線層上にストッパー層を形成し、前記ストッパー層及び前記支持層の一部に開口を形成し、前記開口を介して前記層間絶縁膜を除去する。
【００１７】
更に、本発明に係る実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施の形態に示される全構成要件から幾つかの構成要件が省略されることで発明が抽出された場合、その抽出された発明を実施する場合には省略部分が周知慣用技術で適宜補われるものである。
【００１８】
【発明の実施の形態】
以下に本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
【００１９】
（第１実施形態）
図１は、本発明の第１実施形態に係る半導体装置を概略的に示す断面図である。図１に示すように、半導体装置１は、多層配線構造を有する。
【００２０】
半導体装置１は、半導体基板（下地部分）２を有する。半導体基板２の材料として、例えばシリコン（Ｓｉ）が用いられる。半導体基板２の表面には、ダマシン構造の１層目の配線層１１ａ、配線層１１ｂ（第１導電性領域）、配線層１１ｃ（第２導電性領域）が設けられる。配線層１１ａ、１１ｂ、１１ｃ（以下、特に明示しない限り包括的に配線層１１）は、例えばアルミニウム（Ａｌ）、銅（Ｃｕ）等により構成される。銅を用いることにより、配線層１１の抵抗を低下させることができる。また、配線層１１の周囲にバリアメタル（図示せぬ）が設けられた構造とすることもできる。
【００２１】
配線層１１の表面を含む半導体基板２上の全面にストッパー層１２が設けられる。ストッパー層１２の材料として、例えば窒化シリコン（Ｓｉ3Ｎ4、ＳｉＮ）が用いられる。ストッパー層１２は、配線層１１からの金属成分が拡散する機能、およびオーバーエッチングを防止する機能を有する。これらの機能を確保する観点から、ストッパー層１２は、５００Ａ程度の膜厚を有する。
【００２２】
半導体基板２の上方（ストッパー層１２上）の領域（第１領域）には、１層目の層間絶縁膜１３が設けられる。層間絶縁膜１３の材料として、例えば比誘電率が２．６程度以下の低誘電率材料が用いられる。具体的には、多孔質ＳｉＯＣ、有機膜、多孔質有機膜が用いられる。
【００２３】
層間絶縁膜１３内に、柱状の接続プラグ（ビア）２１ａ、接続プラグ２１ｂが設けられる。接続プラグ２１ａ、２１ｂ（以下、特に明示しない限り包括的にシ接続プラグ２１）は、ストッパー層１２まで達する。層間絶縁膜１３内には、また、支持プラグ２２ａ、支持プラグ２２ｂ、支持プラグ２２ｃが設けられる。支持プラグ２２は、層間絶縁膜１３より硬い物質により実質的に構成される。支持プラグ２２ａ、２２ｂ、２２ｃ（以下、特に明示しない限り包括的に支持プラグ２２）は、例えば接続プラグ２１と同様に柱状の形状を有し、層間絶縁膜１３の高さ方向に沿って設けられる。支持プラグ２２については、後に詳述する。
【００２４】
層間絶縁膜１３上の全面には、支持層２３が設けられる。支持層２３は、支持プラグ２２と実質的に同じ材料から構成される。支持層２３は、ＣＭＰ工程時にかかる圧力、２層目の層間絶縁膜３１以上の層からかかる荷重を緩和する機能を有する。また、後に詳述するように、層間絶縁膜１３の強度を補強する機能を有する。これらの機能を確保する観点から、支持層２３は、５ｎｍ〜３００ｎｍ、好ましくは３０ｎｍ〜１５０ｎｍの厚さを有する。
【００２５】
支持層２３の表面から層間絶縁膜１３の上部一部分に亘る部分に、２層目の配線層２４ａ、２４ｂ（以下、特に明示しない限り包括的に配線層２４）が設けられる。配線層２４の上面と支持層２３の上面とは実質的に同じ高さを有する。配線層２４ａは、図面に垂直な方向に延在している。配線層２４ｂは、接続プラグ２１ａ、２１ｂを介して１層目の配線層１１ｂ、１１ｃとそれぞれ電気的に接続される。２層目の配線層２４、接続プラグ２１は、例えば１層目の配線層１１と同じ材料から構成される。また、図示せぬバリアメタルを有する構造とすることもできる。
【００２６】
支持層２３および配線層２４ａの上には、２層目の層間絶縁膜３１が所望により設けられる。図１において、説明の簡略化のため記載していないが、層間絶縁膜３１内にさらに配線層を設けること、および層間絶縁膜３１上にさらなる層間絶縁膜および配線層を設けることが可能である。さらに、２層目の層間絶縁膜３１より上の構造に、１層目の層間絶縁膜１３および支持プラグ２２と同様の構造を任意に適用することももちろん可能である。この場合、図１の半導体基板２が２層目の層間絶縁膜３１に対応して、その他の部分は、図１に示す構造と同じになる。２層目の層間絶縁膜３１に関する、以上の記載は、第２実施形態以降についても適用される。
【００２７】
次に、支持プラグ２２について、以下に説明する。支持プラグ２２は、層間絶縁膜１３にかかる圧力を緩和することにより、層間絶縁膜１３に亀裂、分断等が生じることを防止する機能を有する。また、層間絶縁膜１３と配線層２４との応力の違いにより、配線層が熱工程後に、延在方向に沿って分断されることを防止する機能を有する。
【００２８】
支持プラグ２２を構成は、以下に示すように、層間絶縁膜１３の構成、配置、強度、材料等を考慮して決定される。また、層間絶縁膜１３にかかる荷重が十分緩和され、且つ配線層２４が分断されないような面積、配置間隔を有するように決定される。
【００２９】
支持プラグ２２の具体的な構成の１つとして、例えば、層間絶縁膜１３より硬い物質により構成される。層間絶縁膜１３より硬い物質の構成の１つとして、支持プラグ２２は、層間絶縁膜１３のヤング率より大きいヤング率を有する。具体的には、層間絶縁膜１３のヤング率の２倍以上とされる。このようなヤング率を有する材料として、例えばシリコン酸化膜（ＳｉＯ2、ＳｉＯ）、ＳｉＮ、シリコン炭化膜（ＳｉＣ）、ＳｉＯＣが用いられる。
【００３０】
また、支持プラグ２２の具体的な構成の１つとして、支持プラグ２２の幅（配線層の延在方向と交わる方向）Ｘは、配線層２４の幅（配線層の延在方向と交わる方向）Ａの１％〜１００％、好ましくは１０％〜５０％、より好ましくは１０％〜３０％である。
【００３１】
また、支持プラグ２２の具体的な構成の１つとして、支持プラグ２２は、層間絶縁膜１３内の、接続プラグ２１が設けられていない領域に、少なくとも設けられる。また、支持プラグ２２は配線層２４に沿って複数設けられる（図１では２本を例示）。支持プラグ２２の相互間の間隔は、配線層２４の延在方向の長さＹ、および配線層２４の長さＢに応じて決定することができる。一例として、長さＹの０．０５％〜５０％、好ましくは１％〜５０％、さらに好ましくは１０％〜３０％の距離ごとに設けられる。
【００３２】
また、支持プラグ２２の具体的な構成の１つとして、配線層２４の底面積のうちで接続プラグ２１が設けられていない領域の面積の１％〜８０％、好ましくは５％〜３０％、さらに好ましくは１０％〜２０％の領域に支持プラグ２２が設けられるように、各支持プラグ２２の断面積、間隔等を決定しても良い。
【００３３】
なお、上記したように、支持プラグ２２は層間絶縁膜１３より硬い物質により構成される。概して、硬度が高い物質であるほど、比誘電率が増加する。このため、支持プラグ２２を多く設けすぎると、配線層１１と配線層２４との間の領域の比誘電率が、全体として増大する。したがって、この領域の所望の比誘電率を得られるとともに、層間絶縁膜１３にかかる圧力が十分に緩和されるように、支持プラグ２２の構成を決定するとよい。
【００３４】
次に、上記構成の半導体装置１の製造方法について、図１〜図７を参照して説明する。まず、図２に示すように、半導体基板２の表面に、１層目の配線層１１ａ、１１ｂ、１１ｃ用の配線溝が、リソグラフィー工程、およびＲＩＥ(Reactive Ion Etching)等のエッチング技術を用いて形成される。次に、半導体基板２上の全面に配線層１１ａ、１１ｂ、１１ｃの材料膜が堆積されることにより、配線溝がこの材料膜により埋め込まれる。次に、半導体基板２上の余分な材料膜がＣＭＰ法等を用いて除去される。この結果、配線層１１ａ、１１ｂ、１１ｃが形成される。
【００３５】
次に、図３に示すように、配線層１１上を含む半導体基板２上の全面に、例えばＣＶＤ（Chemical Vapor Deposition）法、スパッタリング法、塗布法等（以下、単に公知の方法）を用いてストッパー層１２が形成される。次に、ストッパー層１２上に、公知の方法を用いて層間絶縁膜１３が形成される。次に、支持プラグ２２ａ、２２ｂ、２２ｃが形成される予定の領域の層間絶縁膜１３内に、リソグラフィ−工程およびエッチング技術を用いて、ビアホール（第２貫通孔）４１ａ、４１ｂ、４１ｃが形成される。
【００３６】
次に、図４に示すように、半導体基板２上の全面に例えば公知の方法により、支持プラグ２２ａ、２２ｂ、２２ｃ、および支持層２３の材料膜が堆積される。この材料膜によりビアホール（第１貫通孔）４１ａ、４１ｂ、４１ｃが埋め込まれることにより、支持プラグ２２ａ、２２ｂ、２２ｃ、および支持層２３が形成される。
【００３７】
次に、図５に示すように、接続プラグ２１ａ、２１ｂが形成される予定の領域の層間絶縁膜１３内に、リソグラフィー工程およびエッチング技術を用いて、ビアホール４２ａ、４２ｂが形成される。
【００３８】
次に、図６に示すように、２層目の配線層２４ａ、２４ｂ用の配線溝４３ａ、４３ｂが、リソグラフィー工程およびエッチング技術を用いて形成される。
【００３９】
次に、図７に示すように、半導体基板２上の全面に配線２４、接続プラグ２１の材料膜が、例えばＣＶＤ法等により堆積される。この結果、ビアホール４２ａ、４２ｂ、配線溝４３ａ、４３ｂが材料膜により埋め込まれる。次に、支持層２３上の余分な材料膜がＣＭＰ法により除去されることにより、配線２４ａ、２４ｂ、接続プラグ２１ａ、２１ｂが形成される。
【００４０】
次に、図１に示すように、層間絶縁膜３１が形成され、所望により、さらなる配線層、接続プラグ等が形成される。
【００４１】
本発明の第１実施形態によれば、層間絶縁膜１３内において、配線層２４、２４ｂの下に接続プラグ２１ａ、２１ｂが設けられていない部分に支持プラグ２２ａ、２２ｂ、２２ｃが設けられる。支持プラグ２２は、層間絶縁膜１３より強度の高い材料により構成される。このため、ＣＭＰ時の圧力、またはより上層から層間絶縁膜１３にかかる荷重が、支持プラグ２２により緩和される。したがって、配線層２４のうちで接続プラグ２１上に無い部分が層間絶縁膜１３に向かって陥没したり、埋没したりすることを防止できる。よって、この部分で層間絶縁膜１３に亀裂が生じることを回避できる。
【００４２】
さらに、２層目の配線層２４ａ、２４ｂ間の層間絶縁膜１３上に支持層２３が設けられている。このため、上からかかる圧力および荷重が支持層２３により広範囲に亘って分散される。したがって、支持プラグ２２により得られる効果とあいまって、配線層２４が陥没したり、埋没したり、分断されたりすることを防止する効果が高まる。
【００４３】
また、配線層２４内で延在方向に発生する応力が支持プラグ２２により緩和される。したがって、配線層２４が熱処理後の冷却の際に分断されることを回避することができる。支持層２３を設けることにより、この冷却時の応力がさらに緩和され、配線層２４が分断されることを回避できる効果を高めることができる。
【００４４】
（第２実施形態）
第２実施形態に係る半導体装置は、第１実施形態に係る半導体装置から支持層２３を除いた構造を有する。
【００４５】
図８は、本発明の第２実施形態に係る半導体装置５１を概略的に示す断面図である。図８に示すように、層間絶縁膜１３の上に、支持層２３を介することなく層間絶縁膜３１が設けられている。
【００４６】
次に、上記構成の半導体装置５１の製造方法について、図８〜図１１を参照して説明する。まず、第１実施形態の図４までの工程と同様の工程が実施される。この結果、層間絶縁膜３１内に支持プラグ２２が形成されるとともに、層間絶縁膜１３上に支持層２３が堆積される。
【００４７】
次に、図９に示すように、例えばＣＭＰ法により支持層２３が除去される。この際、層間絶縁膜１３にかかる圧力は支持プラグ２２により緩和されため、層間絶縁膜１３に亀裂が生じることを防止できる。
【００４８】
次に、図１０に示すように、第１実施形態の図５と同様の工程により、ビアホール４２ａ、４２ｂ、および配線溝４３ａ、４３ｂが形成される。
【００４９】
次に、図１１に示すように、第１実施形態の図７と同様の工程により、接続プラグ２１ａ、２１ｂ、および配線層２４ａ、２４ｂが形成される。
【００５０】
次に、図８に示すように、第１実施形態の図１と同様の工程により、層間絶縁膜３１等が形成される。
【００５１】
本発明の第２実施形態に係る半導体装置によれば、第１実施形態と同様に、配線層２４ａ、２４ｂの下の層間絶縁膜１３内に支持プラグ２２ａ、２２ｂ、２２ｃが設けられる。このため、第１実施形態と同様の効果を得られる。
【００５２】
また、第１実施形態に比べて、第２実施形態に係る半導体装置は支持層２３を有さない。このため、第１実施形態において得られる、支持層２３により得られる効果は得られない。しかしながら、支持層２３は典型的には層間絶縁膜２３より高い比誘電率を有するため、第２実施形態では、支持層２３が設けられない分、半導体装置５１全体として寄生容量を低減させることができる。
【００５３】
（第３実施形態）
第３実施形態は、第２実施形態の変形例に関わる。構造については、第２実施形態（図８）と同様であり、製造方法が第２実施形態のそれと異なる。以下、図２、図３、図８、図１０〜図１４を参照して、第３実施形態に係る半導体装置の製造方法について説明する。
【００５４】
まず、第１実施形態の図２の工程と同様の工程が実施されることにより、半導体基板２内に配線層１１ａ、１１ｂ、１１ｃが形成される。次に、図１２に示すように、半導体基板２上の全面に、支持プラグ２２の材料膜６１が、公知の方法により堆積される。次に、この材料膜６１上にマスク材６２が堆積される。次にこのマスク材が、支持プラグ２２ａ、２２ｂ、２２ｃがそれぞれ形成される予定の領域を覆うように、リソグラフィー工程、およびＲＩＥ等のエッチング技術を用いてパターニングされる。
【００５５】
次に、図１３に示すように、マスク材６２をマスクとしたＲＩＥ等のエッチング技術により、材料膜６１がパターニングされる。この結果、支持プラグ２２ａ、２２ｂ、２２ｃが形成される。
【００５６】
次に、図１４に示すように、第１実施形態の図３に示す工程と同様の工程により、半導体基板２上の全面に層間絶縁膜１３が堆積される。この後の工程は、第２実施形態の図１０、図１１に示す工程と同様である。
【００５７】
本発明の第３実施形態に係る半導体装置によれば、第１実施形態と同様に、配線層２４ａ、２４ｂの下の層間絶縁膜１３内に支持プラグ２２ａ、２２ｂ、２２ｃが設けられる。このため、第１実施形態と同様の効果を得られる。また、第３実施形態に係る半導体装置は、支持層２３を有さず、第２実施形態と同様の効果を得られる。
【００５８】
第３実施形態に係る半導体装置の製造方法によっても、第２実施形態に係る半導体装置と同様の構造を得ることができる。
【００５９】
（第４実施形態）
第４実施形態は、第２実施形態の変形例に関わる。構造については、第２実施形態（図８）と同様であり、製造方法が第２実施形態のそれと異なる。以下、図８、図９、図１３〜図１６を参照して、第４実施形態に係る半導体装置の製造方法について説明する。
【００６０】
まず、第２実施形態の図９までの工程と同様の工程が実施される。この結果、図１５に示すように、配線層１１ａ、１１ｂ、１１ｃ、ストッパー層１２、層間絶縁膜１３と同様の層間絶縁膜１３ａ、支持プラグ２２ａ、２２ｂ、２２ｃが形成される。
【００６１】
次に、図１６に示すように、層間絶縁膜１３ａが、例えば弗酸等を用いたウェットエッチングにより一旦除去される。この結果、第３実施形態の図１３に示す構造と同様の構造が得られる。この後の工程は、第３実施形態の図１４以下の工程と同様である。
【００６２】
本発明の第４実施形態に係る半導体装置によれば、第１実施形態と同様に、配線層２４ａ、２４ｂの下の層間絶縁膜１３内に支持プラグ２２ａ、２２ｂ、２２ｃが設けられる。このため、第１実施形態と同様の効果を得られる。また、第４実施形態に係る半導体装置は、支持層２３を有さず、第２実施形態と同様の効果を得られる。
【００６３】
第４実施形態に係る半導体装置の製造方法によっても、第２実施形態に係る半導体装置と同様の構造を得ることができる。
【００６４】
（第５実施形態）
第５実施形態は、空中配線構造を有する半導体装置に関わる。図１７は、本発明の第５実施形態に係る半導体装置７１を概略的に示す断面図である。図１７に示すように、半導体基板２の上方（ストッパー層１２上）の支持層２３までの配線間領域（第１領域）７２は、気体が封入されている。ここで気体が封入されている状態には、真空状態が含まれるものとし、真空状態とは、外気圧（典型的には１気圧）より低い圧力の状態をいう。配線間領域７２に封入される気体として、例えばＮ2、Ｈｅ、Ａｒ等が用いられる。接続プラグ２１ａ、２１ｂ、および支持プラグ２２ａ〜２２ｃのそれぞれの間には、配線間領域７２を満たす気体が存在している。したがって、接続プラグ２１ａ、２１ｂ、および支持プラグ２２ａ〜２２ｃのそれぞれの間は、所定の間隔が設けられる。
【００６５】
支持層２３および配線層２４上の全面には、ストッパー層７３が設けられる。ストッパー層７３は、ストッパー層１２と同様の構造を有する。ストッパー層７３の上の全面には、層間絶縁膜３１が設けられる。
【００６６】
空中配線構造では、配線間領域７２の強度は、層間絶縁膜が設けられる場合より低い。このため、支持プラグ２２が占める領域が、層間絶縁膜が設けられる第１〜第４実施形態の場合より大きくなるように、支持プラグ２２の構成、配置等が決定される。
【００６７】
たとえば、支持プラグ２２のヤング率は、１０以上、好ましくは５０〜２００、さらに好ましくは８０〜２００である。
【００６８】
また、支持プラグ２２の幅Ｘは、配線層２４の幅Ａの１％〜１００％、好ましくは１０％〜１００％、より好ましくは２０％〜５０％である。
【００６９】
また、支持プラグ２２の長さＹの０．０５％〜８０％、好ましくは１％〜８０％、さらに好ましくは２０％〜５０％の距離ごとに設けられる。
【００７０】
また、配線層２４の底面積のうちで接続プラグ２１が設けられていない領域の面積の１％〜８０％、好ましくは５％〜５０％、さらに好ましくは１０％〜３０％の領域に支持プラグ２２が設けられるように、各支持プラグ２２の断面積、間隔等が決定される。
【００７１】
次に、上記構成の半導体装置７１の製造方法について、図７、図１７〜図１９を参照して説明する。まず、第１実施形態の図７までの工程と同様の工程が実施されることにより、図７に示すように、配線層１１、ストッパー層１２、層間絶縁膜１３、接続プラグ２１、支持プラグ２２、支持層２３、配線層２４が形成される。
【００７２】
次に、図１８に示すように、半導体基板２上の全面に、公知の方法によりストッパー層７３が堆積される。
【００７３】
次に、図１９に示すように、層間絶縁膜１３が除去される。層間絶縁膜１３を除去する方法として、例えば、ストッパー層７３および支持層２３の一部に開口を形成し、この開口よりイオンを注入したＲＩＥ法を用いることができる。また、この開口を用いたウェットエッチングにより、層間絶縁膜１３を除去することもできる。また、層間絶縁膜１３の除去後、開口より気体を注入し、この開口を閉じることにより配線間領域７２に気体を充填することも可能である。
【００７４】
次に、図１７に示すように、ストッパー層７３の上に層間絶縁膜３１等が形成される。
【００７５】
本発明の第５実施形態によれば、半導体装置７１は空中配線構造の多層配線を有し、気体が封入された配線間領域７２において、配線層２４ａ、２４ｂの下に接続プラグ２１ａ、２１ｂが設けられていない部分に支持プラグ２２ａ、２２ｂ、２２ｃが設けられる。このため、配線層２４にかかる圧力によって、配線層２４のうちで接続プラグ２１上に無い部分が陥没することを防止できる。
【００７６】
さらに、配線層２４の延在方向に延びる方向に働く応力が支持プラグ２２により緩和される。したがって、配線層２４が熱処理後の冷却の際に、分断されることを回避することができる。
【００７７】
また、支持層２３が設けられることにより、配線層２４にかかる圧力が広範囲に亘って分散され、また配線層２４内で発生する応力が緩和される。このため、支持プラグ２２により得られる効果とあいまって、配線層２４が分断されたり、陥没したりすることを防止する効果が高まる。
【００７８】
（第６実施形態）
第６実施形態に係る半導体装置は、第５実施形態に係る半導体装置から支持層２３を除いた構造を有する。
【００７９】
図２０は、本発明の第６実施形態に係る半導体装置８１を概略的に示す断面図である。図２０に示すように、２層目の配線層２４の上にストッパー層７３が設けられる。気体が封入される配線間領域７２は、ストッパー層１２からストッパー層７３の間の領域を占める。第６実施形態における支持層２２の構成は第５実施形態のそれと同様である。
【００８０】
次に、図１０、図１１、図１４、図２０〜図２２を参照して、上記構成の半導体装置８１の製造方法について説明する。まず、第３実施形態の図１４までの工程と同様の工程が実施されることにより、図１４に示すように、配線層１１、ストッパー層１２、層間絶縁膜１３、支持プラグ２２が形成される。
【００８１】
次に、第２実施形態の図１０、図１１の工程と同様の工程が実施されることにより、図１１に示すように、接続プラグ２１、配線層２４が形成される。
【００８２】
次に、図２１に示すように、半導体基板２上の全面に、公知の方法によりストッパー層７３が堆積される。
【００８３】
次に、図２２に示すように、第５実施形態の図１９に示す工程と同様の工程により、層間絶縁膜１３が除去されるとともに、配線間領域７２が気体が充填された状態とされる。次に、図２０に示すように、公知の方法により層間絶縁膜３１等が形成される。
【００８４】
本発明の第６実施形態によれば、第５実施形態と同様に、半導体装置は空中配線構造の多層配線を有し、気体が封入された配線間領域７２において、配線層２４ａ、２４ｂの下に接続プラグ２１ａ、２１ｂが設けられていない部分に支持プラグ２２ａ、２２ｂ、２２ｃが設けられる。このため、第５実施形態と同様の効果を得られる。
【００８５】
また、第５実施形態に比べ、第６実施形態に係る半導体装置は支持層２３を有さない。このため、第５実施形態において得られる、支持層２３により得られる効果は得られない。しかしながら、支持層２３は典型的には層間絶縁膜３１より高い比誘電率を有するため、第６実施形態では、支持層２３が設けられない分、半導体装置全体として寄生容量を低減させることができる。
【００８６】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【００８７】
【発明の効果】
以上、詳述したように本発明によれば、多層配線構造の層間絶縁膜に低強度の材料が用いられた場合、または空中配線構造が用いられた場合、配線層が分断されたり、陥没したりすることを防止可能な半導体装置およびその製造方法を提供できる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に係る半導体装置を概略的に示す断面図。
【図２】 図１の半導体装置の製造工程を概略的に示す断面図。
【図３】 図２に続く工程を概略的に示す断面図。
【図４】 図３に続く工程を概略的に示す断面図。
【図５】 図４に続く工程を概略的に示す断面図。
【図６】 図５に続く工程を概略的に示す断面図。
【図７】 図６に続く工程を概略的に示す断面図。
【図８】 本発明の第２実施形態に係る半導体装置を概略的に示す断面図。
【図９】 図８の半導体装置の製造工程を概略的に示す断面図。
【図１０】 図９に続く工程を概略的に示す断面図。
【図１１】 図１０に続く工程を概略的に示す断面図。
【図１２】 本発明の第３実施形態に係る半導体装置の製造工程を概略的に示す断面図。
【図１３】 図１２に続く工程を概略的に示す断面図。
【図１４】 図１３に続く工程を概略的に示す断面図。
【図１５】 本発明の第４実施形態に係る半導体装置の製造工程を概略的に示す断面図。
【図１６】 図１５に続く工程を概略的に示す断面図。
【図１７】 本発明の第５実施形態に係る半導体装置の製造工程を概略的に示す断面図。
【図１８】 図１７の半導体装置の製造工程を概略的に示す断面図。
【図１９】 図１８に続く工程を概略的に示す断面図。
【図２０】 本発明の第６実施形態に係る半導体装置の製造工程を概略的に示す断面図。
【図２１】 図２０の半導体装置の製造工程を概略的に示す断面図。
【図２２】 図２１に続く工程を概略的に示す断面図。
【図２３】 多層配線構造を有する半導体装置の従来の構造を示す断面図。
【図２４】 図２３の構造の問題点を示す図。
【符号の説明】
１、５１、７１…半導体装置、２…半導体基板、１１ａ、１１ｂ、１１ｃ、２４ａ、２４ｂ…配線層、１２、７３…ストッパー層、１３、３１…１層目の層間絶縁膜、２１ａ、２１ｂ…接続プラグ、２２ａ、２２ｂ、２２ｃ…支持プラグ、２３…支持層、４１ａ、４１ｂ、４１ｃ、４２ａ、４２ｂ…ビアホール、４３ａ、４３ｂ…配線溝、６１…材料膜、６２…マスク材、７２…配線間領域。
【発明の属する技術分野】
本発明は半導体装置に関し、詳しくは、多層配線構造を有し、かつ配線間の領域が低強度の材料により充填された半導体装置に関する。
【０００２】
【従来の技術】
近年、半導体装置の微細化および高集積化に対応するべく、多層配線構造が採用されている。図２３は、従来の多層配線構造を有する半導体装置を概略的に示す断面図である。図２３に示すように、半導体基板１０１の表面に配線層１０２ａ、１０２ｂ、１０２ｃが形成される。層間絶縁膜１０３の表面には、配線層１０４ａ、１０４ｂが設けられる。配線層１０４ａ、１０４ｂは、接続プラグ１０５ａ、１０５ｂにより配線層１０２ｂ、１０２ｃと接続される。
【０００３】
半導体装置を構成する絶縁膜および導電膜により寄生抵抗、寄生容量が形成され、これら寄生抵抗および寄生容量によりＲＣ遅延が発生する。ＲＣ遅延による影響を低減するために、例えば比誘電率が２．５程度以下の低誘電率材料による層間絶縁膜を使用することが検討されている。低誘電率材料として、例えば、多孔質ＳｉＯＣ（カーボン含有シリコン酸化膜）等が用いられる。
【０００４】
配線層間の容量を低下するために、いわゆる空中配線構造も検討されている。空中配線構造は、層間絶縁膜に相当する領域が、真空であるか、または気体が封入された状態にある。空中配線構造を採用することにより、配線間の領域の比誘電率を大きく低下することが可能である。
【０００５】
この出願の発明に関連する先行技術文献情報としては次のものがある。
【０００６】
【特許文献１】
特開平11-307633号公報
【０００７】
【特許文献２】
特開2000-294633号公報
【０００８】
【発明が解決しようとする課題】
ところで、比誘電率の低い材料は概して強度が低いため、層間絶縁膜に低誘電率材料を用いることにより、以下の問題が生じる。
【０００９】
まず、ＣＭＰ（Chemical Mechanical Polish）を用いて表面を平坦化する際、層間絶縁膜１０３が上方からかかる圧力に耐えられない部位が生じる。このため、図２４に示すように、特に下に接続プラグが形成されていない配線層１０４ａの周囲の層間絶縁膜１０３に亀裂が生じる。また、多層配線構造が高層化することに伴い、低層、すなわち半導体基板１０１近傍の層間絶縁膜１０３が、上からの荷重に耐えられない場合が生じる。この場合も、低層の層間絶縁膜１０３に亀裂が生じる。
【００１０】
また、製造工程中の熱処理後に冷却されることにより、半導体装置の各部位は、材料に応じて方向および力が異なる応力を生じる。従来、配線層１０４ｂにかかる応力は、層間絶縁膜１０３が生じる応力により、相殺されていた。しかし、層間絶縁膜１０３として低強度材料が用いられる場合、配線層１０４ｂは、層間絶縁膜１０３からの十分な応力を得られないため、分断される可能性がある。
【００１１】
空中配線構造が用いられた場合、層間絶縁膜１０３に該当する領域の強度は、低強度の層間絶縁膜１０３の場合よりも、さらに低い。このため、低強度の層間絶縁膜１０３を用いたことに起因した上記問題は、より顕著となる。
【００１２】
本発明は、上記課題を解決するためになされたものであり、その目的とするところは、多層配線構造を有する半導体装置において、低強度の層間絶縁膜が使用された場合および空中配線構造が採用された場合、層間絶縁膜に亀裂が生じたり、配線層が分断されたりすることを回避可能な半導体装置およびその製造方法を提供しようとするものである。
【００１５】
【課題を解決するための手段】
本発明の第１の視点による半導体装置の製造方法は、導電性領域を有する下地部分を形成し、前記下地部分上に層間絶縁膜を堆積し、前記層間絶縁膜内に、その上面から前記下地部分に達する第１貫通孔を形成し、前記第１貫通孔を埋め込むとともに前記層間絶縁膜上に亘るように、前記層間絶縁膜よりもヤング率が高い絶縁膜を形成することにより支持プラグ及び支持層を形成し、前記支持層として働く絶縁膜及び前記層間絶縁膜に、その上面から前記導電性領域に達する第２貫通孔を形成し、前記支持層として働く絶縁膜及び前記層間絶縁膜の表面に、底部が前記第２貫通孔と接続されるとともに前記第１貫通孔に埋め込まれた支持プラグとして働く絶縁膜に達する配線溝を形成し、前記第２貫通孔及び前記配線溝を導電膜で埋め込むことにより接続プラグと配線層を形成する。
【００１６】
本発明の第２の視点による半導体装置の製造方法は、導電性領域を有する下地部分を形成し、前記下地部分上に層間絶縁膜を堆積し、前記層間絶縁膜内に、その上面から前記下地部分に達する第１貫通孔を形成し、前記第１貫通孔を埋め込むとともに前記層間絶縁膜上に亘るように、絶縁膜を形成することにより支持プラグ及び支持層を形成し、前記支持層として働く絶縁膜及び前記層間絶縁膜に、その上面から前記導電性領域に達する第２貫通孔を形成し、前記支持層として働く絶縁膜及び前記層間絶縁膜の表面に、底部が前記第２貫通孔と接続されるとともに前記第１貫通孔に埋め込まれた支持プラグとして働く絶縁膜に達する配線溝を形成し、前記第２貫通孔及び前記配線溝を導電膜で埋め込むことにより接続プラグと配線層を形成し、前記支持層及び前記配線層上にストッパー層を形成し、前記ストッパー層及び前記支持層の一部に開口を形成し、前記開口を介して前記層間絶縁膜を除去する。
【００１７】
更に、本発明に係る実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施の形態に示される全構成要件から幾つかの構成要件が省略されることで発明が抽出された場合、その抽出された発明を実施する場合には省略部分が周知慣用技術で適宜補われるものである。
【００１８】
【発明の実施の形態】
以下に本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
【００１９】
（第１実施形態）
図１は、本発明の第１実施形態に係る半導体装置を概略的に示す断面図である。図１に示すように、半導体装置１は、多層配線構造を有する。
【００２０】
半導体装置１は、半導体基板（下地部分）２を有する。半導体基板２の材料として、例えばシリコン（Ｓｉ）が用いられる。半導体基板２の表面には、ダマシン構造の１層目の配線層１１ａ、配線層１１ｂ（第１導電性領域）、配線層１１ｃ（第２導電性領域）が設けられる。配線層１１ａ、１１ｂ、１１ｃ（以下、特に明示しない限り包括的に配線層１１）は、例えばアルミニウム（Ａｌ）、銅（Ｃｕ）等により構成される。銅を用いることにより、配線層１１の抵抗を低下させることができる。また、配線層１１の周囲にバリアメタル（図示せぬ）が設けられた構造とすることもできる。
【００２１】
配線層１１の表面を含む半導体基板２上の全面にストッパー層１２が設けられる。ストッパー層１２の材料として、例えば窒化シリコン（Ｓｉ3Ｎ4、ＳｉＮ）が用いられる。ストッパー層１２は、配線層１１からの金属成分が拡散する機能、およびオーバーエッチングを防止する機能を有する。これらの機能を確保する観点から、ストッパー層１２は、５００Ａ程度の膜厚を有する。
【００２２】
半導体基板２の上方（ストッパー層１２上）の領域（第１領域）には、１層目の層間絶縁膜１３が設けられる。層間絶縁膜１３の材料として、例えば比誘電率が２．６程度以下の低誘電率材料が用いられる。具体的には、多孔質ＳｉＯＣ、有機膜、多孔質有機膜が用いられる。
【００２３】
層間絶縁膜１３内に、柱状の接続プラグ（ビア）２１ａ、接続プラグ２１ｂが設けられる。接続プラグ２１ａ、２１ｂ（以下、特に明示しない限り包括的にシ接続プラグ２１）は、ストッパー層１２まで達する。層間絶縁膜１３内には、また、支持プラグ２２ａ、支持プラグ２２ｂ、支持プラグ２２ｃが設けられる。支持プラグ２２は、層間絶縁膜１３より硬い物質により実質的に構成される。支持プラグ２２ａ、２２ｂ、２２ｃ（以下、特に明示しない限り包括的に支持プラグ２２）は、例えば接続プラグ２１と同様に柱状の形状を有し、層間絶縁膜１３の高さ方向に沿って設けられる。支持プラグ２２については、後に詳述する。
【００２４】
層間絶縁膜１３上の全面には、支持層２３が設けられる。支持層２３は、支持プラグ２２と実質的に同じ材料から構成される。支持層２３は、ＣＭＰ工程時にかかる圧力、２層目の層間絶縁膜３１以上の層からかかる荷重を緩和する機能を有する。また、後に詳述するように、層間絶縁膜１３の強度を補強する機能を有する。これらの機能を確保する観点から、支持層２３は、５ｎｍ〜３００ｎｍ、好ましくは３０ｎｍ〜１５０ｎｍの厚さを有する。
【００２５】
支持層２３の表面から層間絶縁膜１３の上部一部分に亘る部分に、２層目の配線層２４ａ、２４ｂ（以下、特に明示しない限り包括的に配線層２４）が設けられる。配線層２４の上面と支持層２３の上面とは実質的に同じ高さを有する。配線層２４ａは、図面に垂直な方向に延在している。配線層２４ｂは、接続プラグ２１ａ、２１ｂを介して１層目の配線層１１ｂ、１１ｃとそれぞれ電気的に接続される。２層目の配線層２４、接続プラグ２１は、例えば１層目の配線層１１と同じ材料から構成される。また、図示せぬバリアメタルを有する構造とすることもできる。
【００２６】
支持層２３および配線層２４ａの上には、２層目の層間絶縁膜３１が所望により設けられる。図１において、説明の簡略化のため記載していないが、層間絶縁膜３１内にさらに配線層を設けること、および層間絶縁膜３１上にさらなる層間絶縁膜および配線層を設けることが可能である。さらに、２層目の層間絶縁膜３１より上の構造に、１層目の層間絶縁膜１３および支持プラグ２２と同様の構造を任意に適用することももちろん可能である。この場合、図１の半導体基板２が２層目の層間絶縁膜３１に対応して、その他の部分は、図１に示す構造と同じになる。２層目の層間絶縁膜３１に関する、以上の記載は、第２実施形態以降についても適用される。
【００２７】
次に、支持プラグ２２について、以下に説明する。支持プラグ２２は、層間絶縁膜１３にかかる圧力を緩和することにより、層間絶縁膜１３に亀裂、分断等が生じることを防止する機能を有する。また、層間絶縁膜１３と配線層２４との応力の違いにより、配線層が熱工程後に、延在方向に沿って分断されることを防止する機能を有する。
【００２８】
支持プラグ２２を構成は、以下に示すように、層間絶縁膜１３の構成、配置、強度、材料等を考慮して決定される。また、層間絶縁膜１３にかかる荷重が十分緩和され、且つ配線層２４が分断されないような面積、配置間隔を有するように決定される。
【００２９】
支持プラグ２２の具体的な構成の１つとして、例えば、層間絶縁膜１３より硬い物質により構成される。層間絶縁膜１３より硬い物質の構成の１つとして、支持プラグ２２は、層間絶縁膜１３のヤング率より大きいヤング率を有する。具体的には、層間絶縁膜１３のヤング率の２倍以上とされる。このようなヤング率を有する材料として、例えばシリコン酸化膜（ＳｉＯ2、ＳｉＯ）、ＳｉＮ、シリコン炭化膜（ＳｉＣ）、ＳｉＯＣが用いられる。
【００３０】
また、支持プラグ２２の具体的な構成の１つとして、支持プラグ２２の幅（配線層の延在方向と交わる方向）Ｘは、配線層２４の幅（配線層の延在方向と交わる方向）Ａの１％〜１００％、好ましくは１０％〜５０％、より好ましくは１０％〜３０％である。
【００３１】
また、支持プラグ２２の具体的な構成の１つとして、支持プラグ２２は、層間絶縁膜１３内の、接続プラグ２１が設けられていない領域に、少なくとも設けられる。また、支持プラグ２２は配線層２４に沿って複数設けられる（図１では２本を例示）。支持プラグ２２の相互間の間隔は、配線層２４の延在方向の長さＹ、および配線層２４の長さＢに応じて決定することができる。一例として、長さＹの０．０５％〜５０％、好ましくは１％〜５０％、さらに好ましくは１０％〜３０％の距離ごとに設けられる。
【００３２】
また、支持プラグ２２の具体的な構成の１つとして、配線層２４の底面積のうちで接続プラグ２１が設けられていない領域の面積の１％〜８０％、好ましくは５％〜３０％、さらに好ましくは１０％〜２０％の領域に支持プラグ２２が設けられるように、各支持プラグ２２の断面積、間隔等を決定しても良い。
【００３３】
なお、上記したように、支持プラグ２２は層間絶縁膜１３より硬い物質により構成される。概して、硬度が高い物質であるほど、比誘電率が増加する。このため、支持プラグ２２を多く設けすぎると、配線層１１と配線層２４との間の領域の比誘電率が、全体として増大する。したがって、この領域の所望の比誘電率を得られるとともに、層間絶縁膜１３にかかる圧力が十分に緩和されるように、支持プラグ２２の構成を決定するとよい。
【００３４】
次に、上記構成の半導体装置１の製造方法について、図１〜図７を参照して説明する。まず、図２に示すように、半導体基板２の表面に、１層目の配線層１１ａ、１１ｂ、１１ｃ用の配線溝が、リソグラフィー工程、およびＲＩＥ(Reactive Ion Etching)等のエッチング技術を用いて形成される。次に、半導体基板２上の全面に配線層１１ａ、１１ｂ、１１ｃの材料膜が堆積されることにより、配線溝がこの材料膜により埋め込まれる。次に、半導体基板２上の余分な材料膜がＣＭＰ法等を用いて除去される。この結果、配線層１１ａ、１１ｂ、１１ｃが形成される。
【００３５】
次に、図３に示すように、配線層１１上を含む半導体基板２上の全面に、例えばＣＶＤ（Chemical Vapor Deposition）法、スパッタリング法、塗布法等（以下、単に公知の方法）を用いてストッパー層１２が形成される。次に、ストッパー層１２上に、公知の方法を用いて層間絶縁膜１３が形成される。次に、支持プラグ２２ａ、２２ｂ、２２ｃが形成される予定の領域の層間絶縁膜１３内に、リソグラフィ−工程およびエッチング技術を用いて、ビアホール（第２貫通孔）４１ａ、４１ｂ、４１ｃが形成される。
【００３６】
次に、図４に示すように、半導体基板２上の全面に例えば公知の方法により、支持プラグ２２ａ、２２ｂ、２２ｃ、および支持層２３の材料膜が堆積される。この材料膜によりビアホール（第１貫通孔）４１ａ、４１ｂ、４１ｃが埋め込まれることにより、支持プラグ２２ａ、２２ｂ、２２ｃ、および支持層２３が形成される。
【００３７】
次に、図５に示すように、接続プラグ２１ａ、２１ｂが形成される予定の領域の層間絶縁膜１３内に、リソグラフィー工程およびエッチング技術を用いて、ビアホール４２ａ、４２ｂが形成される。
【００３８】
次に、図６に示すように、２層目の配線層２４ａ、２４ｂ用の配線溝４３ａ、４３ｂが、リソグラフィー工程およびエッチング技術を用いて形成される。
【００３９】
次に、図７に示すように、半導体基板２上の全面に配線２４、接続プラグ２１の材料膜が、例えばＣＶＤ法等により堆積される。この結果、ビアホール４２ａ、４２ｂ、配線溝４３ａ、４３ｂが材料膜により埋め込まれる。次に、支持層２３上の余分な材料膜がＣＭＰ法により除去されることにより、配線２４ａ、２４ｂ、接続プラグ２１ａ、２１ｂが形成される。
【００４０】
次に、図１に示すように、層間絶縁膜３１が形成され、所望により、さらなる配線層、接続プラグ等が形成される。
【００４１】
本発明の第１実施形態によれば、層間絶縁膜１３内において、配線層２４、２４ｂの下に接続プラグ２１ａ、２１ｂが設けられていない部分に支持プラグ２２ａ、２２ｂ、２２ｃが設けられる。支持プラグ２２は、層間絶縁膜１３より強度の高い材料により構成される。このため、ＣＭＰ時の圧力、またはより上層から層間絶縁膜１３にかかる荷重が、支持プラグ２２により緩和される。したがって、配線層２４のうちで接続プラグ２１上に無い部分が層間絶縁膜１３に向かって陥没したり、埋没したりすることを防止できる。よって、この部分で層間絶縁膜１３に亀裂が生じることを回避できる。
【００４２】
さらに、２層目の配線層２４ａ、２４ｂ間の層間絶縁膜１３上に支持層２３が設けられている。このため、上からかかる圧力および荷重が支持層２３により広範囲に亘って分散される。したがって、支持プラグ２２により得られる効果とあいまって、配線層２４が陥没したり、埋没したり、分断されたりすることを防止する効果が高まる。
【００４３】
また、配線層２４内で延在方向に発生する応力が支持プラグ２２により緩和される。したがって、配線層２４が熱処理後の冷却の際に分断されることを回避することができる。支持層２３を設けることにより、この冷却時の応力がさらに緩和され、配線層２４が分断されることを回避できる効果を高めることができる。
【００４４】
（第２実施形態）
第２実施形態に係る半導体装置は、第１実施形態に係る半導体装置から支持層２３を除いた構造を有する。
【００４５】
図８は、本発明の第２実施形態に係る半導体装置５１を概略的に示す断面図である。図８に示すように、層間絶縁膜１３の上に、支持層２３を介することなく層間絶縁膜３１が設けられている。
【００４６】
次に、上記構成の半導体装置５１の製造方法について、図８〜図１１を参照して説明する。まず、第１実施形態の図４までの工程と同様の工程が実施される。この結果、層間絶縁膜３１内に支持プラグ２２が形成されるとともに、層間絶縁膜１３上に支持層２３が堆積される。
【００４７】
次に、図９に示すように、例えばＣＭＰ法により支持層２３が除去される。この際、層間絶縁膜１３にかかる圧力は支持プラグ２２により緩和されため、層間絶縁膜１３に亀裂が生じることを防止できる。
【００４８】
次に、図１０に示すように、第１実施形態の図５と同様の工程により、ビアホール４２ａ、４２ｂ、および配線溝４３ａ、４３ｂが形成される。
【００４９】
次に、図１１に示すように、第１実施形態の図７と同様の工程により、接続プラグ２１ａ、２１ｂ、および配線層２４ａ、２４ｂが形成される。
【００５０】
次に、図８に示すように、第１実施形態の図１と同様の工程により、層間絶縁膜３１等が形成される。
【００５１】
本発明の第２実施形態に係る半導体装置によれば、第１実施形態と同様に、配線層２４ａ、２４ｂの下の層間絶縁膜１３内に支持プラグ２２ａ、２２ｂ、２２ｃが設けられる。このため、第１実施形態と同様の効果を得られる。
【００５２】
また、第１実施形態に比べて、第２実施形態に係る半導体装置は支持層２３を有さない。このため、第１実施形態において得られる、支持層２３により得られる効果は得られない。しかしながら、支持層２３は典型的には層間絶縁膜２３より高い比誘電率を有するため、第２実施形態では、支持層２３が設けられない分、半導体装置５１全体として寄生容量を低減させることができる。
【００５３】
（第３実施形態）
第３実施形態は、第２実施形態の変形例に関わる。構造については、第２実施形態（図８）と同様であり、製造方法が第２実施形態のそれと異なる。以下、図２、図３、図８、図１０〜図１４を参照して、第３実施形態に係る半導体装置の製造方法について説明する。
【００５４】
まず、第１実施形態の図２の工程と同様の工程が実施されることにより、半導体基板２内に配線層１１ａ、１１ｂ、１１ｃが形成される。次に、図１２に示すように、半導体基板２上の全面に、支持プラグ２２の材料膜６１が、公知の方法により堆積される。次に、この材料膜６１上にマスク材６２が堆積される。次にこのマスク材が、支持プラグ２２ａ、２２ｂ、２２ｃがそれぞれ形成される予定の領域を覆うように、リソグラフィー工程、およびＲＩＥ等のエッチング技術を用いてパターニングされる。
【００５５】
次に、図１３に示すように、マスク材６２をマスクとしたＲＩＥ等のエッチング技術により、材料膜６１がパターニングされる。この結果、支持プラグ２２ａ、２２ｂ、２２ｃが形成される。
【００５６】
次に、図１４に示すように、第１実施形態の図３に示す工程と同様の工程により、半導体基板２上の全面に層間絶縁膜１３が堆積される。この後の工程は、第２実施形態の図１０、図１１に示す工程と同様である。
【００５７】
本発明の第３実施形態に係る半導体装置によれば、第１実施形態と同様に、配線層２４ａ、２４ｂの下の層間絶縁膜１３内に支持プラグ２２ａ、２２ｂ、２２ｃが設けられる。このため、第１実施形態と同様の効果を得られる。また、第３実施形態に係る半導体装置は、支持層２３を有さず、第２実施形態と同様の効果を得られる。
【００５８】
第３実施形態に係る半導体装置の製造方法によっても、第２実施形態に係る半導体装置と同様の構造を得ることができる。
【００５９】
（第４実施形態）
第４実施形態は、第２実施形態の変形例に関わる。構造については、第２実施形態（図８）と同様であり、製造方法が第２実施形態のそれと異なる。以下、図８、図９、図１３〜図１６を参照して、第４実施形態に係る半導体装置の製造方法について説明する。
【００６０】
まず、第２実施形態の図９までの工程と同様の工程が実施される。この結果、図１５に示すように、配線層１１ａ、１１ｂ、１１ｃ、ストッパー層１２、層間絶縁膜１３と同様の層間絶縁膜１３ａ、支持プラグ２２ａ、２２ｂ、２２ｃが形成される。
【００６１】
次に、図１６に示すように、層間絶縁膜１３ａが、例えば弗酸等を用いたウェットエッチングにより一旦除去される。この結果、第３実施形態の図１３に示す構造と同様の構造が得られる。この後の工程は、第３実施形態の図１４以下の工程と同様である。
【００６２】
本発明の第４実施形態に係る半導体装置によれば、第１実施形態と同様に、配線層２４ａ、２４ｂの下の層間絶縁膜１３内に支持プラグ２２ａ、２２ｂ、２２ｃが設けられる。このため、第１実施形態と同様の効果を得られる。また、第４実施形態に係る半導体装置は、支持層２３を有さず、第２実施形態と同様の効果を得られる。
【００６３】
第４実施形態に係る半導体装置の製造方法によっても、第２実施形態に係る半導体装置と同様の構造を得ることができる。
【００６４】
（第５実施形態）
第５実施形態は、空中配線構造を有する半導体装置に関わる。図１７は、本発明の第５実施形態に係る半導体装置７１を概略的に示す断面図である。図１７に示すように、半導体基板２の上方（ストッパー層１２上）の支持層２３までの配線間領域（第１領域）７２は、気体が封入されている。ここで気体が封入されている状態には、真空状態が含まれるものとし、真空状態とは、外気圧（典型的には１気圧）より低い圧力の状態をいう。配線間領域７２に封入される気体として、例えばＮ2、Ｈｅ、Ａｒ等が用いられる。接続プラグ２１ａ、２１ｂ、および支持プラグ２２ａ〜２２ｃのそれぞれの間には、配線間領域７２を満たす気体が存在している。したがって、接続プラグ２１ａ、２１ｂ、および支持プラグ２２ａ〜２２ｃのそれぞれの間は、所定の間隔が設けられる。
【００６５】
支持層２３および配線層２４上の全面には、ストッパー層７３が設けられる。ストッパー層７３は、ストッパー層１２と同様の構造を有する。ストッパー層７３の上の全面には、層間絶縁膜３１が設けられる。
【００６６】
空中配線構造では、配線間領域７２の強度は、層間絶縁膜が設けられる場合より低い。このため、支持プラグ２２が占める領域が、層間絶縁膜が設けられる第１〜第４実施形態の場合より大きくなるように、支持プラグ２２の構成、配置等が決定される。
【００６７】
たとえば、支持プラグ２２のヤング率は、１０以上、好ましくは５０〜２００、さらに好ましくは８０〜２００である。
【００６８】
また、支持プラグ２２の幅Ｘは、配線層２４の幅Ａの１％〜１００％、好ましくは１０％〜１００％、より好ましくは２０％〜５０％である。
【００６９】
また、支持プラグ２２の長さＹの０．０５％〜８０％、好ましくは１％〜８０％、さらに好ましくは２０％〜５０％の距離ごとに設けられる。
【００７０】
また、配線層２４の底面積のうちで接続プラグ２１が設けられていない領域の面積の１％〜８０％、好ましくは５％〜５０％、さらに好ましくは１０％〜３０％の領域に支持プラグ２２が設けられるように、各支持プラグ２２の断面積、間隔等が決定される。
【００７１】
次に、上記構成の半導体装置７１の製造方法について、図７、図１７〜図１９を参照して説明する。まず、第１実施形態の図７までの工程と同様の工程が実施されることにより、図７に示すように、配線層１１、ストッパー層１２、層間絶縁膜１３、接続プラグ２１、支持プラグ２２、支持層２３、配線層２４が形成される。
【００７２】
次に、図１８に示すように、半導体基板２上の全面に、公知の方法によりストッパー層７３が堆積される。
【００７３】
次に、図１９に示すように、層間絶縁膜１３が除去される。層間絶縁膜１３を除去する方法として、例えば、ストッパー層７３および支持層２３の一部に開口を形成し、この開口よりイオンを注入したＲＩＥ法を用いることができる。また、この開口を用いたウェットエッチングにより、層間絶縁膜１３を除去することもできる。また、層間絶縁膜１３の除去後、開口より気体を注入し、この開口を閉じることにより配線間領域７２に気体を充填することも可能である。
【００７４】
次に、図１７に示すように、ストッパー層７３の上に層間絶縁膜３１等が形成される。
【００７５】
本発明の第５実施形態によれば、半導体装置７１は空中配線構造の多層配線を有し、気体が封入された配線間領域７２において、配線層２４ａ、２４ｂの下に接続プラグ２１ａ、２１ｂが設けられていない部分に支持プラグ２２ａ、２２ｂ、２２ｃが設けられる。このため、配線層２４にかかる圧力によって、配線層２４のうちで接続プラグ２１上に無い部分が陥没することを防止できる。
【００７６】
さらに、配線層２４の延在方向に延びる方向に働く応力が支持プラグ２２により緩和される。したがって、配線層２４が熱処理後の冷却の際に、分断されることを回避することができる。
【００７７】
また、支持層２３が設けられることにより、配線層２４にかかる圧力が広範囲に亘って分散され、また配線層２４内で発生する応力が緩和される。このため、支持プラグ２２により得られる効果とあいまって、配線層２４が分断されたり、陥没したりすることを防止する効果が高まる。
【００７８】
（第６実施形態）
第６実施形態に係る半導体装置は、第５実施形態に係る半導体装置から支持層２３を除いた構造を有する。
【００７９】
図２０は、本発明の第６実施形態に係る半導体装置８１を概略的に示す断面図である。図２０に示すように、２層目の配線層２４の上にストッパー層７３が設けられる。気体が封入される配線間領域７２は、ストッパー層１２からストッパー層７３の間の領域を占める。第６実施形態における支持層２２の構成は第５実施形態のそれと同様である。
【００８０】
次に、図１０、図１１、図１４、図２０〜図２２を参照して、上記構成の半導体装置８１の製造方法について説明する。まず、第３実施形態の図１４までの工程と同様の工程が実施されることにより、図１４に示すように、配線層１１、ストッパー層１２、層間絶縁膜１３、支持プラグ２２が形成される。
【００８１】
次に、第２実施形態の図１０、図１１の工程と同様の工程が実施されることにより、図１１に示すように、接続プラグ２１、配線層２４が形成される。
【００８２】
次に、図２１に示すように、半導体基板２上の全面に、公知の方法によりストッパー層７３が堆積される。
【００８３】
次に、図２２に示すように、第５実施形態の図１９に示す工程と同様の工程により、層間絶縁膜１３が除去されるとともに、配線間領域７２が気体が充填された状態とされる。次に、図２０に示すように、公知の方法により層間絶縁膜３１等が形成される。
【００８４】
本発明の第６実施形態によれば、第５実施形態と同様に、半導体装置は空中配線構造の多層配線を有し、気体が封入された配線間領域７２において、配線層２４ａ、２４ｂの下に接続プラグ２１ａ、２１ｂが設けられていない部分に支持プラグ２２ａ、２２ｂ、２２ｃが設けられる。このため、第５実施形態と同様の効果を得られる。
【００８５】
また、第５実施形態に比べ、第６実施形態に係る半導体装置は支持層２３を有さない。このため、第５実施形態において得られる、支持層２３により得られる効果は得られない。しかしながら、支持層２３は典型的には層間絶縁膜３１より高い比誘電率を有するため、第６実施形態では、支持層２３が設けられない分、半導体装置全体として寄生容量を低減させることができる。
【００８６】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【００８７】
【発明の効果】
以上、詳述したように本発明によれば、多層配線構造の層間絶縁膜に低強度の材料が用いられた場合、または空中配線構造が用いられた場合、配線層が分断されたり、陥没したりすることを防止可能な半導体装置およびその製造方法を提供できる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に係る半導体装置を概略的に示す断面図。
【図２】 図１の半導体装置の製造工程を概略的に示す断面図。
【図３】 図２に続く工程を概略的に示す断面図。
【図４】 図３に続く工程を概略的に示す断面図。
【図５】 図４に続く工程を概略的に示す断面図。
【図６】 図５に続く工程を概略的に示す断面図。
【図７】 図６に続く工程を概略的に示す断面図。
【図８】 本発明の第２実施形態に係る半導体装置を概略的に示す断面図。
【図９】 図８の半導体装置の製造工程を概略的に示す断面図。
【図１０】 図９に続く工程を概略的に示す断面図。
【図１１】 図１０に続く工程を概略的に示す断面図。
【図１２】 本発明の第３実施形態に係る半導体装置の製造工程を概略的に示す断面図。
【図１３】 図１２に続く工程を概略的に示す断面図。
【図１４】 図１３に続く工程を概略的に示す断面図。
【図１５】 本発明の第４実施形態に係る半導体装置の製造工程を概略的に示す断面図。
【図１６】 図１５に続く工程を概略的に示す断面図。
【図１７】 本発明の第５実施形態に係る半導体装置の製造工程を概略的に示す断面図。
【図１８】 図１７の半導体装置の製造工程を概略的に示す断面図。
【図１９】 図１８に続く工程を概略的に示す断面図。
【図２０】 本発明の第６実施形態に係る半導体装置の製造工程を概略的に示す断面図。
【図２１】 図２０の半導体装置の製造工程を概略的に示す断面図。
【図２２】 図２１に続く工程を概略的に示す断面図。
【図２３】 多層配線構造を有する半導体装置の従来の構造を示す断面図。
【図２４】 図２３の構造の問題点を示す図。
【符号の説明】
１、５１、７１…半導体装置、２…半導体基板、１１ａ、１１ｂ、１１ｃ、２４ａ、２４ｂ…配線層、１２、７３…ストッパー層、１３、３１…１層目の層間絶縁膜、２１ａ、２１ｂ…接続プラグ、２２ａ、２２ｂ、２２ｃ…支持プラグ、２３…支持層、４１ａ、４１ｂ、４１ｃ、４２ａ、４２ｂ…ビアホール、４３ａ、４３ｂ…配線溝、６１…材料膜、６２…マスク材、７２…配線間領域。
Claims (2)
- 導電性領域を有する下地部分を形成し、
前記下地部分上に層間絶縁膜を堆積し、
前記層間絶縁膜内に、その上面から前記下地部分に達する第１貫通孔を形成し、
前記第１貫通孔を埋め込むとともに前記層間絶縁膜上に亘るように、前記層間絶縁膜よりもヤング率が高い絶縁膜を形成することにより支持プラグ及び支持層を形成し、
前記支持層として働く絶縁膜及び前記層間絶縁膜に、その上面から前記導電性領域に達する第２貫通孔を形成し、
前記支持層として働く絶縁膜及び前記層間絶縁膜の表面に、底部が前記第２貫通孔と接続されるとともに前記第１貫通孔に埋め込まれた支持プラグとして働く絶縁膜に達する配線溝を形成し、
前記第２貫通孔及び前記配線溝を導電膜で埋め込むことにより接続プラグと配線層を形成する
ことを特徴とする半導体装置の製造方法。 - 導電性領域を有する下地部分を形成し、
前記下地部分上に層間絶縁膜を堆積し、
前記層間絶縁膜内に、その上面から前記下地部分に達する第１貫通孔を形成し、
前記第１貫通孔を埋め込むとともに前記層間絶縁膜上に亘るように、絶縁膜を形成することにより支持プラグ及び支持層を形成し、
前記支持層として働く絶縁膜及び前記層間絶縁膜に、その上面から前記導電性領域に達する第２貫通孔を形成し、
前記支持層として働く絶縁膜及び前記層間絶縁膜の表面に、底部が前記第２貫通孔と接続されるとともに前記第１貫通孔に埋め込まれた支持プラグとして働く絶縁膜に達する配線溝を形成し、
前記第２貫通孔及び前記配線溝を導電膜で埋め込むことにより接続プラグと配線層を形成し、
前記支持層及び前記配線層上にストッパー層を形成し、
前記ストッパー層及び前記支持層の一部に開口を形成し、
前記開口を介して前記層間絶縁膜を除去する
ことを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003123737A JP4102246B2 (ja) | 2003-04-28 | 2003-04-28 | 半導体装置及びその製造方法 |
| US10/628,372 US6960834B2 (en) | 2003-04-28 | 2003-07-29 | Semiconductor device having multi-layer interconnection structure and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003123737A JP4102246B2 (ja) | 2003-04-28 | 2003-04-28 | 半導体装置及びその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004327909A JP2004327909A (ja) | 2004-11-18 |
| JP2004327909A5 JP2004327909A5 (ja) | 2006-02-02 |
| JP4102246B2 true JP4102246B2 (ja) | 2008-06-18 |
Family
ID=33410135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003123737A Expired - Fee Related JP4102246B2 (ja) | 2003-04-28 | 2003-04-28 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6960834B2 (ja) |
| JP (1) | JP4102246B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9922940B2 (en) | 2016-02-22 | 2018-03-20 | Toshiba Memory Corporation | Semiconductor device including air gaps between interconnects and method of manufacturing the same |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010018579A1 (en) | 1998-12-18 | 2001-08-30 | Walter Klemp | Disposable absorbent garment having stretchable side waist regions |
| JP2006202852A (ja) * | 2005-01-18 | 2006-08-03 | Toshiba Corp | 半導体装置 |
| DE102005008476B4 (de) * | 2005-02-24 | 2006-12-21 | Infineon Technologies Ag | Leitbahnanordnung sowie zugehöriges Herstellungsverfahren |
| US7887522B2 (en) | 2005-03-18 | 2011-02-15 | The Procter And Gamble Company | Pull-on wearable article with informational image |
| US7806880B2 (en) | 2005-03-18 | 2010-10-05 | The Procter & Gamble Company | Pull-on wearable article with informational image |
| US8663184B2 (en) | 2005-08-05 | 2014-03-04 | The Procter & Gamble Company | Absorbent article with a multifunctional side panel |
| US7432413B2 (en) | 2005-12-16 | 2008-10-07 | The Procter And Gamble Company | Disposable absorbent article having side panels with structurally, functionally and visually different regions |
| US8491558B2 (en) | 2006-03-31 | 2013-07-23 | The Procter & Gamble Company | Absorbent article with impregnated sensation material for toilet training |
| US8057450B2 (en) | 2006-03-31 | 2011-11-15 | The Procter & Gamble Company | Absorbent article with sensation member |
| US8664467B2 (en) | 2006-03-31 | 2014-03-04 | The Procter & Gamble Company | Absorbent articles with feedback signal upon urination |
| US20070233026A1 (en) * | 2006-03-31 | 2007-10-04 | The Procter & Gamble Company | Absorbent articles with feedback signal upon urination |
| US7896858B2 (en) | 2006-12-04 | 2011-03-01 | The Procter & Gamble Company | Absorbent articles comprising graphics |
| WO2008084440A1 (en) * | 2007-01-11 | 2008-07-17 | Nxp B.V. | Method of forming an interconnect structure |
| US8047442B2 (en) * | 2007-12-03 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2009188250A (ja) * | 2008-02-07 | 2009-08-20 | Panasonic Corp | 半導体装置及びその製造方法 |
| EP2283517B1 (en) | 2008-05-27 | 2016-07-13 | Nxp B.V. | Integrated circuit manufacturing method and integrated circuit |
| JP2010108966A (ja) | 2008-10-28 | 2010-05-13 | Elpida Memory Inc | 半導体装置及び半導体装置の製造方法 |
| JP5572944B2 (ja) * | 2008-12-18 | 2014-08-20 | 富士通株式会社 | 配線構造体の製造方法及び配線構造体 |
| CN103187363B (zh) * | 2011-12-31 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 铜互连的制作方法 |
| JP5696679B2 (ja) * | 2012-03-23 | 2015-04-08 | 富士通株式会社 | 半導体装置 |
| WO2013170433A1 (en) | 2012-05-15 | 2013-11-21 | The Procter & Gamble Company | Absorbent article having characteristic waist end |
| US9716035B2 (en) * | 2014-06-20 | 2017-07-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Combination interconnect structure and methods of forming same |
| KR20180020252A (ko) * | 2015-06-25 | 2018-02-27 | 인텔 코포레이션 | 랜딩되지 않은 비아 솔루션을 이용하여 커패시턴스 이득을 얻기 위한 도리아 기둥 지지식 마스크리스 에어갭 구조물 |
| US9653348B1 (en) | 2015-12-30 | 2017-05-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
| EP3711836B1 (en) | 2017-11-17 | 2022-07-13 | Yamashin-Filter Corp. | Filter device |
| US11361993B2 (en) * | 2018-12-14 | 2022-06-14 | Tokyo Electron Limited | Method for inverse via patterning for back end of line dual damascene structures |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6017814A (en) * | 1996-03-13 | 2000-01-25 | International Business Machines Corporation | Structure and fabrication method for stackable, air-gap-containing low epsilon dielectric layers |
| US5783864A (en) * | 1996-06-05 | 1998-07-21 | Advanced Micro Devices, Inc. | Multilevel interconnect structure of an integrated circuit having air gaps and pillars separating levels of interconnect |
| US5891797A (en) * | 1997-10-20 | 1999-04-06 | Micron Technology, Inc. | Method of forming a support structure for air bridge wiring of an integrated circuit |
| US6291891B1 (en) | 1998-01-13 | 2001-09-18 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method and semiconductor device |
| US6211561B1 (en) * | 1998-11-16 | 2001-04-03 | Conexant Systems, Inc. | Interconnect structure and method employing air gaps between metal lines and between metal layers |
| US6566244B1 (en) * | 2002-05-03 | 2003-05-20 | Lsi Logic Corporation | Process for improving mechanical strength of layers of low k dielectric material |
-
2003
- 2003-04-28 JP JP2003123737A patent/JP4102246B2/ja not_active Expired - Fee Related
- 2003-07-29 US US10/628,372 patent/US6960834B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9922940B2 (en) | 2016-02-22 | 2018-03-20 | Toshiba Memory Corporation | Semiconductor device including air gaps between interconnects and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US6960834B2 (en) | 2005-11-01 |
| US20040222533A1 (en) | 2004-11-11 |
| JP2004327909A (ja) | 2004-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4102246B2 (ja) | 半導体装置及びその製造方法 | |
| KR102116060B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US5989992A (en) | Method of making a semiconductor device | |
| US7400028B2 (en) | Semiconductor device | |
| US7250681B2 (en) | Semiconductor device and a method of manufacturing the semiconductor device | |
| US20030155642A1 (en) | Unique feature design enabling structural integrity for advanced low k semiconductor chips | |
| US6858936B2 (en) | Semiconductor device having an improved construction in the interlayer insulating film | |
| US20100323477A1 (en) | Interconnections of an integrated electronic circuit | |
| JP2008288234A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US6309958B1 (en) | Semiconductor device and method of manufacturing the same | |
| US7932187B2 (en) | Method for fabricating a semiconductor device | |
| JP3777182B2 (ja) | 相互接続構造中の熱機械的応力を低減する方法及び相互接続構造を形成する方法 | |
| JP3715626B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| KR20070063499A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| JP2007035996A (ja) | 半導体装置およびその製造方法 | |
| US11715710B2 (en) | Method of treatment of an electronic circuit for a hybrid molecular bonding | |
| JP2003068851A (ja) | 半導体装置及びその製造方法 | |
| US7632755B2 (en) | Method for forming an intermetal dielectric layer using low-k dielectric material and a semiconductor device manufactured thereby | |
| JP4160826B2 (ja) | 半導体素子のメタル配線形成方法 | |
| JPH11220025A (ja) | 半導体装置およびその製造方法 | |
| JP2006005010A (ja) | 半導体装置及びその製造方法 | |
| JP2001093973A (ja) | 半導体集積回路およびその製造方法 | |
| JP4967207B2 (ja) | 半導体装置の製造方法 | |
| JP2005183888A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2006140373A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051206 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051206 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071012 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080318 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080321 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140328 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |