JP2009188250A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009188250A
JP2009188250A JP2008027726A JP2008027726A JP2009188250A JP 2009188250 A JP2009188250 A JP 2009188250A JP 2008027726 A JP2008027726 A JP 2008027726A JP 2008027726 A JP2008027726 A JP 2008027726A JP 2009188250 A JP2009188250 A JP 2009188250A
Authority
JP
Japan
Prior art keywords
insulating film
wiring
semiconductor device
gap
wirings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008027726A
Other languages
English (en)
Inventor
Junichi Shibata
潤一 柴田
Takashi Harada
剛史 原田
Akira Ueki
彰 植木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008027726A priority Critical patent/JP2009188250A/ja
Priority to PCT/JP2008/003783 priority patent/WO2009098746A1/ja
Priority to US12/539,852 priority patent/US20090302473A1/en
Publication of JP2009188250A publication Critical patent/JP2009188250A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】歩留りが高く且つ配線間容量を十分に低減でき、且つ機械的強度を十分に得られるようにする。
【解決手段】半導体装置は、半導体基板の上に形成された第１の層間絶縁膜１０１と、第１の層間絶縁膜１０１に形成された複数の配線１０５と、第１の層間絶縁膜１０１に複数の配線１０５の少なくとも１つと接続するように形成されたビア１１３及びダミービア１０６とを有している。第１の層間絶縁膜１０１における互いに隣り合う配線１０５同士の間には空隙部１０９が選択的に形成されており、ダミービア１０６は、空隙部１０９と接する配線１０５Ａの下側に該配線１０５Ａと接続して形成され、ビア１１３及びダミービア１０６は、空隙部１０９を介することなく第１の層間絶縁膜１０１により周囲を覆われている。
【選択図】図２

Description

本発明は、半導体装置及びその製造方法に関し、特に、多層配線構造を有する半導体装置及びその製造方法に関する。
近年、半導体集積回路素子の微細化に伴い、半導体装置を構成する複数の素子同士の間隔及び該素子同士を結ぶ配線の間隔がますます小さくなってきている。このため、隣り合う配線における配線間容量が増大して、信号の伝搬速度が低下するという問題が顕在化している。
そこで、非特許文献１及び特許文献１に示されるように、隣り合う配線同士の間に空隙部（エアギャップ）を形成することにより、配線間容量を低下させる方法が検討されている。
以下、非特許文献１に示された、第１の従来例としての半導体装置の製造方法について図１４を参照しながら説明する。
まず、図１４（ａ）に示すように、半導体基板（図示せず）の上に、第１の絶縁膜１０を堆積し、その後、堆積した第１の絶縁膜１０の上部に複数の配線溝１０ａを形成する。続いて、第１の絶縁膜１０における各配線溝１０ａの底面及び壁面上にバリアメタル膜１１を形成し、その後、各配線溝１０ａを埋め込むように、銅（Ｃｕ）よりなる配線１２をそれぞれ形成する。
次に、図１４（ｂ）に示すように、配線１２を構成する銅の拡散を防止するため、各配線１２を含め第１の絶縁膜１の上にライナ絶縁膜１３を堆積する。
次に、図１４（ｃ）に示すように、リソグラフィ法により、ライナ絶縁膜１３の上にレジストパターン１４を形成する。レジストパターン１４は、第１の絶縁膜１０における互いに隣り合う配線１２同士の間の領域のみを除去できる開口パターンを有している。
次に、図１４（ｄ）に示すように、レジストパターン１４をマスクとしたドライエッチングにより、ライナ絶縁膜１３及び第１の絶縁膜１０をエッチングして、配線１２同士の間に空隙部（エアギャップ）１５を形成する。
その後は、ライナ膜１３の上に、空隙部１５が埋め込まれないように、カバレッジ率が低く且つ埋め込み特性が低い第２の絶縁膜を堆積することにより、閉じた空隙部１５を形成する。
上記の工程を順次繰り返すことにより、任意の層数を有する多層配線構造を得る。
以上のように、多層配線を有する半導体装置において、銅よりなる配線１２同士の間にエアギャップ１５を設けることにより、隣り合う配線１２同士の配線間容量を低減することができる。
一方、特許文献１には、第２の従来例として図１５に示す半導体装置が記載されている。図１５に示す半導体装置は、半導体基板（図示せず）の上に、第１層配線３０、３１、３２が形成され、該第１層配線３０、３１、３２の上に、第２層配線３３、３４、３５が形成され、該第２層配線３３、３４、３５の上に、第３層配線３６、３７、３８が形成されている。また、第１層配線３０、３１、３２と第２層配線３３、３４、３５とを接続するようにビア４０が形成され、第２層配線３３、３４、３５と第３層配線３６、３７、３８とを接続するようにビア４１が形成されている。さらに、第１層配線３０、３１、３２と第２層配線３３、３４、３５とを接続するように、また、第２層配線３３、３４、３５と第３層配線３６、３７、３８とを接続するようにダミービア４２がそれぞれ形成されている。ここで、各配線は銅により形成され、また、ダミービア４２は絶縁性材料により形成され、電気回路を形成していない。また、第１〜第３層配線、ビア及びダミービアの周囲にはすべて空隙部が設けられている。
"A Novel SiO2 -Air Gap low-k Copper Dual Damascene Interconnect", T Micro electronics, V.Arnal et.al., pp.71 2000, Advance Metallization 米国特許出願公開第２００４／００６１２３１号明細書 特開２００６−１２０９８８号公報
しかしながら、前記の第１の従来例及び第２の従来例に係る多層配線構造を有する半導体装置には以下のような問題がある。
以下、第１の従来例における課題について図１６〜図１８を参照しながら説明する。
図１６は第１の従来例に係る製造方法を用いて形成される半導体装置の平面構成を表している。図１６におけるＸVII−ＸVII線における断面に相当する図１７を用いて第１の従来例に係る半導体装置の製造方法の課題を説明する。
まず、図１７（ａ）に示すように、半導体基板（図示せず）の上に、第１の絶縁膜１を堆積し、その後、堆積した第１の絶縁膜１の上部に複数の配線溝１ａを形成する。続いて、第１の絶縁膜１における各配線溝１ａの底面及び壁面上にバリアメタル膜４を形成し、その後、各配線溝１ａを埋め込むように、銅（Ｃｕ）よりなる配線５をそれぞれ形成する。
次に、図１７（ｂ）に示すように、配線５を構成する銅の拡散を防止するため、各配線５を含め第１の絶縁膜１の上にライナ絶縁膜７を堆積する。
次に、図１７（ｃ）に示すように、リソグラフィ法により、ライナ絶縁膜７の上にレジストパターン８を形成する。レジストパターン８は、第１の絶縁膜１における互いに隣り合う配線５同士の間の領域のみを除去できる開口パターンを有している。
次に、図１７（ｄ）に示すように、レジストパターン８をマスクとしたドライエッチングにより、ライナ絶縁膜７及び第１の絶縁膜１をエッチングして、配線５同士の間に空隙部（エアギャップ）３を形成する。
その後は、ライナ膜７の上に、空隙部３が埋め込まれないように、カバレッジ率が低く且つ埋め込み特性が低い第２の絶縁膜を堆積することにより、閉じた空隙部３を形成する。
上記の工程を順次繰り返すことにより、任意の層数を有する多層配線構造を得る。
以上のように、多層配線を有する半導体装置において、銅よりなる配線５同士の間にエアギャップ３を設けることにより、隣り合う配線５同士の配線間容量を低減することができる。
図１８は図１６におけるＸVIII−ＸVIII線における断面図であって、図１７（ｄ）に示す工程に相当する断面構成を表している。なお、図１６は図１８のＸVI−ＸVI線に沿った断面における平面構成を表していることになる。
第１の従来例においては、図１７（ａ）に示す工程において、配線溝１ａの形成時及びバリアメタル４の成膜時に、第１の絶縁膜１における配線溝１ａの底部にダメージ層１Ａが形成されてしまう。ここで、第１の絶縁膜１として炭素含有酸化シリコン（ＳｉＯＣ）を用いた場合には、ダメージ層１ＡとしてＳｉＯｘ層が形成される。なお、このようなダメージ層１Ａは、空孔を導入したＳｉＯＣ膜、有機系の絶縁膜、例えばＳｉＬＫ（登録商標）、ＦＬＡＲＥ（登録商標）、フッ素含有シリケートグラス（ＦＳＧ）、ポリイミド若しくはベンゾシクロブテン（ＢＣＢ）、又はフッ素含有炭化水素等を第１の絶縁膜１として用いた場合においても同様に発生する。
また、図１７（ｄ）に示すように、第１の絶縁膜１における配線５の下側部分には、空隙部３を形成する際のエッチングにより、部分的にくびれが発生する。このため、両側面が空隙部３と接する配線５の下側部分にもダメージ層１Ａが形成されているので、図１９に示すように、配線５の下側部分がくびれた状態から、配線５下側部分のダメージ層１Ａを基点として第１の絶縁膜１から配線５が剥離する。その結果、配線５が消失して半導体装置の歩留りが低下する。
また、図１８からも分かるように、配線５が屈曲する屈曲部５ｂにおいては、配線５の下側部分の外周部がその内周部よりも、よりエッチングされやすい。このため、配線５の屈曲部５ｂにおいては、第１の絶縁膜１から配線５が剥離しやすい。
さらに、第２の従来例においては、配線同士の間だけではなく、ビア及びダミービアの周囲にまで空隙部が設けられており、機械的強度が低くなるという問題がある。
本発明は、前記従来の問題を鑑み、その目的は、歩留りが高く且つ配線間容量を十分に低減でき、且つ機械的強度を十分に得られるようにすることにある。
前記の目的を達成するため、本発明は、半導体装置の配線構造を、両側面に空隙部が設けられる配線の下側に該配線と接続されるダミービアを形成する構成とする。
具体的に、本発明に係る半導体装置は、半導体基板の上に形成された絶縁膜と、絶縁膜に形成された複数の配線と、絶縁膜に複数の配線の少なくとも１つと接続するように形成されたビアと、絶縁膜に複数の配線の少なくとも１つと接続するように形成されたダミービアとを備え、絶縁膜における互いに隣り合う配線同士の間には空隙部が選択的に形成されており、ダミービアは、空隙部と接する配線の下側に該配線と接続して形成され、ビア及びダミービアは、空隙部を介することなく絶縁膜により周囲を覆われていることを特徴とする。
本発明の半導体装置によると、絶縁膜に複数の配線の少なくとも１つと接続するように形成されたダミービアを備えており、絶縁膜における互いに隣り合う配線同士の間には空隙部が選択的に形成されており、ダミービアは、空隙部と接する配線の下側に該配線と接続して形成され、ビア及びダミービアは、空隙部を介することなく絶縁膜により周囲を覆われている。すなわち、空隙部と接する配線の下側に該配線と接続して形成されたダミービアは、絶縁膜により直接に周囲を覆われているため、このダミービアによって、空隙部と接する絶縁膜における配線の下側部分には空隙部を形成する際のくびれが生じない。その結果、両側面が空隙部と接する配線が絶縁膜から剥離することを防止できる。さらに、ビア及びダミービアは、空隙部を介することなく絶縁膜により周囲を覆われているため、機械的強度が高く、配線間容量が低い半導体装置を得ることができる。
本発明の半導体装置において、空隙部の底面の半導体基板からの高さは、空隙部と接する配線の底面よりも低いか又は同等であることが好ましい。
本発明の半導体装置において、空隙部と接する配線の幅は、空隙部と接しない配線の幅よりも大きいことが好ましい。
本発明の半導体装置において、空隙部と接する配線は、その周囲の全面が空隙部と接していることが好ましい。
また、本発明の半導体装置において、空隙部と接する配線は、その周囲が空隙部と不連続に接していることが好ましい。
本発明の半導体装置において、ダミービアは、複数の配線のうち最も配線幅が小さい配線と接続するように形成されていることが好ましい。
本発明の半導体装置において、ダミービアは、複数の配線のうちの１つの配線に複数個形成されていることが好ましい。
本発明の半導体装置において、ダミービアは、複数の配線のうちの１つの配線に互いに間隔をおいて形成された２つのビア同士の間に、１つの配線に沿って２つのビア同士の間隔とほぼ一致する長さに形成されていることが好ましい。
本発明の半導体装置において、複数の配線は半導体基板に平行な方向に屈曲する屈曲部を有し、ダミービアは、屈曲部と接続するように形成されていることが好ましい。
本発明の半導体装置において、ダミービアの下側には下層の絶縁膜が形成されており、該ダミービアは、下層の絶縁膜と接続されていることが好ましい。
本発明の半導体装置において、ダミービアの側面には凹凸部が形成されており、ダミービアの凹凸部の凹凸の度合いは、ビアの側面の凹凸部の凹凸の度合いよりも大きいことが好ましい。
本発明の半導体装置において、ダミービアの下端部の径は、ダミービアの上端部の径よりも大きいことが好ましい。
本発明の半導体装置において、絶縁膜はＳｉＯＣ膜であることが好ましい。
本発明の半導体装置において、絶縁膜は第１の絶縁膜と第２の絶縁膜との積層膜であり、ダミービア及びビアは第１の絶縁膜に形成され、配線は第２の絶縁膜に形成されていることが好ましい。
この場合に、第１の絶縁膜は、第２の絶縁膜よりも機械的強度が高い絶縁膜であることが好ましい。
また、この場合に、第１の絶縁膜は、第２の絶縁膜よりも空孔率が低い絶縁膜であることが好ましい。
また、この場合に、第２の絶縁膜はＳｉＯＣ膜であることが好ましい。
また、第１の絶縁膜は、酸化シリコンを有する膜又は窒化シリコンを有する膜であることが好ましい。
本発明の半導体装置において、ビアは複数の配線のうち空隙部とは接しない配線と接続されていることが好ましい。
本発明の半導体装置は、絶縁膜の上に、該絶縁膜と接するように形成され、配線を構成する金属の拡散を防止するライナ膜をさらに備えていることが好ましい。
この場合に、ライナ膜は、ＳｉＣＮを有する膜であることが好ましい。
本発明の半導体装置は、複数の配線の上に、各配線と接するように形成され、配線からの電流の漏れを防ぐキャップ膜をさらに備えていることが好ましい。
この場合に、キャップ膜は、Ｃｏ、Ｍｎ、Ｗ、Ｔａ若しくはＲｕ、又はＣｏ、Ｍｎ、Ｗ、Ｔａ及びＲｕから選択された１種類以上の金属を含む合金、又はＣｏ、Ｍｎ、Ｗ、Ｔａ若しくはＲｕからなる酸化物、又はＣｕＳｉＮからなり、キャップ膜は導電性を有していることが好ましい。
本発明に係る半導体装置の製造方法は、半導体基板の上に第１の絶縁膜を形成する工程（ａ）と、第１の絶縁膜に、ダミービアホール、ビアホール並びにダミービアホール及びビアホールと接続する複数の配線溝を形成する工程（ｂ）と、複数の配線溝、ビアホール及びダミービアホールに導電膜を埋め込むことにより、導電膜から、複数の配線、ビア及びダミービアをそれぞれ形成する工程（ｃ）と、第１の絶縁膜における配線同士の間の領域を選択的に除去することにより、配線同士の間に空隙部を形成する工程（ｄ）と、第１の絶縁膜の上に、複数の配線及び空隙部を覆うように第２の絶縁膜を形成する工程（ｅ）とを備え、ダミービアは空隙部と接する配線と接続して形成し、且つ、ビア及びダミービアは、空隙部を介することなく第１の絶縁膜により周囲を覆われていることを特徴とする。
本発明の半導体装置の製造方法によると、ダミービアは空隙部と接する配線とのみ接続して形成し、且つ、ビア及びダミービアは、空隙部を介することなく第１の絶縁膜により周囲を覆われているため、このダミービアによって、空隙部と接する絶縁膜における配線の下側部分には空隙部を形成する際のくびれが生じない。その結果、両側部が空隙部と接する配線が絶縁膜から剥離することを防止できる。さらに、ビア及びダミービアは、絶縁膜により周囲を覆われているため、機械的強度が高く、配線間容量が低い半導体装置を得ることができる。
本発明の半導体装置の製造方法は、工程（ｄ）において、空隙部の底面の半導体基板からの高さは、配線の底面よりも低くなるように形成することが好ましい。
本発明の半導体装置の製造方法は、工程（ｄ）において、空隙部と接する配線の幅が空隙部と接しない配線の幅よりも大きくなるように配線を形成することが好ましい。
本発明の半導体装置の製造方法は、工程（ｄ）において、空隙部は、該空隙部を形成する配線の周囲の全面に形成することが好ましい。
また、本発明の半導体装置の製造方法は、工程（ｄ）において、空隙部は、該空隙部を形成する配線の周囲に不連続に形成することが好ましい。
本発明の半導体装置の製造方法は、工程（ｃ）において、ダミービアは、複数の配線のうち最も配線幅が小さい配線と接続するように形成することが好ましい。
本発明の半導体装置の製造方法は、工程（ｃ）において、ダミービアは、複数の配線のうちの１つの配線に複数個形成することが好ましい。
本発明の半導体装置の製造方法は、工程（ｃ）において、ダミービアは、複数の配線のうちの１つの配線に互いに間隔をおいて形成された２つのビア同士の間に、１つの配線に沿って２つのビア同士の間隔とほぼ一致する長さに形成することが好ましい。
本発明の半導体装置の製造方法は、工程（ｃ）において、ダミービアは、配線の半導体基板と平行な方向に屈曲する屈曲部と接続するように形成することが好ましい。
本発明の半導体装置の製造方法は、工程（ｂ）において、ダミービアホールは、等方性エッチングにより形成することが好ましい。
本発明に係る半導体装置及びその製造方法によると、空隙部と接する配線の下側に該配線と接続されるダミービアを形成することにより、該配線の絶縁膜からの剥離を防ぐことができ、また、機械的強度が高く、配線間容量が低い半導体装置を得ることができる。
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。
図１及び図２は本発明の第１の実施形態に係る半導体装置であって、図１は図２のＩ−Ｉ線における平面構成を示し、図２は図１のII−II線における断面構成を示している。
図１及び図２に示すように、半導体基板（図示せず）の上に形成された第１の層間絶縁膜１０１の上部には、複数の配線１０５、１０５Ａが互いに間隔をおいて形成されている。第１の層間絶縁膜１０１における互いに隣り合う配線１０５、１０５Ａ同士の間には、空隙部（エアギャップ）１０９が選択的に形成されている。各配線１０５、１０５Ａの少なくとも一方の端部には、他の配線層と電気的に接続されるビア１１３が形成されている。ここで、配線１０５、１０５Ａは、例えば銅（Ｃｕ）からなり、第１の層間絶縁膜１０１に形成された配線溝１０１ａの底面及び壁面上に形成されたバリアメタル膜１０４の内側に形成されている。なお、バリアメタル膜１０４には、例えばタンタル（Ｔａ）と窒化タンタル（ＴａＮ）とがこの順に積層された積層膜を用いることができる。
第１の層間絶縁膜１０１の上には、ライナ絶縁膜１０７を介在させて配線１０５及びビア１１３が形成された第２の層間絶縁膜１１５が形成されている。ここで、ライナ絶縁膜１０７は、配線１０５、１０５Ａを構成する銅原子の拡散を防止するために形成されており、例えばＳｉＣＮを用いることができる。
本発明の特徴として、その周囲に空隙部１０９が全面的に設けられた配線１０５Ａには、その下側にダミービア１０６が形成されると共に、周囲に空隙部１０９が設けられた屈曲部１０５ｂを有する配線１０５における屈曲部１０５ｂの下側にもダミービア１０６が形成されている。ここで、ダミービア１０６の下端部は、下層の配線と接続することなく、第１の層間絶縁膜１０１又はライナ絶縁膜１０７の途中で止まっている。言い換えれば、ダミービア１０６の下端部は絶縁膜と接している。但し、ダミーの下層配線（ダミー配線）のように、回路を構成しない配線と接続することは可能である。ここで、ダミービアとは、回路を構成しないビアを指す。
図２に示すように、第１の層間絶縁膜１０１において、配線１０５の下側におけるビア１１３が形成されていない部分には、ダメージ層１０１Ａが形成されている。発明が解決しようとする課題の欄で説明したように、ダメージ層１０１Ａは、配線溝１０１ａの形成時及びバリアメタル膜１０４の成膜時に第１の絶縁膜１０１に形成されてしまう。
しかしながら、側面の大部分が空隙部１０９と接する配線１０５Ａには、該配線１０５Ａの下側にダミービア１０６を形成しているため、ダミービア１０６が形成された部分にはダメージ層１０１Ａが形成されることがない。
また、配線１０５Ａの下側にはダミービア１０６が形成されているため、ダミービア１０６が形成されていない場合と比較して、ダミービア１０６が形成された領域分だけダメージ層１０１Ａにくびれが生じなくなる。また、ダミービア１０６が第１の層間絶縁膜１０１に杭のように打ち込まれた構造となることから、配線１０５Ａにおけるダミービア１０６が形成されていない部分の幅が細く、ダメージ層１０１Ａに多少くびれが生じていたとしても、ダミービア１０６と第１の層間絶縁膜１０１との間には摩擦が発生する。
上記の２つの理由により、周囲のほぼ全面が空隙部１０９と接する配線１０５Ａが第１の層間絶縁膜１０１から剥離しにくくなる。また、空隙部１０９の底面の半導体基板からの高さが、配線１０５、１０５Ａの底面の高さと同等かそれよりも低くなるように、空隙部１０９が形成されているため、特に空隙部１０９の底面が配線１０５、１０５Ａの底面よりも低い場合には、配線１０５、１０５Ａの配線間容量がさらに低減される。
また、第１の層間絶縁膜１０１において、ビア１１３及びダミービア１０６が形成されている領域（但し、空隙部１０９の形成により、その一部がエッチングされている部位は存在する。）、及び配線１０５同士の間隔が相対的に大きい領域には空隙部１０９が形成されていない。これにより、第１の層間絶縁膜１０１の機械的強度が確保される。
図３に第１の実施形態の第１変形例に係る半導体装置の断面構成を示す。図３に示すように、周囲のほぼ全面に空隙部１０９が形成された配線１０５Ａの下側に接続されているダミービア１０６の下端部は、第１の層間絶縁膜１０１の下側に形成された第１の下層層間絶縁膜１２０を貫通して、さらにその下の第２の下層層間絶縁膜１２１に形成された配線１０５の上のライナ絶縁膜１０７の途中まで形成されている。但し、前述したように、配線１０５が回路を構成しないダミーの下層配線（ダミー配線）である場合には、該配線１０５と直接に接続することは可能である。このように、ダミービア１０６が深く掘り込まれていれば掘り込まれている程好ましい。なぜなら、ダミービア１０６と各層間絶縁膜１０１、１２０との間の摩擦力が、ダミービア１０６が深く掘り込まれていればいる程大きくなるからである。従って、ダミービア１０６の高さ寸法が第１の層間絶縁膜１０１を貫通しない程度に小さい場合と比べて、配線１０５Ａが第１の層間絶縁膜１０１からより確実に剥離しにくくすることができる。
図４及び図５にダミービア１０６の変形例を示す。図４の第１変形例に示すように、ダミービア１０６は、その側面に凹凸形状を有していることが好ましい。ダミービア１０６の側面に形成される凹凸形状の凹凸の度合いは大きければ大きい程良く、例えば、配線溝１０１ａの形成時における凹凸の度合いと比べて大きい方が好ましい。言い換えれば、ダミービア１０６の側面は平滑なものよりもラフネスが大きいもの程好ましい。
また、図５に示すように、ダミービア１０６の下端部及び上端部の径は、該ダミービア１０６の中間部の径よりも小さいことが好ましい。言い換えれば、ダミービア１０６を上から見たときのビアの中心から外周面までの距離は、ダミービア１０６の上端部からその中間部に進むに従って大きくなり、中間部からダミービア１０６の下端部に進むに従って小さくなるような形状であることが好ましい。
このように、ダミービア１０６の形状を図４又は図５のような形状とすることにより、ダミービア１０６と第１の層間絶縁膜１０１との間の摩擦力がより大きくなるため、配線１０５Ａが第１の層間絶縁膜１０１から剥離することをより確実に防ぐことができる。
図６に第１の実施形態の第２変形例に係る半導体装置の平面構成を示す。図６に示すように、配線１０５Ａの周囲に空隙部１０９が部分的に形成されている場合であっても、該配線１０５Ａにダミービア１０６を形成することが望ましい。特に、配線幅Ｗが小さい場合には、空隙部１０９が部分的に形成されている場合でも、配線１０５Ａが第１の層間絶縁膜１０１から剥離するおそれがあるからである。
図７に第１の実施形態の第３変形例に係る半導体装置の平面構成を示す。図７に示すように、第３変形例に係る半導体装置は、配線１０５Ａの周囲の全面に空隙部１０９が設けられている場合に、該配線１０５Ａには、複数のダミービア１０６を形成することが好ましい。このようにすると、配線１０５Ａが第１の層間絶縁膜１０１から剥離することをより確実に防ぐことができる。
図８に第１の実施形態の第４変形例に係る半導体装置の平面構成を示す。図８に示すように、配線１０５Ａの周囲の全面に空隙部１０９が設けられている場合に、１つのダミービア１０６が、両端部に形成された２つのビア１１３同士の間に配線１０５Ａに沿って２つのビア１１３同士の間隔とほぼ一致する長さに形成されていることが好ましい。このようにすると、配線１０５Ａが第１の層間絶縁膜１０１から剥離することをより確実に防ぐことができる。
図９は図１、図６、図７及び図８のIX−IX線における断面構成を示している。図９に示すように、配線１０５が半導体基板に平行な方向に屈曲する屈曲部１０５ｂにおいて、該屈曲部１０５ｂにダミービア１０６を形成することが好ましい。このようにすると、屈曲部１０５ｂにおいて、ダミービア１０６を設けた分だけ、第１の層間絶縁膜１０１における配線１０５の下側部分にくびれが生じていないことが分かる。
前述したように、配線１０５の屈曲部１０５ｂにおいては、第１の層間絶縁膜１０１における配線１０５の下側部分に生じるくびれが大きくなりやすい。従って、第１の実施形態のように、配線１０５の屈曲部１０５ｂにダミービア１０６を設けることにより、屈曲部１０５ｂを有する配線１０５が第１の層間絶縁膜１０１から剥離することをより確実に防ぐことができる。
また、周囲に空隙部１０９が全面的に形成されている配線１０５Ａは、その配線幅を大きくすることが好ましい。すなわち、空隙部１０９が周囲の全面に形成された配線１０５Ａの配線幅は、周囲の大部分に空隙部１０９が形成されていない配線１０５の配線幅よりも大きくすることが好ましい。配線幅を相対的に大きくすると、空隙部１０９を配線１０５Ａの周囲の全面に形成する際に、配線１０５Ａの下側の第１の層間絶縁膜１０１に生じるくびれを防ぐことができる。このため、配線１０５Ａが第１の層間絶縁膜１０１から剥離することをより確実に防ぐことができる。
以上は後述する第２の実施形態においても同様である。
次に、第１の実施形態に係る半導体装置の製造方法について図１０及び図１１を参照しながら説明する。ここで、図１０及び図１１は図１のII−II線に相当する断面の工程順の製造方法を表している。
まず、図１０（ａ）に示すように、半導体基板（図示せず）の上に、第１の層間絶縁膜１０１を堆積する。その後、第１の層間絶縁膜１０１に、リソグラフィ及びドライエッチングにより、ビアホール１０１ｂ及びダミービアホール１０１ｃを形成し、続いて、第１の配線溝１０１ａを、ビアホール１０１ｂ又はダミービアホール１０１ｃと接続されるように選択的に形成する。ここで、ダミービアホール１０１ｃは、後の工程で、周囲の大部分に空隙部が形成される配線１０５Ａとのみ接続するように形成する。ここで、第１の層間絶縁膜１０１として、空孔を導入したＳｉＯＣ膜、又は有機系の絶縁膜、例えばＳｉＬＫ（登録商標）、ＦＬＡＲＥ（登録商標）、ＦＳＧ、ポリイミド若しくはベンゾシクロブテン（ＢＣＢ）、又はフッ素含有炭化水素等の比較的誘電率が低い膜を用いることが望ましい。
次に、図１０（ｂ）に示すように、第１の層間絶縁膜１０１における配線溝１０１ａの底面及び壁面と、ビアホール１０１ｂ及びダミービアホール１０１ｃの底面及び壁面にバリアメタル膜１０４及びシード層（図示せず）を順次形成する。続いて、バリアメタル膜１０４及びシード層が形成された配線溝１０１ａ、ビアホール１０１ｂ及びダミービアホール１０１ｃに銅からなる導電膜を埋め込む。続いて、化学機械研磨（ＣＭＰ）法により、第１の層間絶縁膜１０１の上に残存する余剰の銅を除去する。以上の工程により、配線１０５、１０５Ａ、ビア１１３及びダミービア１０６が形成される。
次に、図１０（ｃ）に示すように、第１の層間絶縁膜１０１及び配線１０５、１０５Ａの上に、例えば、ＳｉＣＮからなるライナ絶縁膜１０７を堆積する。
次に、図１０（ｄ）に示すように、リソグラフィ法により、ライナ絶縁膜１０７の上にレジストパターン１０８を形成する。レジストパターン１０８は、第１の層間絶縁膜１０１における配線１０５同士の間及び配線１０５と配線１０５Ａとの間における領域のみを除去できる開口パターンを有している。
次に、図１０（ｅ）に示すように、レジストパターン１０８をマスクとしドライエッチングにより、ライナ絶縁膜１０７及び第１の層間絶縁膜１０１をエッチングして、配線１０５同士の間及び配線１０５と配線１０５Ａとの間に空隙部（エアギャップ）１０９を形成する。このとき、空隙部１０９の底面の高さが、配線１０５、１０５Ａの底面の高さよりも低くなるように形成する。
次に、図１１（ａ）に示すように、化学気相堆積（ＣＶＤ）法により、空隙部１０９を含めライナ絶縁膜１０７の上に、カバレッジ率が低く且つ埋め込み特性が低い第２の層間絶縁膜１１５を堆積する。これにより、各空隙部１０９の上部が第２の層間絶縁膜１１５により閉じられる。
次に、図１１（ｂ）に示すように、リソグラフィ及びドライエッチングにより、第２の層間絶縁膜１１５に、第１の層間絶縁膜１１５に形成された配線１０５を露出するビアホール１１５ｂを形成し、その後、ビアホール１１５ｂと接続する配線溝１１５ａを選択的に形成する。
次に、図１１（ｃ）に示すように、第２の層間絶縁膜１１５における配線溝１１５ａの底面及び壁面とビアホール１１５ｂの底面及び壁面とにバリアメタル膜１０４及びシード層を順次形成する。続いて、バリアメタル膜１０４及びシード層が形成された配線溝１１５ａに銅からなる導電膜を埋め込む。続いて、ＣＭＰ法により、第２の層間絶縁膜１１５の上に残存する余剰の銅膜を除去する。
以上の工程により、第２の層間絶縁膜１１５に配線１０５及びビア１１３が形成される。ここで、図示はしていないが、後の工程で側面の大部分に空隙部が形成される配線にダミービアを形成することが望ましいことはいうまでもない。
上記の各工程を順次繰り返すことにより、任意の層数を有する多層配線構造を形成することができる。
第１の実施形態に係る半導体装置の製造方法によると、図１０（ａ）において、配線溝１０１ａを形成する際、及び図１０（ｂ）において、配線溝１０１ａにバリアメタル膜１０４を形成する際に、配線溝１０１ａの底部にダメージ層１０１Ａが形成されたとしても、図１０（ｅ）において、空隙部１０９を形成する際に、側面の大部分に空隙部１０９が形成される配線１０５Ａにダミービア１０６が接続して設けられているため、配線１０５が第１の層間絶縁膜１０１から剥離しなくなる。
具体的には、側面の大部分に空隙部１０９が形成される配線１０５Ａの下側には、ダミービア１０６が形成されているため、このダミービア１０６が形成されている分だけ、ダメージ層１０１Ａが形成されない。また、ダミービア１０６が第１の層間絶縁膜１０１に杭のように打ち込まれた構造となるため、ダミービア１０６と第１の層間絶縁膜１０１との摩擦により、配線１０５Ａが第１の層間絶縁膜１０１から剥離することを防ぐことができる。
また、空隙部１０９の底面の高さが、該空隙部と接する配線１０５、１０５Ａの底面の高さよりも低くなるように空隙部１０９を形成するため、配線１０５、１０５Ａの配線間容量がさらに低減される。
なお、第１の実施形態に係る半導体装置の製造方法においては、配線１０５、１０５Ａ、ビア１１３及びダミービア１０６をデュアルダマシン法により形成する方法を説明したが、デュアルダマシン法に代えて、ダマシン法により形成してもよい。
また、ダミービア１０６として、銅からなる導電膜を用いたが、銅に代えて他の導電膜を用いてもよい。例えば、他の導電膜として、Ａｌ、Ａｇ、Ａｕ、Ｗ、Ｔｉ、Ｔａ、Ｍｎ、Ｓｎ、Ｉｎ、Ｃｏ、Ｎｉ及びＦｅ等が挙げられる。
また、ダミービア１０６をダマシン法により形成する場合には、該ダミービア１０６が形成される層間絶縁膜との密着性が高い（層間絶縁膜との摩擦力が大きい）絶縁膜を用いることができる。この場合、層間絶縁膜との密着性が高ければ高い程望ましい。例えば、ダミービア１０６と密着性が高い絶縁膜として、ＳｉＮ又はＳｉＣＮ等の窒化膜が挙げられる。これらの窒化物からなる絶縁膜は、配線１０５、１０５Ａからの銅の拡散防止層として機能するという効果に加え、配線１０５、１０５Ａとの密着性が低誘電率膜と比べて高いという効果をも有している。
ここで、第１の実施形態の各変形例で説明したように、１本の配線１０５Ａにダミービア１０６を複数個形成すること、ダミービア１０６を配線１０５Ａの底面に沿って長く形成すること、ダミービア１０６の高さを高くして（下層の配線と接するように）形成すること、ダミー配線の形状を図４及び図５に示すように側面の形状を変更すること、配線１０５の屈曲部１０５ｂにダミービア１０６を形成することは、エッチング条件等を変更することにより、第１の実施形態に係る半導体装置の製造方法と同様の方法により形成することができる。
特に、図４に示すように、ダミービア１０６の側面の形状を凹凸状に形成するには、層間絶縁膜として多層絶縁膜１１１を形成し、続いて、形成した多層絶縁膜１１１にダミービアホールを形成し、その後、ダミービアホールを埋め込むことにより形成することができる。具体的には、ダミービア１０６が形成されているレベルの層間絶縁膜（ここで、「ダミービアが形成されているレベルの層間絶縁膜」とは、層間絶縁膜において、ダミービアの下端部の位置よりも高く上端部の位置よりも低い領域にある部分を指す。）をＳｉＯＣ/ＳｉＮ/ＳｉＯＣ/ＳｉＮというように、ＳｉＯＣ膜や空孔率の高い絶縁膜等の低誘電率膜と窒化シリコン等からなる絶縁膜とを交互に堆積して多層絶縁膜１１１を形成し、その後、多層絶縁膜１１１にダミービアホールを形成する。ここで、ダミービアホールは、異方性エッチング後に実施される洗浄等の等方性エッチングにより形成される。等方性エッチング時のエッチング速さは絶縁膜ごとに異なる。一般に、低誘電率膜はシリコン窒化膜よりもエッチング速さは速い。ここで、多層絶縁膜１１１における各絶縁膜のエッチング速さの違いにより、エッチング速さが速い層においては、エッチング速さが遅い層と比較して横方向に深く削られる。エッチングレート（エッチング速さの比）が高レートを示す異種の絶縁膜をダミービア１０６が形成されるレベルの層間絶縁膜として交互に形成することにより、側壁が凹凸状態となるようにダミービアホールを形成することができる。その後、ダミービアホール内に導電膜又は絶縁膜を埋め込むことにより、ダミービア１０６を形成することができる。ダミービア１０６が形成されるレベルの層間絶縁膜は、エッチング速さが速い層と遅い層とを複数層形成していればよく、必ずしも交互である必要はない。上記では、低誘電率膜に上下方向から挟まれる絶縁膜としてシリコン窒化膜を用いたが、さらに炭素を含む膜でも構わない。ここで、エッチング速さが高い絶縁膜を上層とし、エッチング速さが遅い絶縁膜を下層とする２層からなる絶縁膜をダミービア１０６が形成されるレベルの層間絶縁膜として用いれば、ダミービアの上端部の径よりもダミービアの下端部の径の方が小さいダミービアを形成することもできる。また、エッチング速さが遅い絶縁膜を上層とし、エッチング速さが速い絶縁膜を下層とする２層からなる絶縁膜をダミービア１０６が形成されるレベルの層間絶縁膜として用いれば、ダミービアの上端部の径よりもダミービアの下端部の径の方が大きいダミービアを形成することもできる。また、図５に示すように、ダミービア１０６の形状を下端部及び上端部の径が中間部の径よりも小さくするには、図４で説明したのと同様に、ダミービア１０６が形成されるレベルの層間絶縁膜としてエッチング速さが異なる２層の膜を用い、ダミービア１０６の形状がボーイングするようなエッチング条件で形成することが可能である。以上説明したダミービア１０６を作製する方法は、以下の第２の実施形態に係る半導体装置の製造方法においても同様である。
以上のように、銅よりなる配線１０５、１０５Ａの間に空隙部１０９が形成された多層配線構造を有する半導体装置であって、配線同士の間に空隙部１０９を設けることにより、隣り合う配線間容量を低減できる半導体装置の歩留まりを高めることができる。
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。
図１２は本発明の第２の実施形態に係る半導体装置であって、図１のＩ−Ｉ線における断面に相当する断面構成を表している。
第２の実施形態に係る半導体装置と第１の実施形態に係る半導体装置との相違は、ダミービア１０６が形成されているレベルの層間絶縁膜と、ダミービア１０６と接続している配線１０５Ａが形成されているレベルの層間絶縁膜とが異なる絶縁膜により形成されていることにある。
ここで、図１２に示すように、ダミービア又はビアが形成されているレベルの層間絶縁膜を第３の層間絶縁膜１１７とし、配線が形成されているレベルの層間絶縁膜を第４の層間絶縁膜１１８としている。ここでいう「層間絶縁膜のレベル」とは、ビア、ダミービア及び配線のそれぞれが下面の高さから上面の高さまでの範囲に含まれる空間を示している。ここで、第４の層間絶縁膜１１８には、低誘電率膜を用いることが好ましい。このようにすると、配線１０５同士の間隔が相対的に大きいことから、配線構造の機械的強度を確保するために空隙部１０９を形成することができなかったとしても、配線間容量を下げることが可能だからである。
また、第３の層間絶縁膜１１７には、空孔が少なく機械的強度が高い絶縁膜を用いることが好ましい。このようにすると、配線溝１０１ａの底部にダメージ層１０１Ａが形成されにくく、たとえダメージ層１０１Ａが形成されたとしても、ダミービア１０６と第３の層間絶縁膜１１７との摩擦が大きいため、第１の実施形態と比べて、配線１０５Ａが第３の層間絶縁膜１１７から剥離することをより確実に防ぐことができる。
ここで、第４の層間絶縁膜１１８として、例えば空孔を導入したＳｉＯＣ膜、又は有機系の絶縁膜、例えばＳｉＬＫ（登録商標）、ＦＬＡＲＥ（登録商標）、ＦＳＧ、ポリイミド若しくはベンゾシクロブテン（ＢＣＢ）、又はフッ素含有炭化水素等の比較的に誘電率が低い絶縁膜を用いることが望ましい。但し、これらの絶縁材料に限られることはない。
また、第３の層間絶縁膜１１７として、例えばＳｉＯ２膜等を用いることができる。但し、ＳｉＯ２膜に限られることはない。
また、ダミービア１０６が形成される第３の層間絶縁膜１１７及びダミービア１０６と接続される配線１０５Ａが形成される第４の層間絶縁膜１１８は、このような２層構造に限られず、３層以上の多層構造としてもよい。例えば、配線構造における機械的強度と、配線間容量の低下との両方を考慮することにより、最適な多層配線構造を選択することができる。
次に、第２の実施形態に係る半導体装置の製造方法について図１３を参照しながら説明する。
まず、図１３（ａ）に示すように、半導体基板（図示せず）の上に、第３の層間絶縁膜１１７を堆積する。続いて、第３の層間絶縁膜１１７に、リソグラフィ及びドライエッチングにより、ビアホール１１７ａ及びダミービアホール１１７ｂを形成する。
次に、図１３（ｂ）に示すように、第３の層間絶縁膜１１７におけるビアホール１１７ａ及びダミービアホール１１７ｂの底面及び壁面にバリアメタル膜１０４及びシード層（図示せず）を順次形成する。続いて、バリアメタル膜１０４及びシード層が形成されたビアホール１１７ａ及びダミービアホール１１７ｂに銅からなる導電膜を埋め込む。続いて、ＣＭＰ法により、第３の層間絶縁膜１１７の上に残存する余剰の銅膜を除去する。以上の工程により、ビア１１３及びダミービア１０６が形成される。
次に、図１３（ｃ）に示すように、ビア１１３及びダミービア１０６が形成された第３の層間絶縁膜１１７の上に、第４の層間絶縁膜１１８を形成する。その後、第４の層間絶縁膜１１８に、リソグラフィ及びドライエッチングにより、ビア１１３及びダミービア１０６を選択的に露出する配線溝１１８ａを形成する。
次に、図１３（ｄ）に示すように、第４の層間絶縁膜１１８における配線溝１１８ａの底面及び壁面にバリアメタル膜１０４及びシード層を順次形成する。続いて、バリアメタル膜１０４及びシード層が形成された配線溝１１８ａに銅からなる導電膜を埋め込む。続いて、ＣＭＰ法により、第４の層間絶縁膜１１８の上に残存する余剰の銅膜を除去する。以上の工程により、配線１０５、１０５Ａが形成される。
その後は、図１０（ｃ）〜図１０（ｅ）及び図１１（ａ）〜図１１（ｃ）と同様の工程を行うことにより、図１２に示す半導体装置を得る。
上記の工程を順次繰り返すことにより、任意の層数を有する多層配線構造が形成される。
このように、ダミービア１０６が形成されるレベルの第３の層間絶縁膜１１７と、ダミービア１０６と接続される配線１０５が形成されるレベルの第４の層間絶縁膜１１８とに異なる組成の絶縁膜を用いることにより、上記に説明した効果を得ることができる。
また、上記で説明したように、ダミービア１０６及び該ダミービア１０６と接続される配線１０５Ａが形成される層間絶縁膜が３層以上の多層構造となるように、層間絶縁膜を形成してもよい。
また、第２の実施形態に係る半導体装置において、ビア１１３、ダミービア１０６及び配線１０５、１０５Ａをダマシン法により形成する方法を説明したが、デュアルダマシン法により形成してもよい。
また、第１の実施形態及び第２の実施形態において、ダミービア１０６は、配線１０５Ａのように、その周囲の大部分に空隙部１０９が形成されている配線、すなわち層間絶縁膜から剥離するおそれが高い配線のなかで、最も配線幅が小さい配線と接続するように形成されていることが望ましい。配線幅が小さければ小さい程、配線が層間絶縁膜から剥離しやすくなるからである。また、逆に、剥離のおそれが高い配線には、ダミービア１０６を形成することが好ましいということになる。
なお、第１及び第２の各実施形態において、配線１０５と接続されるビア１１３は、空隙部１０９と接する配線１０５、１０５Ａには形成しないようにすることが望ましい。空隙部１０９と接する配線１０５、１０５Ａにビアを形成すると、ビアホールを形成する際のアライメント誤差により、ビアホールと空隙部１０９とが接続してしまうおそれがあるが、上記の構成とすることにより、ビアホールと空隙部１０９とが接続してしまうという不具合を起こさないようにすることができるからである（特許文献２を参照。）。
また、第１及び第２の各実施形態において、各配線１０５、１０５Ａの上部には、配線と接するキャップ膜を形成することが好ましい。このように、キャップ膜を形成することにより、配線抵抗をそれほど上昇させることなく、電流の漏れを防ぐことができる。キャップ膜は、Ｃｏ、Ｍｎ、Ｗ、Ｔａ若しくはＲｕ、又はＣｏ、Ｍｎ、Ｗ、Ｔａ及びＲｕから選択された１種類以上の金属を含む合金、又はＣｏ、Ｍｎ、Ｗ、Ｔａ若しくはＲｕからなる酸化物、又は銅添加窒化シリコン（ＣｕＳｉＮ）からなり、該キャップ膜は導電性を有していることが望ましい。
本発明に係る半導体装置及びその製造方法は、空隙部と接する配線の絶縁膜からの剥離を防ぐことができ、また、機械的強度が高く、配線間容量が低い半導体装置を得ることができ、特に多層配線構造を有する半導体装置及びその製造方法等に有用である。
本発明の第１の実施形態に係る半導体装置を示し、図２、図３及び図９のＩ−Ｉ線における平面図である。 本発明の第１の実施形態に係る半導体装置を示し、図１のII−II線における断面図である。 本発明の第１の実施形態の第１変形例に係る半導体装置を示す断面図である。 本発明の第１の実施形態に係る半導体装置の第１変形例に係るダミービアの断面図である。 本発明の第１の実施形態に係る半導体装置の第２変形例に係るダミービアの断面図である。 本発明の第１の実施形態の第２変形例に係る半導体装置を示す断面図である。 本発明の第１の実施形態の第３変形例に係る半導体装置を示す断面図である。 本発明の第１の実施形態の第４変形例に係る半導体装置を示す断面図である。 本発明の第１の実施形態に係る半導体装置の配線の屈曲部における断面構成を示し、図１のIX−IX線における断面図である。 （ａ）〜（ｅ）は本発明の第１の実施形態に係る半導体装置の製造方法を示す工程順の断面図である。 （ａ）〜（ｃ）は本発明の第１の実施形態に係る半導体装置の製造方法を示す工程順の断面図である。 本発明の第２の実施形態に係る半導体装置を示し、図１のII−II線に相当する断面図である。 （ａ）〜（ｄ）は本発明の第２の実施形態に係る半導体装置の製造方法の要部を示す工程順の断面図である。 （ａ）〜（ｄ）は第１の従来例に係る半導体装置の製造方法の要部を示す工程順の断面図である。 第２の従来例に係る半導体装置の多層配線構造を示す鳥瞰図である。 第１の従来例に係る半導体装置の製造方法により形成される半導体装置の課題を示し、図１８のＸVI−ＸVI線における平面図である。 （ａ）〜（ｄ）は第１の従来例に係る半導体装置の製造方法の課題を説明するための工程順の断面図である。 第１の従来例に係る半導体装置の製造方法により形成される半導体装置の配線の屈曲部において発生する課題を説明するための断面構成を示し、図１６のＸVIII−XVIII線における断面図である。 第１の従来例に係る半導体装置の製造方法における課題を説明するための断面図である。
符号の説明
１０１ 第１の層間絶縁膜
１０１Ａ ダメージ層
１０１ａ 配線溝
１０１ｂ ビアホール
１０１ｃ ダミービアホール
１０４ バリアメタル膜
１０５ 配線
１０５Ａ 配線
１０５ｂ 屈曲部
１０６ ダミービア
１０７ ライナ絶縁膜
１０８ レジストパターン
１０９ 空隙部（エアギャップ）
１１１ 多層絶縁膜
１１３ ビア
１１５ 第２の層間絶縁膜
１１５ａ 配線溝
１１５ｂ ビアホール
１１７ 第３の層間絶縁膜
１１７ａ ビアホール
１１７ｂ ダミービアホール
１１８ 第４の層間絶縁膜
１１８ａ 配線溝
１２０ 第１の下層層間絶縁膜
１２１ 第２の下層層間絶縁膜

Claims (33)

  1. 半導体基板の上に形成された絶縁膜と、
    前記絶縁膜に形成された複数の配線と、
    前記絶縁膜に、前記複数の配線の少なくとも１つと接続するように形成されたビアと、
    前記絶縁膜に、前記複数の配線の少なくとも１つと接続するように形成されたダミービアとを備え、
    前記絶縁膜における互いに隣り合う前記配線同士の間には空隙部が選択的に形成されており、
    前記ダミービアは、前記空隙部と接する配線の下側に前記配線と接続して形成され、
    前記ビア及びダミービアは、前記空隙部を介することなく前記絶縁膜により周囲を覆われていることを特徴とする半導体装置。
  2. 前記空隙部の底面の前記半導体基板からの高さは、前記空隙部と接する配線の底面よりも低いか又は同等であることを特徴とする請求項１に記載の半導体装置。
  3. 前記空隙部と接する配線の幅は、前記空隙部と接しない配線の幅よりも大きいことを特徴とする請求項１に記載の半導体装置。
  4. 前記空隙部と接する配線は、その周囲の全面が前記空隙部と接していることを特徴とする請求項１又は２に記載の半導体装置。
  5. 前記空隙部と接する配線は、その周囲が前記空隙部と不連続に接していることを特徴とする請求項１又は２に記載の半導体装置。
  6. 前記ダミービアは、前記複数の配線のうち最も配線幅が小さい配線と接続するように形成されていることを特徴とする請求項１、２、４及び５のいずれか１項に記載の半導体装置。
  7. 前記ダミービアは、前記複数の配線のうちの１つの配線に複数個形成されていることを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
  8. 前記ダミービアは、前記複数の配線のうちの１つの配線に互いに間隔をおいて形成された２つの前記ビア同士の間に、前記１つの配線に沿って前記２つのビア同士の間隔とほぼ一致する長さに形成されていることを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
  9. 前記複数の配線は前記半導体基板に平行な方向に屈曲する屈曲部を有し、
    前記ダミービアは、前記屈曲部と接続するように形成されていることを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
  10. 前記ダミービアの下側には下層の絶縁膜が形成されており、
    前記ダミービアは、前記下層の絶縁膜と接続されていることを特徴とする請求項１〜９のいずれか１項に記載の半導体装置。
  11. 前記ダミービアの側面には凹凸部が形成されており、
    前記ダミービアの凹凸部の凹凸の度合いは、前記ビアの側面の凹凸部の凹凸の度合いよりも大きいことを特徴とする請求項１〜９のいずれか１項に記載の半導体装置。
  12. 前記ダミービアの下端部の径は、前記ダミービアの上端部の径よりも大きいことを特徴とする請求項１〜１１のいずれか１項に記載の半導体装置。
  13. 前記絶縁膜はＳｉＯＣ膜であることを特徴とする請求項１〜１２のいずれか１項に記載の半導体装置。
  14. 前記絶縁膜は、第１の絶縁膜と第２の絶縁膜との積層膜であり、
    前記ダミービア及びビアは、前記第１の絶縁膜に形成され、
    前記配線は、前記第２の絶縁膜に形成されていることを特徴とする請求項１〜１３のいずれか１項に記載の半導体装置。
  15. 前記第１の絶縁膜は、前記第２の絶縁膜よりも機械的強度が高い絶縁膜であることを特徴とする請求項１４に記載の半導体装置。
  16. 前記第１の絶縁膜は、前記第２の絶縁膜よりも空孔率が低い絶縁膜であることを特徴とする請求項１４に記載の半導体装置。
  17. 前記第２の絶縁膜はＳｉＯＣ膜であることを特徴とする請求項１４〜１６のいずれか１項に記載の半導体装置。
  18. 前記第１の絶縁膜は、酸化シリコンを有する膜又は窒化シリコンを有する膜であることを特徴とする請求項１４〜１７のいずれか１項に記載の半導体装置。
  19. 前記ビアは、前記複数の配線のうち前記空隙部とは接しない配線と接続されていることを特徴とする請求項１〜１８のいずれか１項に記載の半導体装置。
  20. 前記絶縁膜の上に、該絶縁膜と接するように形成され、前記配線を構成する金属の拡散を防止するライナ膜をさらに備えていることを特徴とする請求項１〜１９のいずれか１項に記載の半導体装置。
  21. 前記ライナ膜は、ＳｉＣＮを有する膜であることを特徴とする請求項２０に記載の半導体装置。
  22. 前記複数の配線の上に、前記各配線と接するように形成され、前記配線からの電流の漏れを防ぐキャップ膜をさらに備えていることを特徴とする請求項１〜２１のいずれか１項に記載の半導体装置。
  23. 前記キャップ膜は、Ｃｏ、Ｍｎ、Ｗ、Ｔａ若しくはＲｕ、又はＣｏ、Ｍｎ、Ｗ、Ｔａ及びＲｕから選択された１種類以上の金属を含む合金、又はＣｏ、Ｍｎ、Ｗ、Ｔａ若しくはＲｕからなる酸化物、又はＣｕＳｉＮからなり、前記キャップ膜は導電性を有していることを特徴とする請求項２２に記載の半導体装置。
  24. 半導体基板の上に第１の絶縁膜を形成する工程（ａ）と、
    前記第１の絶縁膜に、ダミービアホール、ビアホール並びに前記ダミービアホール及び前記ビアホールと接続する複数の配線溝を形成する工程（ｂ）と、
    前記複数の配線溝、ビアホール及びダミービアホールに導電膜を埋め込むことにより、前記導電膜から、複数の配線、ビア及びダミービアをそれぞれ形成する工程（ｃ）と、
    前記第１の絶縁膜における前記配線同士の間の領域を選択的に除去することにより、前記配線同士の間に空隙部を形成する工程（ｄ）と、
    前記第１の絶縁膜の上に、前記複数の配線及び空隙部を覆うように第２の絶縁膜を形成する工程（ｅ）とを備え、
    前記ダミービアは、前記空隙部と接する配線と接続して形成し、且つ、前記ビア及びダミービアは、前記空隙部を介することなく前記第１の絶縁膜により周囲を覆われていることを特徴とする半導体装置の製造方法。
  25. 前記工程（ｄ）において、
    前記空隙部の底面の前記半導体基板からの高さは、前記配線の底面よりも低くなるように形成することを特徴とする請求項２４に記載の半導体装置の製造方法。
  26. 前記工程（ｄ）において、
    前記空隙部と接する配線の幅が前記空隙部と接しない配線の幅よりも大きくなるように、前記配線を形成することを特徴とする請求項２４又は２５に記載の半導体装置の製造方法。
  27. 前記工程（ｄ）において、
    前記空隙部は、該空隙部を形成する配線の周囲の全面に形成することを特徴とする請求項２４〜２６のいずれか１項に記載の半導体装置の製造方法。
  28. 前記工程（ｄ）において、
    前記空隙部は、該空隙部を形成する配線の周囲に不連続に形成することを特徴とする請求項２４〜２６のいずれか１項に記載の半導体装置の製造方法。
  29. 前記工程（ｃ）において、
    前記ダミービアは、前記複数の配線のうち最も配線幅が小さい配線と接続するように形成することを特徴とする請求項２４、２５、２７及び２８のいずれか１項に記載の半導体装置の製造方法。
  30. 前記工程（ｃ）において、
    前記ダミービアは、前記複数の配線のうちの１つの配線に複数個形成することを特徴とする請求項２４〜２９のいずれか１項に記載の半導体装置の製造方法。
  31. 前記工程（ｃ）において、
    前記ダミービアは、前記複数の配線のうちの１つの配線に互いに間隔をおいて形成された２つの前記ビア同士の間に、前記１つの配線に沿って前記２つのビア同士の間隔とほぼ一致する長さに形成することを特徴とする請求項２４〜２９のいずれか１項に記載の半導体装置の製造方法。
  32. 前記工程（ｃ）において、
    前記ダミービアは、前記配線の前記半導体基板と平行な方向に屈曲する屈曲部と接続するように形成することを特徴とする請求項２４〜３０のいずれか１項に記載の半導体装置の製造方法。
  33. 前記工程（ｂ）において、
    前記ダミービアホールは、等方性エッチングにより形成することを特徴とする請求項２４〜３２のいずれか１項に記載の半導体装置の製造方法。
JP2008027726A 2008-02-07 2008-02-07 半導体装置及びその製造方法 Withdrawn JP2009188250A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008027726A JP2009188250A (ja) 2008-02-07 2008-02-07 半導体装置及びその製造方法
PCT/JP2008/003783 WO2009098746A1 (ja) 2008-02-07 2008-12-16 半導体装置及びその製造方法
US12/539,852 US20090302473A1 (en) 2008-02-07 2009-08-12 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008027726A JP2009188250A (ja) 2008-02-07 2008-02-07 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009188250A true JP2009188250A (ja) 2009-08-20

Family

ID=40951834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008027726A Withdrawn JP2009188250A (ja) 2008-02-07 2008-02-07 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US20090302473A1 (ja)
JP (1) JP2009188250A (ja)
WO (1) WO2009098746A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011049217A (ja) * 2009-08-25 2011-03-10 Renesas Electronics Corp 半導体装置及びその製造方法
WO2022014400A1 (ja) * 2020-07-13 2022-01-20 ソニーセミコンダクタソリューションズ株式会社 配線構造およびその製造方法、ならびに撮像装置
WO2022014461A1 (ja) * 2020-07-15 2022-01-20 ソニーセミコンダクタソリューションズ株式会社 撮像素子
JP2022140451A (ja) * 2016-08-09 2022-09-26 テセラ インコーポレイテッド 半導体デバイスの空隙スペーサを形成する方法および半導体デバイス

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4106048B2 (ja) * 2004-10-25 2008-06-25 松下電器産業株式会社 半導体装置の製造方法及び半導体装置
KR101382564B1 (ko) * 2008-05-28 2014-04-10 삼성전자주식회사 에어갭을 갖는 층간 절연막의 형성 방법
KR20120052879A (ko) * 2010-11-16 2012-05-24 롬엔드하스전자재료코리아유한회사 신규한 유기 전자재료용 화합물 및 이를 채용하고 있는 유기 전계 발광 소자
CN102800649B (zh) * 2012-09-05 2015-10-07 无锡江南计算技术研究所 多层封装基板以及封装件
US9401329B2 (en) 2013-03-12 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of forming the same
KR102119829B1 (ko) * 2013-09-27 2020-06-05 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
CN107004598B (zh) * 2014-12-23 2021-03-19 英特尔公司 过孔阻挡层
TW202316486A (zh) 2015-03-30 2023-04-16 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
US9786550B2 (en) * 2015-06-25 2017-10-10 International Business Machines Corporation Low resistance metal contacts to interconnects
ITUB20160251A1 (it) * 2016-02-01 2017-08-01 St Microelectronics Srl Procedimento per ridurre gli stress termo-meccanici in dispositivi a semiconduttore e corrispondente dispositivo
KR102645957B1 (ko) 2016-03-22 2024-03-08 삼성전자주식회사 반도체 장치 및 그의 제조 방법
WO2017222515A1 (en) * 2016-06-22 2017-12-28 Intel Corporation Via blocking layer
JP6806252B2 (ja) * 2017-07-13 2021-01-06 富士電機株式会社 半導体装置
US11515351B2 (en) 2018-06-27 2022-11-29 Sony Semiconductor Solutions Corporation Semiconductor device and method of manufacturing semiconductor device
US11605591B2 (en) * 2021-03-30 2023-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure and methods of forming the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5953626A (en) * 1996-06-05 1999-09-14 Advanced Micro Devices, Inc. Dissolvable dielectric method
US5950102A (en) * 1997-02-03 1999-09-07 Industrial Technology Research Institute Method for fabricating air-insulated multilevel metal interconnections for integrated circuits
US6984577B1 (en) * 2000-09-20 2006-01-10 Newport Fab, Llc Damascene interconnect structure and fabrication method having air gaps between metal lines and metal layers
US6919637B2 (en) * 2002-09-30 2005-07-19 Intel Corporation Interconnect structure for an integrated circuit and method of fabrication
JP4102246B2 (ja) * 2003-04-28 2008-06-18 株式会社東芝 半導体装置及びその製造方法
JP2005317835A (ja) * 2004-04-30 2005-11-10 Semiconductor Leading Edge Technologies Inc 半導体装置
JP2006049534A (ja) * 2004-08-04 2006-02-16 Rohm Co Ltd 半導体装置の製造方法及び半導体装置
JP4106048B2 (ja) * 2004-10-25 2008-06-25 松下電器産業株式会社 半導体装置の製造方法及び半導体装置
JP2008016553A (ja) * 2006-07-04 2008-01-24 Sony Corp 半導体装置の製造方法
JP4731456B2 (ja) * 2006-12-19 2011-07-27 富士通セミコンダクター株式会社 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011049217A (ja) * 2009-08-25 2011-03-10 Renesas Electronics Corp 半導体装置及びその製造方法
JP2022140451A (ja) * 2016-08-09 2022-09-26 テセラ インコーポレイテッド 半導体デバイスの空隙スペーサを形成する方法および半導体デバイス
WO2022014400A1 (ja) * 2020-07-13 2022-01-20 ソニーセミコンダクタソリューションズ株式会社 配線構造およびその製造方法、ならびに撮像装置
WO2022014461A1 (ja) * 2020-07-15 2022-01-20 ソニーセミコンダクタソリューションズ株式会社 撮像素子

Also Published As

Publication number Publication date
WO2009098746A1 (ja) 2009-08-13
US20090302473A1 (en) 2009-12-10

Similar Documents

Publication Publication Date Title
WO2009098746A1 (ja) 半導体装置及びその製造方法
JP4918778B2 (ja) 半導体集積回路装置の製造方法
JP5089575B2 (ja) 相互接続構造体及びその製造方法
JP4819501B2 (ja) 配線構造およびその製造方法
US9165883B2 (en) Interconnection structure for an integrated circuit
JP5096278B2 (ja) 半導体装置及び半導体装置の製造方法
WO2010035481A1 (ja) 半導体装置および半導体装置の製造方法
JP2012038961A (ja) 半導体装置及び半導体装置の製造方法
JP2010258215A (ja) 半導体装置及び半導体装置の製造方法
KR102539779B1 (ko) 반도체 장치, 촬상 장치, 및 반도체 장치의 제조 방법
JP2010258213A (ja) 半導体装置及び半導体装置の製造方法
JP2009135139A (ja) 半導体装置及びその製造方法
JP4231055B2 (ja) 半導体装置及びその製造方法
JP2009277729A (ja) 半導体装置および半導体装置の製造方法
JP2007059434A (ja) 半導体装置の製造方法
JP2006287211A (ja) 半導体装置、積層半導体装置およびそれらの製造方法
JP2008300674A (ja) 半導体装置
JP2006060166A (ja) 電子デバイス及びその製造方法
JP4001115B2 (ja) 半導体装置及びその製造方法
JP2006019401A (ja) 半導体装置及びその製造方法
JP5078823B2 (ja) 半導体装置
JP5369394B2 (ja) 半導体装置及びその製造方法
JP2008021862A (ja) 半導体装置およびその製造方法
JP2006114724A (ja) 半導体装置及びその製造方法
JP2010171291A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101028

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110902