JP5369394B2 - 半導体装置及びその製造方法 - Google Patents

Description

本発明は、多層配線構造を有する半導体装置及びその製造方法に関し、特にヤング率が異なる２種類以上の層間絶縁膜を有する半導体装置及びその製造方法に関する。

近年、半導体装置（ＬＳＩ）のより一層の高集積化が進んでおり、それにともなって多層配線構造を有する半導体装置の配線層の数も多くなってきている。また、配線の幅も微細化され、配線間隔も狭く設定されるようになった。しかし、配線間の間隔が狭くなると、配線間の寄生容量が大きくなり、信号遅延が問題となる。

配線間の寄生容量を低減するために、層間絶縁膜として一般的に用いられているシリコン酸化膜に代えて、比誘電率が低い低誘電率膜を用いることが提案されている。このような低誘電率膜として、例えば炭化水素系有機絶縁膜及びフルオロカーボン系有機絶縁膜が知られている。これらの低誘電率膜の比誘電率は２．３〜２．５程度であり、シリコン酸化膜の比誘電率よりも４０〜５０％程度低い。

ところで、低誘電率膜は、一般的に配線に対する密着性や耐湿性が十分でない。そのため、寄生容量が問題となる部分、すなわち微細な配線が高密度に配置される多層配線構造の下層側の層間絶縁膜には低誘電率膜を使用し、寄生容量が問題とならない部分、すなわち配線間隔が広い多層配線構造の上層側の層間絶縁膜には密着性及び耐湿性が優れたシリコン酸化膜を使用することがある。

なお、特許文献１には、多層配線構造の下層側の層間絶縁膜として低誘電率膜を使用し、上層側の層間絶縁膜としてシリコン酸化膜等を使用した半導体装置において、少なくとも多層配線構造の上層側を貫通する支柱を設けることが提案されている。

また、特許文献２には、層間絶縁膜として低誘電率膜を用いた半導体装置において、ボンディングパッドの下方に複数のダミー配線を上下方向に重ならないように配置することが提案されている。

更に、特許文献３には、層間絶縁膜として有機系低誘電率膜を用いた半導体装置において、ボンディングパッド（電極パッド）の下方にダミー配線と接続孔（ダミープラグ）とを設けることが提案されている。
特開２００４−２８２０００号公報 特開２００５−３２７９１３号公報 特開２００１−２６７７２３号公報

しかしながら、本願発明者は、上述した従来の半導体装置には以下に示す問題点があると考える。すなわち、半導体装置では、電極パッドにワイヤをボンディングする際に電極パッドの下方に大きなストレスが加わる。そのため、例えば配線の幅を０．１μｍ程度又はそれ以下に細くした場合には、断線が発生したり配線が変形することがある。特に多層配線構造の下層側の層間絶縁膜として低誘電率膜を使用した半導体装置では、下層側の配線の幅が狭いことに加えて低誘電率膜の強度が低く配線に対する密着性も低いため、断線や配線の変形が発生する割合が大きい。

なお、微細な配線を電極パッドの下方（直下域）に配置しないことも考えられる。しかし、電極パッドの下方に微細な配線を配置しないようにすることは、近年の半導体装置の高集積化の要請に反するものとなる。

本発明の目的は、層間絶縁膜として低誘電率膜のように機械的強度が低い膜を用いた場合であっても、配線の集積度が高く且つ信頼性を確保できる半導体装置及びその製造方法を提供することにある。

本発明の一観点によれば、半導体素子が形成された半導体基板と、前記半導体基板の上方に形成された下層側層間絶縁膜と、前記下層側層間絶縁膜の上方に形成された上層側層間絶縁膜と、前記上層側層間絶縁膜の上方に配置され、前記下層側層間絶縁膜及び前記上層側層間絶縁膜内に形成された有効配線及び有効プラグを介して前記半導体素子と電気的に接続された電極パッドと、前記電極パッドの直下域の前記下層側層間絶縁膜及び前記上層側層間絶縁膜内に形成されたダミー部材とを有し、前記下層側層間絶縁膜の誘電率が前記上層側層間絶縁膜の誘電率よりも低く、前記ダミー部材が、前記有効配線と同一材料からなるダミー配線と、そのダミー配線の下に接続され、前記有効プラグと同一材料からなるダミープラグとにより構成され、前記電極パッドに垂直応力が印加されたときに前記下層側層間絶縁膜よりも前記上層側層間絶縁膜に印加される垂直応力が大きくなるように、前記上層側層間絶縁膜内の前記ダミー配線の大きさが前記下層側層間絶縁膜内の前記ダミー配線の大きさよりも小さく設定されている半導体装置が提供される。

また、本発明の他の観点によれば、半導体基板に半導体素子を形成する工程と、前記半導体基板の上方に前記半導体素子と電気的に接続された有効配線及び有効プラグと、前記半導体素子と電気的に分離されたダミー部材とを包含する下層側層間絶縁膜を形成する工程と、前記下層側層間絶縁膜の上方に前記下層側層間絶縁膜よりもヤング率が高く、且つ前記半導体素子と電気的に接続された有効配線及び有効プラグと、前記半導体素子と電気的に分離されたダミー部材とを包含する上層側層間絶縁膜を形成する工程と、前記上層側層間絶縁膜の上方に前記有効配線及び前記有効プラグを介して前記半導体素子と電気的に接続される電極パッドを形成する工程とを有し、前記下層側層間絶縁膜を、前記上層側層間絶縁膜よりも誘電率が低い材料により形成し、前記ダミー部材は前記電極パッドの直下域の前記下層側層間絶縁膜及び前記上層側層間絶縁膜内に形成し、且つ前記電極パッドの直下域の前記上層側層間絶縁膜内には前記有効配線及び有効パッドを形成しなく、前記ダミー部材を、前記有効配線と同一材料からなるダミー配線と、そのダミー配線の下に接続され、前記有効プラグと同一材料からなるダミープラグとにより構成し、前記上層側層間絶縁膜内の前記ダミー配線の大きさを前記下層側層間絶縁膜内の前記ダミー配線の大きさよりも小さくすることを特徴とする半導体装置の製造方法が提供される。

一般的に、多層配線構造の半導体装置では、下層側層間絶縁膜内に微細な配線が高密度に形成され、上層側層間絶縁膜内には配線が比較的広い間隔で形成される。そこで、本発明においては、電極パッドの応力が印加されたときに、下層側層間絶縁膜よりも上層側層間絶縁膜に印加される応力が大きくなるように、下層側層間絶縁膜及び上層側層間絶縁膜のヤング率を設定する。これにより、電極パッドに大きな応力が印加されたときに上層側層間絶縁膜内のダミー部材が最初に破壊されるようになり、その結果下層側層間絶縁膜内の有効配線及び有効プラグの破壊が回避される。

下層側層間絶縁膜は、寄生容量を小さくするという観点から、低誘電率膜により形成することが好ましい。一方、上層側層間絶縁膜は、例えばシリコン酸化膜のように、被覆性、密着性及び耐湿性を確保できる膜により形成することが好ましい。

本発明においては、上層側層間絶縁膜内のダミー部材が破壊されることにより下層側層間絶縁膜内の有効配線及び有効プラグの破壊を回避するものであるので、電極パッドの直下域の上層側層間絶縁膜内には有効配線及び有効プラグを配置しないことが好ましい。一方、配線の高密度化に対応するために、電極パッドの直下域の下層側層間絶縁膜内には有効配線及び有効プラグを配置することが好ましい。更に、電極パッドの直下域の下層側層間絶縁膜内にも、ダミー部材を設けることが好ましい。

以下、本発明の実施形態について、添付の図面を参照して説明する。

（第１の実施形態）
図１は本発明の第１の実施形態に係る半導体装置の構造を示す断面図、図２は同じくその半導体装置の上面の一部を示す図、図３は同じくその半導体装置のダミー配線及びダミープラグを示す模式的斜視図である。

なお、図１は図２のＩ−Ｉ線における断面を示している。また、図１のＳは所望の電子回路を構成するトランジスタ又はその他の素子（半導体素子）が形成される領域（以下、「素子領域」という）を示しており、Ｔはそれ以外の領域（以下、「非素子領域」という）を示している。本実施形態では、非素子領域Ｔの上方に電極パッドを形成し、素子領域Ｓの上方には電極パッドを形成しないものとする。

以下の説明において、有効配線及び有効プラグは、それぞれ所望の電子回路を構成するトランジスタ又はその他の素子と電気的に接続される配線及びプラグである。また、ダミー配線及びダミープラグは、それぞれ前記所望の電子回路を構成するトランジスタ又はその他の素子と電気的に分離された配線及びプラグである。

図１に示すように、半導体基板１０には素子分離膜１１が形成されており、この素子分離膜１１により半導体基板１０の表面が複数の素子領域Ｓに分離されている。各素子領域Ｓには、電子回路を構成するトランジスタ１２及びその他の素子が形成される。

素子領域Ｓの半導体基板１０の上にはゲート絶縁膜を介してゲート電極１３が形成されている。また、このゲート電極１３の両側の基板表層部には、トランジスタ１２のソース／ドレインとなる一対の不純物領域１４が設けられている。

半導体基板１０の上にはシリコン酸化膜からなる第１の層間絶縁膜１６が形成されている。この第１の層間絶縁膜１６内には、層間絶縁膜１６を厚さ方向に貫通する柱状の有効プラグ１７が埋め込まれている。図１では、トランジスタ１２を構成する不純物領域１４の一方と接続する有効プラグ１７を図示している。本実施形態では、半導体基板１０の上の第１の層間絶縁膜１６として、被覆性、耐湿性及び密着性が優れていることから、上述の如くシリコン酸化膜を採用している。

第１の層間絶縁膜１６の上には、比誘電率がシリコン酸化膜よりも低い材料からなる第２の層間絶縁膜２０が形成されている。本実施形態では、第２の層間絶縁膜２０がＮＣＳ（ナノクラスタリングシリカ）により形成されているものとする。ＮＣＳ膜の比誘電率は３．０以下であり、ヤング率は８ＧＰａ程度である。この第２の層間絶縁膜２０には所定のパターンで溝が設けられており、それらの溝内に銅又はタングステン等の導電材料を埋め込むことにより、ダミー配線２１ａ及び有効配線２１ｂが形成されている。図１に示す例では、有効配線２１ｂが有効プラグ１７を介して不純物領域１４の一方と電気的に接続されている。また、ダミー配線２１ａは、非素子領域Ｔのみに形成されている。

第２の層間絶縁膜２０の上には、ＮＣＳ（又はその他の低誘電率材料）からなる第３の層間絶縁膜２５が形成されている。この第３の層間絶縁膜２５には、所定のパターンの溝と、それら溝の底部からダミー配線２１ａ又は有効配線２１ｂに到達する孔とが設けられている。そして、それらの溝内及び孔内に銅又はタングステン等の導電材料を埋め込むことにより、ダミー配線２６ａ、有効配線２６ｂ、ダミープラグ２７ａ及び有効プラグ２７ｂが形成されている。

図１からわかるように、ダミー配線２６ａはダミー配線２１ａの上方に配置されており、ダミー配線２１ａとダミー配線２６ａとは１：１に対応している。また、ダミー配線２１ａとその上方のダミー配線２６ａとの間には柱状の複数のダミープラグ２７ａが配置されている。更に、有効配線２６ｂのうちの特定の配線は、第３の層間絶縁膜２５内の有効プラグ２７ｂを介して有効配線２１ｂのうちの特定の配線と電気的に接続されている。

第３の層間絶縁膜２５の上には、ＮＣＳ（又はその他の低誘電率材料）からなる第４の層間絶縁膜３０が形成されている。この第４の層間絶縁膜３０には、所定のパターンの溝と、それらの溝の底部からダミー配線２６ａ又は有効配線２６ｂに到達する孔とが設けられている。そして、それらの溝内及び孔内に銅又はタングステン等の導電材料を埋め込むことにより、ダミー配線３１ａ、有効配線３１ｂ、ダミープラグ３２ａ及び有効プラグ（図示せず）が形成されている。

図１からわかるように、ダミー配線３１ａはダミー配線２６ａの上方に配置されており、ダミー配線２６ａとダミー配線３１ａとは１：１に対応している。また、ダミー配線２６ａとその上方のダミー配線３１ａとの間には柱状の複数のダミープラグ３２ａが配置されている。更に、図１では図示していないが、有効配線３１ｂのうちの特定の配線は、第４の層間絶縁膜３０内の有効プラグを介して有効配線２６ｂのうちの特定の配線に電気的に接続されている。更にまた、図１からわかるように、第４の層間絶縁膜３０では、非素子領域Ｔのダミー配線３１ａ間にも有効配線３１ｂが形成されている。この非素子領域Ｔの有効配線３１ｂは、図示されていない他の有効配線及び有効プラグを介して、電子回路を構成するトランジスタ又はその他の素子に電気的に接続されている。

第４の層間絶縁膜３０の上には、ＮＣＳ（又はその他の低誘電率材料）からなる第５の層間絶縁膜３５が形成されている。この第５の層間絶縁膜３５には、所定のパターンの溝と、それらの溝の底部からダミー配線３１ａ又は有効配線３１ｂに到達する孔とが設けられている。そして、それらの溝内及び孔内に銅又はタングステン等の導電材料を埋め込むことにより、ダミー配線３６ａ、有効配線３６ｂ、ダミープラグ３７ａ及び有効プラグ（図示せず）が形成されている。

図１からわかるように、ダミー配線３６ａはダミー配線３１ａの上方に配置されており、ダミー配線３１ａとダミー配線３６ａとは１：１に対応している。また、ダミー配線３１ａとその上方のダミー配線３６ａとの間には柱状の複数のダミープラグ３７ａが配置されている。更に、図１では図示していないが、有効配線３６ｂのうちの特定の配線は、第５の層間絶縁膜３５内の有効プラグを介して有効配線３１ｂのうちの特定の配線に電気的に接続されている。更にまた、図１からわかるように、第５の層間絶縁膜３５では、非素子領域Ｔのダミー配線３６ａ間にも有効配線３６ｂが形成されている。この非素子領域Ｔの有効配線３６ｂは、図示されていない他の有効配線及び有効プラグを介して、電子回路を構成するトランジスタ又はその他の素子に電気的に接続されている。

なお、図３は、第３の層間絶縁膜３０及び第５の層間絶縁膜３５に設けられたダミー配線３１ａ，３６ａ、それらの間に配置された有効配線３１ｂ，３６ｂ、及びダミープラグ３２ａ，３７ａを示している。

第５の層間絶縁膜３５の上には、ＮＣＳ（又はその他の低誘電率材料）からなる第６の層間絶縁膜４０が形成されている。この第６の層間絶縁膜４０には、所定のパターンの溝と、それらの溝の底部からダミー配線３６ａ又は有効配線３６ｂに到達する孔とが設けられている。そして、それらの溝内及び孔内に銅又はタングステン等の導電材料を埋め込むことにより、ダミー配線４１ａ、有効配線４１ｂ、ダミープラグ４２ａ及び有効プラグ（図示せず）が形成されている。

図１からわかるように、ダミー配線４１ａはダミー配線３６ａの上方に配置されており、ダミー配線３６ａとダミー配線４１ａとは１：１に対応している。また、ダミー配線３６ａとその上方のダミー配線４１ａとの間には柱状の複数のダミープラグ４２ａが配置されている。更に、有効配線４１ｂのうちの特定の配線は、図示しない有効プラグを介して有効配線３６ｂのうちの特定の配線に電気的に接続されている。

これらのＮＣＳにより形成された第２〜第６の層間絶縁膜２０，２５，３０、３５，４０を、本実施形態では下層側層間絶縁膜Ａという。下層側層間絶縁膜Ａ（第２〜第６の層間絶縁膜２０，２５，３０，３５，４０）内には幅が狭い配線（有効配線）が高密度に形成されるので、本実施形態では上述の如く下層側層間絶縁膜Ａ（第２〜第６の層間絶縁膜２０，２５，３０，３５，４０）として、比誘電率が３．０以下と低いＮＣＳ膜を採用して、寄生容量に起因する信号の遅延を防止している。非素子形成領域Ｔ上の下層側層間絶縁膜Ａ（第２〜第６の層間絶縁膜２０，２５，３０，３５，４０）内には、ダミー配線やダミープラグだけでなく、必要に応じて有効配線や有効プラグが形成される。

第６の層間絶縁膜４０の上には、ＳｉＯ₂又はＳｉＯＣ等の耐湿性及び密着性が高い材料からなる第７の層間絶縁膜４５が形成されている。この第７の層間絶縁膜４５を構成する材料（ＳｉＯ₂又はＳｉＯＣ等）は、下層側層間絶縁膜Ａ（第２〜第６の層間絶縁膜２０，２５，３０，３５，４０）を構成する材料（ＮＣＳ等）よりも比誘電率が高く、ヤング率も１０〜７０ＧＰａと高い。本実施形態では、第７の層間絶縁膜４５がＳｉＯ₂により形成されているものとする。

この第７の層間絶縁膜４５には、所定のパターンの溝と、それらの溝の底部からダミー配線４１ａ又は有効配線４１ｂに到達する孔とが設けられている。そして、それらの溝内及び孔内に銅又はタングステン等の導電材料を埋め込むことにより、ダミー配線４６ａ、有効配線４６ｂ、ダミープラグ４７ａ及び有効プラグ（図示せず）が形成されている。

本実施形態では、図１からわかるように、２つのダミー配線４１ａに対し１つのダミー配線４６ａが形成されており、それらのダミー配線４１ａとその上方のダミー配線４６ａとの間には柱状の複数のダミープラグ４７ａが配置されている。また、図１では図示していないが、有効配線４６ｂのうちの特定の配線は、第７の層間絶縁膜４５内の有効プラグを介して有効配線４１ｂに電気的に接続されている。

第７の層間絶縁膜４５の上には、ＳｉＯ₂（又はＳｉＯＣ等）からなる第８の層間絶縁膜５０が形成されている。この第８の層間絶縁膜５０には、所定のパターンの溝と、それらの溝の底部からダミー配線４６ａ又は有効配線４６ｂに到達する孔とが設けられている。そして、それらの溝内及び孔内に銅又はタングステン等の導電材料を埋め込むことにより、ダミー配線５１ａ、有効配線５１ｂ、ダミープラグ５２ａ及び有効プラグ（図示せず）が形成されている。

図１からわかるように、ダミー配線５１ａはダミー配線４６ａの上方に配置されており、ダミー配線４６ａとダミー配線５１ａとは１：１に対応している。また、ダミー配線４６ａとその上方のダミー配線５１ａとの間には柱状の複数のダミープラグ５２ａが配置されている。更に、図１では図示していないが、有効配線５１ｂのうちの特定の配線は、第８の層間絶縁膜５０内の有効プラグを介して有効配線４６ｂのうちの特定の配線に電気的に接続されている。

第８の層間絶縁膜５０の上には、ＳｉＯ₂（又はＳｉＯＣ等）からなる第９の層間絶縁膜５５が形成されている。この第９の層間絶縁膜５５には、所定のパターンの溝と、それらの溝の底部からダミー配線５１ａ又は有効配線５１ｂに到達する孔が設けられている。そして、それらの溝内及び孔内に銅又はタングステン等の導電材料を埋め込むことにより、ダミー配線５６ａ、有効配線５６ｂ、ダミープラグ５７ａ及び有効プラグ（図示せず）が形成されている。

図１からわかるように、ダミー配線５６ａはダミー配線５１ａの上方に配置されており、ダミー配線５１ａとダミー配線５６ａとは１：１に対応している。また、ダミー配線５１ａとその上方のダミー配線５６ａとの間には柱状の複数のダミープラグ５７ａが配置されている。更に、図１では図示していないが、有効配線５６ｂのうちの特定の配線は、第９の層間絶縁膜５５内の有効プラグを介して有効配線５１ｂのうちの特定の配線に電気的に接続されている。

これらのＳｉＯ₂（又はＳｉＯＣ膜等）により形成された第７〜第９の層間絶縁膜４５，５０，５５を、本実施形態では上層側層間絶縁膜Ｂという。上層側層間絶縁膜Ｂ（第７〜第９の層間絶縁膜４５，５０，５５）内には、有効配線が比較的大きな間隔で形成される。また、本実施形態では、図１に示すように非素子領域Ｔ（電極パッドが配置される領域）の上層側層間絶縁膜Ｂ（第７〜第９の層間絶縁膜４５，５０，５５）内には、ダミー配線及びダミープラグのみが存在し、有効配線及び有効プラグは配置されていない。これらの上層側層間絶縁膜Ｂ（第７〜第９の層間絶縁膜４５，５０，５５）を構成するＳｉＯ₂膜（又はＳｉＯＣ膜等）のヤング率は１０〜７０ＧＰａ程度である。すなわち、これらの上層側層間絶縁膜Ｂ（第７〜第９の層間絶縁膜４５，５０，５５）の機械的強度は、下層側層間絶縁膜Ａ（第２〜第６の層間絶縁膜２０，２５，３０，３５，４０）の機械的強度よりも高い。

第９の層間絶縁膜５５の上には第１０の層間絶縁膜６０が形成されている。この第１０の層間絶縁膜６０は上層側層間絶縁膜Ｂと同じ材料、すなわちＳｉＯ₂又はＳｉＯＣにより形成してもよく、上層側層間絶縁膜Ｂよりも機械的強度が高い絶縁膜（例えばヤング率が３０〜１００ＧＰａの絶縁膜）により形成してもよい。ここでは、第１０の層間絶縁膜６０を、ＳｉＯ₂膜により形成するものとする。

第１０の層間絶縁膜６０には、所定のパターンの溝と、それらの溝の底部からダミー配線５６ａ又は有効配線５６ｂに到達する孔とが設けられている。そして、それらの溝内及び孔内には銅又はタングステン等の導電材料を埋め込むことにより、ダミー配線６１ａ、有効配線６１ｂ、ダミープラグ６２ａ及び有効プラグ（図示せず）が形成されている。

本実施形態では、１つのダミー配線５６ａに対し２つのダミー配線６１ａが形成されており、ダミー配線５６ａとその上方のダミー配線６１ａとの間には柱状の複数のダミープラグ６２ａが配置されている。また、図１では図示していないが、有効配線６１ｂのうちの特定の配線は、第１０の層間絶縁膜６０内の有効プラグを介して有効配線５６ｂのうちの特定の配線に電気的に接続されている。更に、図１からわかるように、第１０の層間絶縁膜６０では、非素子領域Ｔのダミー配線６１ａ間にも有効配線６１ｂが形成されている。この非素子領域Ｔの有効配線６１ｂは、図示されていない他の有効配線及び有効プラグを介して、電子回路を構成するトランジスタまたはその他の素子に電気的に接続されている。

第１０の層間絶縁膜６０の上には、カバー膜６５が形成されている。このカバー膜６５は、例えば第１０の層間絶縁膜６０と同じくＳｉＯ₂により構成される。このカバー膜６５には有効配線６１ｂに到達する孔が設けられており、それらの孔内に銅又はタングステン等の導電材料を埋め込むことにより有効プラグ６７ｂが形成されている。この有効プラグ６７ｂは非素子領域Ｔの有効配線６１ｂに接続されている。

カバー膜６５の上には電極パッド７０が形成されている。この電極パッド７０は、有効プラグ６７ｂ及び有効配線６１ｂ等を介して電子回路を構成するトランジスタ又はその他の素子と電気的に接続されている。

本実施形態においては、上述したように、幅が狭い配線が高密度に形成される下層側層間絶縁膜Ａ（第２〜第６の層間絶縁膜２０，２５，３０，３５，４０）をヤング率が小さい膜により構成し、配線間の間隔が広い上層側層間絶縁膜Ｂ（第７〜第９の層間絶縁膜４５，５０，５５）をヤング率が大きい膜により構成している。そのため、ワイヤボンディングする際に電極パッド７０に応力が印加されると、下層側層間絶縁膜Ａに比べて上層側層間絶縁膜Ｂにより大きな応力が印加される。例えば、下層側層間絶縁膜Ａをヤング率が８ＧＰａのＮＣＳ膜により構成し、上層側層間絶縁膜Ｂをヤング率が１２ＧＰａのＳｉＯ₂膜により構成すると、ボンディング時に下層側層間絶縁膜Ａ内のプラグに印加される最大応力は０．８２ＧＰａとなり、上層側層間絶縁膜Ｂ内のプラグに印加される最大応力は０．９６ＧＰａとなる。つまり、本実施形態では、電極パッド７０に応力が印加されたときに、下層側層間絶縁膜Ａに印加される応力は上層側層間絶縁膜Ｂに印加される応力よりも小さくなるので、下層側層間絶縁膜Ａ内に形成されている有効配線及び有効プラグの破壊が回避される。

プラグが銅により形成されている場合、プラグは１〜１．４ＧＰａ程度の応力で破壊される可能性がある。しかし、本実施形態では、上層側層間絶縁膜Ｂ内には有効配線及び有効プラグが形成されていないので、仮に上層側層間絶縁膜Ｂ内のダミー配線やダミープラグが破壊されたとしても、下層側層間絶縁膜Ａ内の有効配線及び有効プラグに損傷がなければ、電子回路の動作に支障はない。

なお、本実施形態では下層側層間絶縁膜Ａが４層、上層側層間絶縁膜Ｂが３層の場合について説明しているが、下層側層間絶縁膜Ａ及び上層側層間絶縁膜Ｂはそれぞれ１層以上であればよい。

図４は、横軸に下層側層間絶縁膜のヤング率をとり、縦軸にボンディング時に下層側層間絶縁膜内のプラグに印加される応力及び上層側層間絶縁膜内のプラグに印加される応力をとって、下層側層間絶縁膜及び上層側層間絶縁膜のヤング率とプラグに印加される応力との関係を計算により求めた結果を示す図である。この図４において、曲線Ｃは下層側層間絶縁膜内のプラグにかかる応力を示しており、曲線Ｃより上側の領域は下層側層間絶縁膜内のプラグにかかる応力ＰＡが上層側層間絶縁膜内のプラグにかかる応力ＰＢよりも小さい（ＰＡ＜ＰＢ）領域を示し、曲線Ｃよりも下側の領域は下層側層間絶縁膜内のプラグにかかる応力ＰＡが上層側層間絶縁膜内のプラグにかかる応力ＰＢよりも大きい（ＰＡ＞ＰＢ）領域を示している。

本実施形態においては、下層側層間絶縁膜のヤング率と上層側層間絶縁膜のヤング率とを適切に設定することにより、下層側層間絶縁膜内のプラグ又は配線に印加される応力を、上層側層間絶縁膜内のプラグ又は配線に印加される応力よりも小さく（Ｐａ＜ＰＢ）する。

本願発明者は、下層側層間絶縁膜及び上層側層間絶縁膜のヤング率を種々変化させて、ワイヤボンディング時に下層側層間絶縁膜中に発生する最大応力を調べた。その結果を図５に示す。なお、図５の評価結果の欄の×は下層側層間絶縁膜内のプラグに破壊が発生したことを示し、○は下層側層間絶縁膜内のプラグに破損が発生しなかったことを示している。

この図５からわかるように、Ｎｏ２，Ｎｏ４，Ｎｏ５の試料では、下層側層間絶縁膜に印加される最大応力が１ＧＰａ以下であり、下層側層間絶縁膜内のプラグに破壊は発生しなかった。これらの試料の下層側層間絶縁膜のヤング率と上層側層間絶縁膜のヤング率との関係は、図４の曲線Ｃよりも上側になる。一方、Ｎｏ１，Ｎｏ３の試料は、下層側層間絶縁膜のヤング率と上層側層間絶縁膜のヤング率との関係が図４の曲線Ｃよりも下側となる。これらのＮｏ１，Ｎｏ３の試料では、ワイヤボンディング時に下層側層間絶縁膜内のプラグに破壊が発生した。

以下、本実施形態に係る半導体装置の製造方法を、図６〜図９を参照して説明する。

まず、図６に示すように、公知のＳＴＩ（Shallow Trench Isolation）法又はＬＯＣＯＳ（Local Oxidation of Silicon）法により半導体基板（シリコン基板）１０の表面に素子分離膜１１を形成し、半導体基板１０の表面を複数の素子領域Ｓと非素子領域Ｔとに分離する。その後、素子領域Ｓの基板表面を熱酸化させてゲート絶縁膜を形成し、その上にポリシリコン膜を形成する。そして、フォトリソグラフィ法によりポリシリコン膜をパターニングして、ゲート電極１３を形成する。

次に、ゲート電極１３をマスクとして素子領域Ｓに不純物を浅く且つ低濃度にイオン注入し、エクステンション領域を形成する。その後、ＣＶＤ法により、半導体基板１０の上側全面にＳｉＯ₂膜を形成する。そして、このＳｉＯ₂膜をエッチバックしてゲート電極１３の両側部のみにＳｉＯ₂膜を残すことにより、サイドウォールを形成する。次いで、ゲート電極１３及びサイドウォールをマスクとして素子領域Ｓに不純物をエクステンション領域よりも深く且つ高濃度にイオン注入して、不純物領域１４を形成する。このようにして、エクステンションソース／ドレイン構造のトランジスタ１２が形成される。

次に、第１の層間絶縁膜１６として、ＣＶＤ法により半導体基板１０の上側全面にＳｉＯ₂膜を例えば３００ｎｍの厚さに形成する。そして、フォトリソグラフィ法及びエッチング法を用いて、第１の層間絶縁膜１６の上面から所定の不純物領域１４に通じるコンタクトホールを形成する。その後、スパッタ法等により全面にバリアメタル（図示せず）を形成して、コンタクトホールの内面をバリアメタルで被覆する。本実施形態では、バリアメタルとして、厚さが３０ｎｍのＴｉ膜と、厚さが５０ｎｍのＴｉＮ膜との積層膜を使用する。

次に、例えば電気めっき法を用いてバリアメタルの上にＣｕ（銅）膜を形成するとともに、コンタクトホール内にＣｕを充填する。その後、ＣＭＰ（Chemical Mechanical Polishing）法により第１の層間絶縁膜１６が露出するまでＣｕ膜及びバリアメタルを研磨する。このようにして、第１の層間絶縁膜１６内に有効プラグ１７が形成される。

次に、図７に示すように、第２の層間絶縁膜２０として、第１の層間絶縁膜１６の上側全面にＮＣＳ膜を例えば１５０ｎｍの厚さに形成する。このＮＣＳ膜は、例えば触媒化成工業株式会社製のナノクラスタリングシリカ（セラメートＮＣＳ）を用い、スピンコート法により形成される。その後、フォトリソグラフィ法及びエッチング法により、第２の層間絶縁膜２０に所定のパターンで溝を形成するとともに、溝の底部から有効プラグ１７に通じる孔を形成する。次いで、スパッタ法等により全面にバリアメタル（Ｔｉ膜及びＴｉＮ膜：図示せず）を形成して、溝及び孔の内面をバリアメタルで被覆する。その後、電気めっき法等により、バリアメタルの上にＣｕ膜を形成するとともに、溝内にＣｕを充填する。次いで、ＣＭＰ法により第２の層間絶縁膜２０が露出するまでＣｕ膜及びバリアメタルを研磨する。このようにして、第２の層間絶縁膜２０内にダミー配線２１ａ及び有効配線２１ｂが形成される。なお、第２の層間絶縁膜２０の孔内に充填されたＣｕは有効プラグ１７と一体化して有効プラグ１７の一部となる。

次に、第３の層間絶縁膜２５として、第２の層間絶縁膜２０の上側全面にＮＣＳ膜を例えばスピンコート法により２００ｎｍの厚さに形成する。その後、フォトリソグラフィ法及びエッチング法により、第３の層間絶縁膜２５に所定のパターンで溝を形成するとともに、溝の底部からダミー配線２１ａ又は有効配線２１ｂに到達する孔を形成する。次いで、スパッタ法等により全面にバリアメタル（Ｔｉ膜及びＴｉＮ膜：図示せず）を形成して、溝及び孔の内面をバリアメタルで被覆する。その後、電気めっき法等により、バリアメタルの上にＣｕ膜を形成するとともに、溝内及び孔内にＣｕを充填する。次いで、ＣＭＰ法により第３の層間絶縁膜２５が露出するまでＣｕ膜及びバリアメタルを研磨する。このようにして、第３の層間絶縁膜２５内にダミー配線２６ａ、有効配線２６ｂ、ダミープラグ２７ａ及び有効プラグ２７ｂが形成される。なお、本実施形態ではダミープラグ２７ａの直径を例えば１００ｎｍとする。

次に、第４の層間絶縁膜３０として、第３の層間絶縁膜２５の上側全面にＮＣＳ膜を例えばスピンコート法により２００ｎｍの厚さに形成する。その後、フォトリソグラフィ法及びエッチング法により、第４の層間絶縁膜３０に所定のパターンで溝を形成するとともに、溝の底部からダミー配線２６ａ又は有効配線２６ｂに到達する孔を形成する。次いで、スパッタ法等により全面にバリアメタル（Ｔｉ膜及びＴｉＮ膜：図示せず）を形成して、溝及び孔の内面をバリアメタルで被覆する。その後、電気めっき法等により、バリアメタルの上にＣｕ膜を形成するとともに、溝内及び孔内にＣｕを充填する。次いで、ＣＭＰ法により第４の層間絶縁膜３０が露出するまでＣｕ膜及びバリアメタルを研磨する。このようにして、第４の層間絶縁膜３０内にダミー配線３１ａ、有効配線３１ｂ、ダミープラグ３２ａ及び有効プラグ（図示せず）が形成される。

次に、第５の層間絶縁膜３５として、第４の層間絶縁膜３０の上側全面にＮＣＳ膜を例えばスピンコート法により２００ｎｍの厚さに形成する。その後、フォトリソグラフィ法及びエッチング法により、第５の層間絶縁膜３５に所定のパターンで溝を形成するとともに、溝の底部からダミー配線３１ａ又は有効配線３１ｂに到達する孔を形成する。次いで、スパッタ法等により全面にバリアメタル（Ｔｉ膜及びＴｉＮ膜：図示せず）を形成して、溝及び孔の内面をバリアメタルで被覆する。その後、電気めっき法等により、バリアメタルの上にＣｕ膜を形成するとともに、溝内及び孔内にＣｕを充填する。次いで、ＣＭＰ法により第５の層間絶縁膜３５が露出するまでＣｕ膜及びバリアメタルを研磨する。このようにして、第５の層間絶縁膜３５内にダミー配線３６ａ、有効配線３６ｂ、ダミープラグ３７ａ及び有効プラグ（図示せず）が形成される。

次に、第６の層間絶縁膜４０として、第５の層間絶縁膜３５の上側全面にＮＣＳ膜を例えばスピンコート法により２００ｎｍの厚さに形成する。その後、フォトリソグラフィ法及びエッチング法により、第６の層間絶縁膜４０に所定のパターンで溝を形成するとともに、溝の底部からダミー配線３６ａ又は有効配線３６ｂに到達する孔を形成する。次いで、スパッタ法等により全面にバリアメタル（Ｔｉ膜及びＴｉＮ膜：図示せず）を形成して、溝及び孔の内面をバリアメタルで被覆する。その後、電気めっき法等により、バリアメタルの上にＣｕ膜を形成するとともに、溝内及び孔内にＣｕを充填する。次いで、ＣＭＰ法により第６の層間絶縁膜４０が露出するまでＣｕ膜及びバリアメタルを研磨する。このようにして、第６の層間絶縁膜４０内にダミー配線４１ａ、有効配線４１ｂ、ダミープラグ４２ａ及び有効プラグ（図示せず）が形成される。また、このようにして、下層側層間絶縁膜Ａ（第２〜第６の層間絶縁膜２０，２５，３０，３５，４０）が形成される。

次に、図８に示すように、第７の層間絶縁膜４５として、第６の層間絶縁膜４０の上側全面に、例えばプラズマＣＶＤ法によりＳｉＯ₂膜（又はＳｉＯＣ膜）を４００ｎｍの厚さに形成する。その後、フォトリソグラフィ法及びエッチング法により、第７の層間絶縁膜４５に所定のパターンで溝を形成するとともに、溝の底部からダミー配線４１ａ又は有効配線４１ｂに到達する孔を形成する。次いで、スパッタ法等により全面にバリアメタル（Ｔｉ膜及びＴｉＮ膜：図示せず）を形成して、溝及び孔の内面をバリアメタルで被覆する。その後、電気めっき法等により、バリアメタルの上にＣｕ膜を形成するとともに、溝内及び孔内にＣｕを充填する。次いで、ＣＭＰ法により第７の層間絶縁膜４５が露出するまでＣｕ膜及びバリアメタルを研磨する。このようにして、第７の層間絶縁膜４５内にダミー配線４６ａ、有効配線４６ｂ、ダミープラグ４７ａ及び有効プラグ（図示せず）が形成される。

次に、第８の層間絶縁膜５０として、第７の層間絶縁膜４５の上側全面に、例えばプラズマＣＶＤ法によりＳｉＯ₂膜（又はＳｉＯＣ膜）を４００ｎｍの厚さに形成する。その後、フォトリソグラフィ法及びエッチング法により、第８の層間絶縁膜５０に所定のパターンで溝を形成するとともに、溝の底部からダミー配線４６ａ又は有効配線４６ｂに到達する孔を形成する。次いで、スパッタ法等により全面にバリアメタル（Ｔｉ膜及びＴｉＮ膜：図示せず）を形成して、溝及び孔の内面をバリアメタルで被覆する。その後、電気めっき法等により、バリアメタルの上にＣｕ膜を形成するとともに、溝内及び孔内にＣｕを充填する。次いで、ＣＭＰ法により第８の層間絶縁膜５０が露出するまでＣｕ膜及びバリアメタルを研磨する。このようにして、第８の層間絶縁膜５０内にダミー配線５１ａ、有効配線５１ｂ、ダミープラグ５２ａ及び有効プラグ（図示せず）が形成される。

次に、第９の層間絶縁膜５５として、第８の層間絶縁膜５０の上側全面に、例えばプラズマＣＶＤ法によりＳｉＯ₂膜（又はＳｉＯＣ膜）を４００ｎｍの厚さに形成する。その後、フォトリソグラフィ法及びエッチング法により、第９の層間絶縁膜５５に所定のパターンで溝を形成するとともに、溝の底部からダミー配線５１ａ又は有効配線５１ｂに到達する孔を形成する。次いで、スパッタ法等により全面にバリアメタル（Ｔｉ膜及びＴｉＮ膜：図示せず）を形成して、溝及び孔の内面をバリアメタルで被覆する。その後、電気めっき法等により、バリアメタルの上にＣｕ膜を形成するとともに、溝内及び孔内にＣｕを充填する。次いで、ＣＭＰ法により第９の層間絶縁膜５５が露出するまでＣｕ膜及びバリアメタルを研磨する。このようにして、第９の層間絶縁膜５５内にダミー配線５６ａ、有効配線５６ｂ、ダミープラグ５７ａ及び有効プラグ（図示せず）が形成される。また、このようにして、上層側層間絶縁膜Ｂ（第７〜第９の層間絶縁膜４５，５０，５５）が形成される。

次に、図９に示すように、第１０の層間絶縁膜６０として、第９層間絶縁膜５５の上側全面に、例えばプラズマＣＶＤ法によりＳｉＯ₂膜（又はＳｉＯＣ膜）を５００ｎｍの厚さに形成する。その後、フォトリソグラフィ法及びエッチング法により、第１０の層間絶縁膜６０に所定のパターンで溝を形成するとともに、溝の底部からダミー配線５６ａ又は有効配線５６ｂに到達する孔を形成する。次いで、スパッタ法等により全面にバリアメタル（Ｔｉ膜及びＴｉＮ膜：図示せず）を形成して、溝及び孔の内面をバリアメタルで被覆する。その後、電気めっき法等により、バリアメタルの上にＣｕ膜を形成するとともに、溝内及び孔内にＣｕを充填する。次いで、ＣＭＰ法により第１０の層間絶縁膜６０が露出するまでＣｕ膜及びバリアメタルを研磨する。このようにして、第１０の層間絶縁膜６０内にダミー配線６１ａ、有効配線６１ｂ、ダミープラグ６２ａ及び有効プラグ６２ｂが形成される。

次に、カバー膜６５として、第１０の層間絶縁膜６０の上側全面に、例えばプラズマＣＶＤ法によりＳｉＯ₂膜（又はＳｉＯＣ膜）を４００ｎｍの厚さに形成する。その後、フォトリソグラフィ法及びエッチング法により、カバー膜６５の所定の位置に有効配線６２ｂに到達する孔を形成する。次いで、スパッタ法等により全面にバリアメタル（Ｔｉ膜及びＴｉＮ膜：図示せず）を形成して、孔の内面をバリアメタルで被覆する。その後、電気めっき法等により、バリアメタルの上にＣｕ膜を形成するとともに、孔内にＣｕを充填する。次いで、ＣＭＰ法によりカバー膜６５が露出するまでＣｕ膜及びバリアメタルを研磨する。このようにして、カバー膜６５内に有効プラグ６７ｂが形成される。

次に、スパッタ法により、カバー膜６５の上側全面にアルミニウム合金等の金属からなる導電膜を形成し、フォトリソグラフィ法及びエッチング法により導電膜をパターニングして、電極パッド７０を形成する。このようにして、本実施形態に係る半導体装置が完成する。

なお、上述の製造方法においては、バリアメタルの上に銅（Ｃｕ）を電気めっきしてダミー配線、有効配線、ダミープラグ及び有効プラグを形成しているが、電気めっき法に代えて、又は電気めっき法とともに、ＣＶＤ法、無電解めっき法又はスパッタ法等を用いてもよい。また、その材料はＣｕ（銅）に限定されるものではなく、タングステン（Ｗ）、アルミニウム（Ａｌ）若しくはニッケル（Ｎｉ）などの金属、又はＴａＮなどの窒化物、ダイヤモンドやフラーレン、カーボンナノチューブを用いることも可能である。

また、本実施形態では下層側層間絶縁膜ＡをＮＣＳにより形成し、上層側層間絶縁膜ＢをＳｉＯ₂又はＳｉＯＣにより形成しているが、その他に層間絶縁膜として、例えばダウケミカル社のＳｉＯＣ膜（登録商標名SIL）、ＳＯＧ膜、Novellus Systems社の低誘電率ＣＶＤ−ＳｉＯＣ膜（登録商標名Coral）、あるいはApplied Materials社の低誘電率ＣＶＤ−ＳｉＯＣ膜（登録商標名Black Diamond）、さらには低誘電率ＦＳＧ（Fluorinated Silicate Glass）膜（いわゆるlowＦＳＧ膜）、ＭＳＱ（Metyl Hydrogen Silsesquioxane）膜、ＨＳＱ（Hydrogen Silsesquioxane）膜、ＦＳＱ（Fluorinated hydrogen Silsesquioxane）膜を使用することができる。

また、ダウコーニングシリコーン社のＨＳＱ塗付膜、旭化成株式会社の全芳香族アリールエーテル塗付膜（登録商標名ＡＬＣＡＰ−Ｅ）、ハネウエル社のアリールエーテル塗付膜（登録商標名ＦＬＡＲＥ）、ダウケミカル社のアリールエーテル塗付膜（登録商標名ＳｉＬＫ）、ダウケミカル社のベンゾシクロブテン（ＢＣＢ）塗付膜、ダウケミカル社のベンゾシクロブテン（ＢＣＢ）ＣＶＤ膜、アプライドマテリアル社の無機あるいは有機ＳｉＯＣＨ−ＣＶＤ膜（登録商標名Black Diamond）、富士通及びトリケミカル社から市販されているＦＳＱ（フッ素含有水素シルセスキオキサン）塗付膜、ＪＳＲ社の無機あるいは有機メチルシルセスキオキサン（ＭＳＱ）塗付膜（登録商標名ＬＫＤ−Ｔ２００）、前記Novellus Systems社の無機あるいは有機ＳｉＯＣＨ−ＣＶＤ膜（登録商標名Ｃｏｒａｌ）、ＡＳＭ社の無機あるいは有機ＳｉＯＣＨ−ＣＶＤ膜（登録商標Aurora）、ハネウエル社の無機あるいは有機ＭＳＱ塗付膜（登録商標名ＨＯＳＰ）、ダウコーニングシリコーン社からポーラスＨＳＱとして市販されている無機ポーラス化ＨＳＱ塗付膜、住友化学株式会社の有機ポーラス化アリールエーテル塗付膜（登録商標名ＡＬＳ−４００）、触媒化成株式会社の無機あるいは有機ＳｉＨ系ポーラス塗布膜（登録商標名ＩＰＳ）、ハネウエル社の無機あるいは有機ＳｉＯＣＨ塗布膜（登録商標名Nanoglass-Ｅ）、ＪＳＲ社の無機あるいは有機ポーラス化ＭＳＱ塗布膜（登録商標名ＬＫＤ−Ｔ４００）、旭化成株式会社の無機ポーラスシリカ塗布膜（登録商標名ＡＬＣＡＰ−Ｓ）、ダウケミカル社からポーラスＳｉＬＫとして市販されている有機ポーラス化アリールエーテル塗布膜、ハネウエル社からポーラス化ＦＬＡＲＥとして市販されている有機ポーラス化アリールエーテル塗付膜、神戸製鋼所からsilica aerogelとして市販されている無機高圧乾燥ポーラスシリカ膜などを使用してもよい。

（第２の実施形態）
第１の実施形態では、ヤング率が異なる材料により下層側層間絶縁膜Ａ及び上層側層間絶縁膜Ｂを形成し、下層側層間絶縁膜Ａにかかる最大応力を上層側層間絶縁膜Ｂにかかる最大応力よりも小さくしているが、ダミープラグやダミー配線の面積率又は配置を調整することにより、下層側層間絶縁膜Ａにかかる最大応力を上層側層間絶縁膜Ｂにかかる最大応力よりも小さくしてもよい。

図１０は、本発明の第２の実施形態に係る半導体装置を示す断面図である。この図１０において、図１と同一物には同一符号を付して、その詳しい説明は省略する。

本実施形態では、図１０に示すように、上層側層間絶縁膜Ｂ（第７〜第９の層間絶縁膜４５，５０，５５）内のダミープラグの数を下層側層間絶縁膜Ａ（第２〜第６の層間絶縁膜２０，２５，３０，３５，４０）内のダミープラグの数よりも少なくしている。例えば、第１の実施形態では１つのダミー配線（上層側層間絶縁膜Ｂ内のダミー配線）に対し２０本のダミープラグがあるとすると、本実施形態では１つのダミー配線に対しダミープラグの数を８本とする。これにより、ワイヤボンディング時に上層側層間絶縁膜Ｂ内のダミープラグにかかる応力（ダミープラグ１個あたりの応力）が下層側層間絶縁膜Ａ内のダミープラグにかかる応力よりも大きくなり、下層側層間絶縁膜Ａ内の有効配線及び有効プラグが破壊されにくくなる。

また、図１１（ａ），（ｂ）に示すように、上層側層間絶縁膜Ｂのダミー配線の面積を小さくしてもよい。図１１（ａ），（ｂ）はいずれも上層側層間絶縁膜Ｂ内のダミー配線を示す平面図であり、図１１（ａ）に示すダミー配線８１ａではその面積を電極パッド７０の面積の７５％とし、図１１（ｂ）に示すダミー配線８２ａではその面積を電極パッド７０の面積の５０％としている。

図１２に、下層側層間絶縁膜Ａのヤング率を８ＧＰａとし、上層側層間絶縁膜Ｂのヤング率を１６ＧＰａとしたときの比較例、実施例１及び実施例２の半導体装置における下層側層間絶縁膜Ａ及び上層側層間絶縁膜Ｂにかかる最大応力を計算した結果を示す。但し、比較例の半導体装置は図１に示す断面構造を有し、図１１（ａ）に示すダミー配線（上層側層間絶縁膜Ｂ内のダミー配線）を有している。また、実施例１は図１０に示す断面構造を有し、図１１（ａ）に示すダミー配線（上層側層間絶縁膜Ｂ内のダミー配線）を有している。更に、実施例２は図１０に示す断面構造を有し、図１１（ｂ）に示すダミー配線（上層側層間絶縁膜Ｂ内のダミー配線）を有している。

この図１２からわかるように、上層側層間絶縁膜Ｂ内のダミープラグの数を変えたり、ダミー配線の面積を変えることにより、下層側層間絶縁膜Ａ及び上層側層間絶縁膜Ｂにかかる最大応力が変化する。このような方法で、下層側層間絶縁膜Ａにかかる最大応力を上層側層間絶縁膜Ｂにかかる最大応力よりも小さくしてもよい。

なお、上述した実施形態ではいずれも電極パッド７０の下方（直下域）を非素子領域として電子回路を構成するための素子を設けていないが、電極パッド７０の下方（直下域）に電子回路を構成するための素子を設けてもよい。また、上述した実施形態では上層側層間絶縁膜Ｂ内にダミー配線及びダミープラグの両方を設けているが、ダミー配線の面積を小さくした場合にはダミープラグを設けなくてもよい。

以下、本発明の諸態様を、付記としてまとめて記載する。

（付記１）半導体素子が形成された半導体基板と、
前記半導体基板の上方に形成された下層側層間絶縁膜と、
前記下層側層間絶縁膜の上方に形成された上層側層間絶縁膜と、
前記上層側層間絶縁膜の上方に配置され、前記下層側層間絶縁膜及び前記上層側層間絶縁膜内に形成された有効配線及び有効プラグを介して前記半導体素子と電気的に接続された電極パッドと、
前記電極パッドの直下域の前記上層側層間絶縁膜内に形成されたダミー部材とを有し、
前記電極パッドに応力が印加されたときに前記下層側層間絶縁膜よりも前記上層側層間絶縁膜に印加される応力が大きくなるように前記下層側層間絶縁膜及び前記上層側層間絶縁膜のヤング率が設定されていることを特徴とする半導体装置。

（付記２）前記下層側層間絶縁膜の誘電率が前記上層側層間絶縁膜の誘電率よりも低いことを特徴とする付記１に記載の半導体装置。

（付記３）前記ダミー部材が、前記有効配線と同一材料からなるダミー配線と、そのダミー配線の下方に形成されたダミープラグとにより構成されていることを特徴とする付記１に記載の半導体装置。

（付記４）前記ダミープラグの数が、前記電極パッドに応力が印加されたときに前記下層側層間絶縁膜よりも前記上層側層間絶縁膜に印加される応力が大きくなるように設定されていることを特徴とする付記３に記載の半導体装置。

（付記５）前記ダミー配線の大きさが、前記電極パッドに応力が印加されたときに前記下層側層間絶縁膜よりも前記上層側層間絶縁膜に印加される応力が大きくなるように設定されていることを特徴とする付記３に記載の半導体装置。

（付記６）前記電極パッドの直下域の前記上層側層間絶縁膜内に、前記有効配線及び前記有効プラグがないことを特徴とする付記１に記載の半導体装置。

（付記７）前記電極パッドの直下域の前記下層側層間絶縁膜内に、前記有効配線の一部が配置されていることを特徴とする付記１に記載の半導体装置。

（付記８）前記ダミー部材は、前記半導体素子と電気的に分離されていることを特徴とする付記５に記載の半導体装置。

（付記９）前記電極パッドの直下域の前記下層側層間絶縁膜内にも、前記半導体素子と電気的に分離されたダミー部材が設けられていることを特徴とする付記１に記載の半導体装置。

（付記１０）半導体基板に半導体素子を形成する工程と、
前記半導体基板の上方に前記半導体素子と電気的に接続された有効配線及び有効プラグを包含する下層側層間絶縁膜を形成する工程と、
前記下層側層間絶縁膜の上方に前記下層側層間絶縁膜よりもヤング率が高く、且つ前記半導体素子と電気的に接続された有効配線及び有効プラグと、前記半導体素子と電気的に分離されたダミー部材とを包含する上層側層間絶縁膜を形成する工程と、
前記上層側層間絶縁膜の上方に前記有効配線及び前記有効プラグを介して前記半導体素子と電気的に接続される電極パッドを形成する工程とを有し、
前記ダミー部材は前記電極パッドの直下域の前記上層側層間絶縁膜内に形成し、且つ前記電極パッドの直下域の前記上層側層間絶縁膜内には前記有効配線及び有効パッドを形成しないことを特徴とする半導体装置の製造方法。

（付記１１）前記下層側層間絶縁膜及び前記上層側層間絶縁膜は、前記電極パッドに応力が印加されたときに前記下層側層間絶縁膜よりも前記上層側層間絶縁膜に印加される応力が大きくなるように選択された材料により形成することを特徴とする付記１０に記載の半導体装置の製造方法。

（付記１２）前記下層側層間絶縁膜を、前記上層側層間絶縁膜よりも誘電率が低い材料により形成することを特徴とする付記１０に記載の半導体装置の製造方法。

（付記１３）前記電極パッドの直下域の前記下層側層間絶縁膜内に、前記有効配線の一部を配置することを特徴とする付記１０に記載の半導体装置の製造方法。

図１は、本発明の第１の実施形態に係る半導体装置の構造を示す断面図である。 図２は、同じくその半導体装置の上面の一部を示す図である。 図３は、同じくその半導体装置のダミー配線及びダミープラグを示す模式的斜視図である。 図４は、下層側層間絶縁膜及び上層側層間絶縁膜のヤング率とプラグに印加される応力との関係を計算により求めた結果を示す図である。 図５は、下層側層間絶縁膜及び上層側層間絶縁膜のヤング率を種々変化させてワイヤボンディング時に下層側層間絶縁膜中に発生する最大応力を調べた結果を示す図である。 図６は、第１の実施形態に係る半導体装置の製造方法を示す断面図（その１）である。 図７は、第１の実施形態に係る半導体装置の製造方法を示す断面図（その２）である。 図８は、第１の実施形態に係る半導体装置の製造方法を示す断面図（その３）である。 図９は、第１の実施形態に係る半導体装置の製造方法を示す断面図（その４）である。 図１０は、本発明の第２の実施形態に係る半導体装置を示す断面図である。 図１１（ａ）はその面積を電極パッドの面積の７５％としたダミー配線を示す平面図、図１１（ｂ）はその面積を電極パッドの面積の５０％としたダミー配線を示す平面図である。 図１２は、下層側層間絶縁膜のヤング率を８ＧＰａとし、上層側層間絶縁膜のヤング率を１６ＧＰａとしたときの比較例、実施例１及び実施例２の半導体装置における下層側層間絶縁膜及び上層側層間絶縁膜にかかる最大応力を計算した結果を示す図である。

符号の説明

１０…半導体基板、
１１…素子分離膜、
１２…トランジスタ、
１３…ゲート絶縁膜、
１４…不純物領域、
１６，２０，２５，３０，３５，４０，４５，５０，５５，６０…層間絶縁膜、
１７，２７ｂ，６７ｂ…有効プラグ、
２１ａ，２６ａ，３１ａ，３６ａ，４１ａ，４６ａ，５１ａ，５６ａ，６１ａ，８１ａ，８２ａ…ダミー配線、
２１ｂ，２６ｂ，３１ｂ，３６ｂ，４１ｂ，４６ｂ，５１ｂ，５６ｂ，６１ｂ…有効配線、
２７ａ，３２ａ，３７ａ，４２ａ，４７ａ，５２ａ，５７ａ，６２ａ…ダミープラグ、 ６５…カバー膜、
７０…電極パッド。

Claims (4)

1. 半導体素子が形成された半導体基板と、
   前記半導体基板の上方に形成された下層側層間絶縁膜と、
   前記下層側層間絶縁膜の上方に形成された上層側層間絶縁膜と、
   前記上層側層間絶縁膜の上方に配置され、前記下層側層間絶縁膜及び前記上層側層間絶縁膜内に形成された有効配線及び有効プラグを介して前記半導体素子と電気的に接続された電極パッドと、
   前記電極パッドの直下域の前記下層側層間絶縁膜及び前記上層側層間絶縁膜内に形成されたダミー部材とを有し、
   前記下層側層間絶縁膜の誘電率が前記上層側層間絶縁膜の誘電率よりも低く、
   前記ダミー部材が、前記有効配線と同一材料からなるダミー配線と、そのダミー配線の下に接続され、前記有効プラグと同一材料からなるダミープラグとにより構成され、
   前記電極パッドに垂直応力が印加されたときに前記下層側層間絶縁膜よりも前記上層側層間絶縁膜に印加される垂直応力が大きくなるように、前記上層側層間絶縁膜内の前記ダミー配線の大きさが前記下層側層間絶縁膜内の前記ダミー配線の大きさよりも小さく設定されていることを特徴とする半導体装置。
2. 前記電極パッドの直下域の前記上層側層間絶縁膜内に、前記有効配線及び前記有効プラグがないことを特徴とする請求項１に記載の半導体装置。
3. 前記電極パッドの直下域の前記下層側層間絶縁膜内に、前記有効配線の一部が配置されていることを特徴とする請求項１に記載の半導体装置。
4. 半導体基板に半導体素子を形成する工程と、
   前記半導体基板の上方に前記半導体素子と電気的に接続された有効配線及び有効プラグと、前記半導体素子と電気的に分離されたダミー部材とを包含する下層側層間絶縁膜を形成する工程と、
   前記下層側層間絶縁膜の上方に前記下層側層間絶縁膜よりもヤング率が高く、且つ前記半導体素子と電気的に接続された有効配線及び有効プラグと、前記半導体素子と電気的に分離されたダミー部材とを包含する上層側層間絶縁膜を形成する工程と、
   前記上層側層間絶縁膜の上方に前記有効配線及び前記有効プラグを介して前記半導体素子と電気的に接続される電極パッドを形成する工程とを有し、
   前記下層側層間絶縁膜を、前記上層側層間絶縁膜よりも誘電率が低い材料により形成し、
   前記ダミー部材は前記電極パッドの直下域の前記下層側層間絶縁膜及び前記上層側層間絶縁膜内に形成し、且つ前記電極パッドの直下域の前記上層側層間絶縁膜内には前記有効配線及び有効パッドを形成しなく、
   前記ダミー部材を、前記有効配線と同一材料からなるダミー配線と、そのダミー配線の下に接続され、前記有効プラグと同一材料からなるダミープラグとにより構成し、
   前記上層側層間絶縁膜内の前記ダミー配線の大きさを前記下層側層間絶縁膜内の前記ダミー配線の大きさよりも小さくすることを特徴とする半導体装置の製造方法。

Images