JP5582879B2 - 半導体装置及びその製造方法 - Google Patents

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。

一般に、半導体装置において、層間絶縁膜中に配線とビアを設けた多層配線構造が採られている。そして、その最上配線層の上層側に、ボンディング用のメタルパッドが形成され、その上層のパシベーション膜に形成された開口窓において、ワイヤーボンディングが行われる。

近年、半導体装置の微細化に伴う配線間容量の増大による信号遅延、消費電力の増大といった問題を解決するために、層間絶縁膜として、比誘電率が２．５以下の低誘電率膜（以下ｌｏｗ−ｋ膜と記す）が用いられている。このようなｌｏｗ−ｋ膜として、さらに誘電率を下げるために、有機ポリマー系の材料や、多孔質材料を用いることが種々検討されている。

しかしながら、このようなｌｏｗ−ｋ膜は機械的強度が低く、ワイヤーボンディング時の荷重により、変形やクラッキングが発生してしまう。そのため、ｌｏｗ−ｋ膜に吸湿が生じ、配線、ビアなどのバリアメタル膜が酸化することにより半導体装置の信頼性が低下するという問題がある。そこで、メタルパッドの下層を補強することにより、ｌｏｗ−ｋ膜の変形やクラッキングを抑制する手法が種々用いられている。

特開２００１−２６７３２３号公報

従来の場合には、ｌｏｗ−ｋ膜の下層を補強することにより、ワイヤーボンディング時の荷重による変形やクラッキングの発生を抑えているものの、さらなるｌｏｗ−ｋ膜の低誘電率化による強度低下に十分対応することが困難であるという問題がある。

本発明は、ｌｏｗ−ｋ膜のワイヤーボンディング時の荷重による変形やクラッキングの発生を回避し、半導体装置の信頼性の低下を抑制することが可能な半導体装置とその製造方法を提供することを目的とするものである。

上記の課題を解決するために、本発明の一実施形態によれば、基板上に形成された絶縁層と、絶縁層上に形成された複数の低誘電率膜を含む層間絶縁膜と、層間絶縁膜中にそれぞれ形成される複数の配線層及びビアからなる多層配線と、複数の配線層のうち最下層の配線層より基板側に形成されたメタルパッドと、メタルパッドの一部の領域上の絶縁層及び層間絶縁膜が除去されて形成された開口部と、メタルパッド上に、複数の層間絶縁膜を貫通し、開口部を取り囲むように設けられるパッドリングと、を備えることを特徴とする半導体装置が提供される。

また、本発明の一実施形態によれば、基板上に素子領域を形成し、基板上に絶縁層を形成し、素子領域上の絶縁層に、基板に到達するコンタクトホールを形成するとともに、素子領域以外の領域上の前記絶縁層に開口部を形成し、コンタクトホール内にコンタクトを埋め込み形成し、開口部内にメタルパッドを埋め込み形成し、絶縁層上に複数の低誘電率膜を含む層間絶縁膜と、複数の配線層及びビアを有する多層配線を形成するとともに、メタルパッド上に複数の層間絶縁膜を貫通するようにパッドリングを形成し、パッドリングに取り囲まれた領域の層間絶縁膜を除去し、メタルパッドを露出させる、ことを特徴とする半導体装置の製造方法が提供される。

本発明の一実施形態に係る半導体装置を示す図である。 本発明の一実施形態に係る半導体装置の製造工程を示すフローチャートである。 本発明の一実施形態に係る半導体装置の製造工程を示す図である。 本発明の一実施形態に係る半導体装置を示す図である。 本発明の一実施形態に係る半導体装置の製造工程を示すフローチャートである。 本発明の一実施形態に係る半導体装置の製造工程を示す図である。

以下、本発明の実施の形態について、図を参照して説明する。

（第１の実施形態）
図１に、本実施形態の半導体装置の断面図を示す。図に示すように、トランジスタ等の能動素子が形成された素子領域１１を表面に有する基板１０上に、例えばＴＥＯＳ（Tetra EthOxy Silane）などからなる絶縁層１２が形成されている。基板１０は、例えばＳｉや、ＳＯＩ（Silicon On Insulator）などからなる。絶縁層１２上には、例えばＳｉＯＣなどからなる比誘電率が２．５以下であるｌｏｗ−ｋ膜１３１ａ、１３１ｂ、１３１ｃと、例えばＳｉＯなどからなるｃａｐ膜１３２ａ、１３２ｂ、１３２ｃとが交互に形成された層間絶縁膜１３が形成されている。層間絶縁膜１３上には、パシベーション膜１４が形成されている。

なお、本実施形態において、層間絶縁膜をそれぞれ３層としているが、積層数はこれに限定されるものではなく、例えば１０層以上適宜設けることができる。後述する配線層、ビアについても、同様である。

素子領域１１上の絶縁層１２には、基板コンタクト１５１が形成されている。さらに、その上層には、多層配線１６が形成されている。多層配線１６は、Ｃｕなどを含む配線層１６１ａ、１６１ｂ、１６１ｃと、配線層１６１ａ、１６１ｂ間及び１６１ｂ、１６１ｃ間を接続するビア１６２ａ、１６２ｂからなる。

素子領域１１以外の領域である非素子領域１７上には、最下層の配線層１６１ａよりも半導体基板１０側に、例えばバリアメタル層１８１、Ａｌ層１８２などから構成されるメタルパッド１８が形成されている。メタルパッド１８上には、パッドコンタクト１５２が設けられ、配線層１６１ａ、１６１ｂ、１６１ｃ、ビア１６２ａ、１６２ｂを介して、素子領域１１上の多層配線１６と接続されている。さらに、メタルパッド１８に到達する開口窓１９が、パシベーション膜１４及び層間絶縁膜１３を貫通するように設けられている。

そして、メタルパッド１８上の層間絶縁膜１３を貫通し、開口窓１９を取り囲むように、パッドリング２０が設けられている。パッドリング２０は、パッドコンタクト１５２、配線層１６１ａ、１６１ｂ、１６１ｃ、ビア１６２ａ、１６２ｂとそれぞれ同層に同じ材料で形成されるリング状の金属層２００、２０１ａ、２０１ｂ、２０１ｃ、２０２ａ、２０２ｂの積層体から構成されている。

そして、リードフレーム（図示せず）などと接続されたワイヤ２１が、開口窓１９を通り、メタルパッド１８にボンディングされている。

このような半導体装置は、例えば、図２のフローチャートに示す製造工程により形成される。

先ず、図３（ａ）に示すように、基板１０の素子領域１１にトランジスタ等の能動素子を形成し、続いて基板１０上に、バリアメタル層１８１、Ａｌ層１８２を順次形成する。そして、レジスト膜を塗布形成した後、パターニングして、非素子領域１７上の所定領域にマスクを形成し、露出部分をＲＩＥ（Reactive Ion Etching）などにより除去することにより、メタルパッド１８を形成する（Ｓｔｅｐ１−１）。

次いで、図３（ｂ）に示すように、基板１０上に絶縁層１２を形成した後、基板１０及びメタルパッド１８に到達するコンタクトホール（図示せず）と、環状の開口部（図示せず）を形成する。そして、コンタクトホール、環状の開口部をＷなどで充填することにより、基板コンタクト１５１、パッドコンタクト１５２と、リング状の金属層２００を形成する（Ｓｔｅｐ１−２）。

そして、図３（ｃ）に示すように、その上層に、ｌｏｗ−ｋ膜１３１ａを形成した後、配線パターン及びリングパターンの溝（図示せず）を形成し、Ｃｕめっきにより溝中に、最下層の配線層１６１ａ及びリング状の金属層２０１ａを形成する（Ｓｔｅｐ１−３）。なお、金属層２０１ａは金属層２００と接触している。

次いで、図３（ｄ）に示すように、基板１０上にｃａｐ膜１３２ａ、ｌｏｗ−ｋ膜１３１ｂを順次形成し、デュアルダマシン法により、配線パターン、ビアパターン及びリングパターンの溝を形成した後、ビア１６２ａ、配線層１６１ｂ及びリング状の金属層２０２ａ、２０１ｂを形成する。ここで、金属層２０２ａは金属層２０１ｂ及び金属層２０１ａに接触している。同様に、図３（ｅ）に示すように、同様に順次ｃａｐ膜１３２ｂ、ｌｏｗ−ｋ膜１３１ｃを形成し、ビア１６２ｂ、配線層１６１ｃ及びリング状の金属層２０２ｂ、２０１ｃを形成する。ここでも、金属層２０２ｂは金属層２０１ｃ及び金属層２０１ｂに接触している。このようにして、多層配線１６を形成するとともに、パッドリング２０を形成する（Ｓｔｅｐ１−４）。

さらに、図３（ｆ）に示すように、配線層１６１ｃ、ｌｏｗ−ｋ膜１３１ａ及び金属層２０１ｃ上にｃａｐ膜１３２ｃ、パシベーション膜１４を形成した後、レジスト（図示せず）を塗布、パターニングする。そして、パターニングしたレジストをマスクとしてパシベーション膜１４及び層間絶縁膜１３をＲＩＥなどにより除去することにより、開口窓１９を形成し、メタルパッド１８表面のＡｌ層１８２を露出させる（Ｓｔｅｐ１−５）。

そして、ワイヤ２１により、メタルパッド１８が、開口窓１９を通して、ボンディングされ、図１に示すような半導体装置が形成される。

本実施形態の半導体装置によれば、最下層の配線層１６１よりも基板１０側にメタルパッド１８を形成する構造とすることにより、素子領域１１上でワイヤーボンディングを行わないため、ワイヤーボンディング時の荷重によるｌｏｗ−ｋ膜１３１の変形やクラッキングの発生を回避することができる。そのため、ｌｏｗ−ｋ膜１３１の吸湿によるバリアメタル膜の酸化を抑え、半導体装置の信頼性の低下を抑制することが可能となる。

また、本実施形態において、最下層の配線層よりも基板１０側に位置するメタルパッドに到達する開口窓を設けているため、開口窓壁面に層間絶縁膜が露出し、壁面から水分が侵入する可能性がある。しかしながら、開口窓を取り囲むように、パッドリングを形成することにより、開口窓からの水分の侵入を抑えることができる。従って、ｌｏｗ−ｋ膜の吸湿によるバリアメタル膜の酸化を抑え、半導体装置の信頼性の低下を抑制することが可能となる。

また、従来は、メタルパッド形成の際、例えばｉ線を用いたリソグラフィを２回行う必要があったが、本実施形態によれば、メタルパッド形成のためのリソグラフィを１回に削減することができる。

さらに、本実施形態によれば、メタルパッドの表面層をこれまでと同様のＡｌ層とすることができ、これまでの技術との互換性を保つことが可能となる。但し、表面層はＡｌ層に限定されるものではなく、導電性を有する層であればよい。

（第２の実施形態）
本実施形態の半導体装置において、層間絶縁膜に開口窓を設ける構造は第１の実施形態と同様であるが、メタルパッドの構造が異なっている。

図４に、本実施形態の半導体装置の断面図を示す。図に示すように、第１の実施形態と同様に、基板４０の素子領域４１上に、絶縁層４２が形成されている。絶縁層４２上には、第１の実施形態と同様に、例えばそれぞれ３層交互に形成された、ｌｏｗ−ｋ膜４３１ａ、４３１ｂ、４３１ｃと、ｃａｐ膜４３２ａ、４３２ｂ、４３２ｃから構成される層間絶縁膜４３が形成されている。層間絶縁膜４３上には、パシベーション膜４４が形成されている。

なお、本実施形態において、層間絶縁膜をそれぞれ３層としているが、第１の実施形態と同様に、積層数はこれに限定されるものではなく、例えば１０層以上で適宜設けることができる。後述する配線層、ビアについても、同様である。

素子領域４１上の絶縁層４２には、基板コンタクト４５が形成され、その上層には、それぞれｌｏｗ−ｋ膜４３１、ｃａｐ膜４３２を介して、それぞれ交互に形成され、所定パターンの配線層４６１ａ、４６１ｂ、４６１ｃ、ビア４６２ａ、４６２ｂを有する多層配線４６が形成されている。

素子領域４１以外の領域である非素子領域４７上には、最下層の配線層４６１ａよりも半導体基板４０側に、Ｗ層４８１、Ａｌ層４８２などから構成されるメタルパッド４８が形成されている。メタルパッド４８は、配線層４６１ａ、４６１ｂ、４６１ｃ、ビア４６２ａ、４６２ｂを介して、素子領域４１上の多層配線４６と接続されている。さらに、メタルパッド４８に到達する開口窓４９が、パシベーション膜４４及び層間絶縁膜４３を貫通するように設けられている。

そして、メタルパッド４８上の層間絶縁膜４３を貫通し、開口窓４９を取り囲むように、パッドリング５０が設けられている。パッドリング５０は、配線層４６１ａ、４６１ｂ、４６１ｃ、ビア４６２ａ、４６２ｂとそれぞれ同層に同じ材料で形成されるリング状の金属層５０１ａ、５０１ｂ、５０１ｃ、５０２ａ、５０２ｂの積層体から構成されている。

そして、リードフレーム（図示せず）などと接続されたワイヤ５１が、開口窓４９を通り、メタルパッド４８にボンディングされている。

このような半導体装置は、例えば、図５のフローチャートに示す製造工程により形成される。

先ず、図６（ａ）に示すように、基板４０の素子領域４１にトランジスタ等の能動素子を形成し、続いて基板４０上に、絶縁層４２を形成する。そして、レジストを塗布、パターニングし、ＲＩＥなどにより、基板４０の素子領域４１上に基板４０に到達するコンタクトホール６１を形成するとともに、非素子領域４７上に開口部６２を形成する（Ｓｔｅｐ２−１）。

次いで、図６（ｂ）に示すように、Ｗ膜を堆積し、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により平坦化することにより、コンタクトホール６１をＷで埋め込み、基板コンタクト４５を形成するとともに、開口部６２内にＷ層４８１を形成する（Ｓｔｅｐ２−２）。

さらに、図６（ｃ）に示すように、Ａｌ膜を堆積し、ＣＭＰ法により平坦化することにより、Ｗ層４８１の形成された開口部６２内にＡｌ層４８２を形成し、開口部６２内にＷ層４８１、Ａｌ層４８２を有するメタルパッド４８を形成する（Ｓｔｅｐ２−３）。

なお、このとき、Ｗ膜を形成してコンタクトホール６１を埋め込み、連続してＡｌ膜を形成した後、ＣＭＰ法により一括で平坦化してメタルパッド４８を形成してもよい。

そして、第１の実施形態と同様に、図６（ｄ）に示すように、その上層に、ｌｏｗ−ｋ膜４３１ａを形成した後、配線パターン及びリングパターンの溝（図示せず）を形成し、Ｃｕめっきにより溝中に、最下層の配線層４６１ａ及びリング状の金属層５０１ａを形成する（Ｓｔｅｐ２−４）。

次いで、図６（ｅ）に示すように、ｃａｐ膜４３１ｂ、ｌｏｗ−ｋ膜４３２ａを順次形成し、デュアルダマシン法により、配線パターン、ビアパターン及びリングパターンの溝を形成した後、ビア４６２ａ、配線層４６１ｂ及びリング状の金属層５０２ａ、５０１ｂを形成する。同様に、図６（ｆ）に示すように、同様に順次ｃａｐ膜４３２ｂ、ｌｏｗ−ｋ膜４３１ｃを形成し、ビア４６２ｂ、配線層４６１ｃ及びリング状の金属層５０１ｃを形成する。このようにして、多層配線４６を形成するとともに、パッドリング５０を形成する（Ｓｔｅｐ２−５）。

さらに、図６（ｇ）に示すように、ｃａｐ膜４３１ｃ、パシベーション膜４４を形成した後、レジスト（図示せず）を塗布、パターニングする。そして、露出部分のパシベーション膜４４及び層間絶縁膜４３をＲＩＥなどにより除去することにより、開口窓４９を形成し、メタルパッド４８表面のＡｌ層４８２を露出させる（Ｓｔｅｐ２−６）。

そして、ワイヤ５１により、メタルパッド４８が、開口窓４９を通して、ボンディングされ、図４に示すような半導体装置が形成される。

本実施形態の半導体装置によれば、第１の実施形態と同様に、最下層の配線層よりも半導体基板側にメタルパッドを形成する構造とすることにより、素子領域上でワイヤーボンディングを行わないため、ワイヤーボンディング時の荷重によるｌｏｗ−ｋ膜の変形やクラッキングの発生を回避することができる。そのため、ｌｏｗ−ｋ膜の吸湿によるバリアメタル膜の酸化を抑え、半導体装置の信頼性の低下を抑制することが可能となる。

また、第１の実施形態と同様に、最下層の配線層よりも半導体基板側のメタルパッドに到達する開口窓を設ける構造とすることにより、開口窓壁面に層間絶縁膜が露出し、壁面からの水分の侵入が問題となる。そこで、本実施形態のように、開口窓を取り囲むように、パッドリングを形成することにより、開口窓からの水分の侵入を抑えることができる。従って、ｌｏｗ−ｋ膜の吸湿によるバリアメタル膜の酸化を抑え、半導体装置の信頼性の低下を抑制することが可能となる。

また、本実施形態によれば、メタルパッドを絶縁層内にコンタクト形成と同時に埋め込み形成することができるため、新たなリソグラフィ工程を設けることなく、メタルパッドを形成することができる。従って、従来は、メタルパッド形成の際、例えばｉ線を用いたリソグラフィを２回行う必要があったが、この工程を削減することが可能となる。

さらに、本実施形態によれば、第１の実施形態と同様に、メタルパッドの表面層をこれまでと同様のＡｌ層とすることができ、これまでの技術との互換性を保つことが可能となる。但し、表面層はＡｌ層に限定されるものではなく、導電性を有する層であればよい。

これら実施形態において、半導体基板上に設けられる絶縁層として、通常用いられるＴＥＯＳ膜などを用いることができるが、より高速化、低消費電力化を図るために、ｌｏｗ−ｋ膜を用いることも可能である。また、ｌｏｗ−ｋ膜としては、ＳｉＯＣ膜のみならず、ＣＶＤ（Chemical Vapor Deposition）法や、塗布法などにより形成されたＭＳＱ（Methylsilsesquioxane）や、ポリイミド系などの有機ポリマー系などから構成される膜を用いることができる。

尚、本発明は、上述した実施形態に限定されるものではない。その他要旨を逸脱しない範囲で種々変形して実施することができる。

１０、４０…基板、１１、４１…素子領域、１２、４２…絶縁層、１３、４３…層間絶縁膜、１３１ａ、１３１ｂ、１３１ｃ、４３１ａ、４３１ｂ、４３１ｃ…ｌｏｗ−ｋ膜、１３２ａ、１３２ｂ、１３２ｃ、４３２ａ、４３２ｂ、４３２ｃ…ｃａｐ膜、１４、４４…パシベーション膜、１５１、４５…基板コンタクト、１５２…パッドコンタクト、１６、４６…多層配線、１６１ａ、１６１ｂ、１６１ｃ、４６１ａ、４６１ｂ、４６１ｃ…配線層、１６２ａ、１６２ｂ、４６２ａ、４６２ｂ…ビア、１８、４８…メタルパッド、１８１…バリアメタル層、１８２、４８２…Ａｌ層、１９、４９…開口窓、２０、５０…パッドリング、２００、２０１ａ、２０１ｂ、２０１ｃ、２０２ａ、２０２ｂ、５０１ａ、５０１ｂ、５０１ｃ、５０２ａ、５０２ｂ…リング状の金属層、２１、５１…ワイヤ、４８１…Ｗ層、６１…コンタクトホール、６２…開口部

Claims (5)

1. 基板上に形成された絶縁層と、
   前記絶縁層上に形成された複数の低誘電率膜を含む層間絶縁膜と、
   前記層間絶縁膜中にそれぞれ形成される複数の配線層及びビアからなる多層配線と、
   前記複数の配線層のうち最下層の配線層より前記基板側に形成されたメタルパッドと、
   前記メタルパッドの一部の領域上の前記絶縁層及び層間絶縁膜が除去されて形成された開口部と、
   前記メタルパッド上に、前記複数の層間絶縁膜を貫通し、前記開口部を取り囲むように設けられるパッドリングと、
   を備えることを特徴とする半導体装置。
2. 前記半導体基板は素子が形成されている素子領域を有し、前記素子領域上の前記多層配線は、前記素子領域以外の領域である非素子領域上の前記多層配線を介して前記メタルパッドと接続されることを特徴とする請求項１に記載の半導体装置。
3. 前記メタルパッドの上面が、前記絶縁層の上面と同一平面であることを特徴とする請求項１又は請求項２に記載の半導体装置。
4. 前記メタルパッドの上面がＡｌを含む層であることを特徴とする請求項１から請求項３のいずれか１項に記載の半導体装置。
5. 基板上に素子領域を形成し、
   前記基板上に絶縁層を形成し、
   前記素子領域上の前記絶縁層に、前記基板に到達するコンタクトホールを形成するとともに、前記素子領域以外の領域上の前記絶縁層に開口部を形成し、
   前記コンタクトホール内にコンタクトを埋め込み形成し、
   前記開口部内にメタルパッドを埋め込み形成し、
   前記絶縁層上に複数の低誘電率膜を含む層間絶縁膜と、複数の配線層及びビアを有する多層配線を形成するとともに、前記メタルパッド上に前記複数の層間絶縁膜を貫通するようにパッドリングを形成し、
   前記パッドリングに取り囲まれた領域の前記層間絶縁膜を除去し、前記メタルパッドを露出させる、
   ことを特徴とする半導体装置の製造方法。

Images