JP3121311B2 - 多層配線構造及びそれを有する半導体装置並びにそれらの製造方法 - Google Patents
多層配線構造及びそれを有する半導体装置並びにそれらの製造方法Info
- Publication number
- JP3121311B2 JP3121311B2 JP10144715A JP14471598A JP3121311B2 JP 3121311 B2 JP3121311 B2 JP 3121311B2 JP 10144715 A JP10144715 A JP 10144715A JP 14471598 A JP14471598 A JP 14471598A JP 3121311 B2 JP3121311 B2 JP 3121311B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- conductive
- film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
Description
【０００１】
【発明の属する技術分野】本発明は、多層配線の技術分
野に属するものであり、特に電極部の構造に特徴を有す
る多層配線構造及びその製造方法に関するものである。
本発明の多層配線構造は、例えば半導体装置における配
線に適用することができる。
野に属するものであり、特に電極部の構造に特徴を有す
る多層配線構造及びその製造方法に関するものである。
本発明の多層配線構造は、例えば半導体装置における配
線に適用することができる。
【０００２】
【従来の技術及び発明が解決しようとする課題】半導体
装置においては、該半導体装置を構成する各種機能素子
間の配線のために半導体基板の表面に多層配線構造が形
成される。この多層配線構造では、層間絶縁膜を介して
複数の配線層が設けられており、各配線層の配線は絶縁
膜に形成された貫通孔（ビアホール）に充填された導電
性部材（ビアメタル）により適宜の位置にて導通され
る。
装置においては、該半導体装置を構成する各種機能素子
間の配線のために半導体基板の表面に多層配線構造が形
成される。この多層配線構造では、層間絶縁膜を介して
複数の配線層が設けられており、各配線層の配線は絶縁
膜に形成された貫通孔（ビアホール）に充填された導電
性部材（ビアメタル）により適宜の位置にて導通され
る。
【０００３】近年、次第に高密度の配線が要求されるに
つれて、以上のような多層配線構造を構成する層間絶縁
膜の膜厚は次第に薄くなる傾向にある。層間絶縁膜の膜
厚が薄くなると、寄生容量が大きくなる傾向にあるの
で、該層間絶縁膜としてできるだけ誘電率の低い材料を
使用するのが好ましい。このような低誘電率の層間絶縁
膜としては、例えばハイドロゼンシルクスオキサン（Ｈ
ＳＱ）、フロリネーテッドカーボン（ａ−Ｃ：Ｆ）ある
いはベンゾシクロブテン（ＢＣＢ）などの有機材料から
なるものが利用できるが、有機層間絶縁膜は一般に無機
材料たとえば酸化シリコンや窒化シリコンからなる層間
絶縁膜に比べて強度及び密着性が低い。
つれて、以上のような多層配線構造を構成する層間絶縁
膜の膜厚は次第に薄くなる傾向にある。層間絶縁膜の膜
厚が薄くなると、寄生容量が大きくなる傾向にあるの
で、該層間絶縁膜としてできるだけ誘電率の低い材料を
使用するのが好ましい。このような低誘電率の層間絶縁
膜としては、例えばハイドロゼンシルクスオキサン（Ｈ
ＳＱ）、フロリネーテッドカーボン（ａ−Ｃ：Ｆ）ある
いはベンゾシクロブテン（ＢＣＢ）などの有機材料から
なるものが利用できるが、有機層間絶縁膜は一般に無機
材料たとえば酸化シリコンや窒化シリコンからなる層間
絶縁膜に比べて強度及び密着性が低い。
【０００４】多層配線構造は、外部回路との電気的接続
のための電極部としての電極パッドを備えており、この
電極パッドは一般に最上層配線において形成されてい
る。電極パッドと外部回路との接続は例えばワイヤーボ
ンディングによりなされ、このワイヤーボンディング時
には、電極パッドに対してボンディングヘッドによる圧
着のための超音波振動など押圧力やヘッド退避時の引っ
張り力が印加される。
のための電極部としての電極パッドを備えており、この
電極パッドは一般に最上層配線において形成されてい
る。電極パッドと外部回路との接続は例えばワイヤーボ
ンディングによりなされ、このワイヤーボンディング時
には、電極パッドに対してボンディングヘッドによる圧
着のための超音波振動など押圧力やヘッド退避時の引っ
張り力が印加される。
【０００５】従って、強度及び密着性が低い有機層間絶
縁膜を用いた多層配線構造では、ワイヤーボンディング
により絶縁膜どうしの間で剥離が生じたり絶縁膜にクラ
ックが発生したり、電極パッド金属膜が有機層間絶縁膜
から剥離したりするおそれがある。
縁膜を用いた多層配線構造では、ワイヤーボンディング
により絶縁膜どうしの間で剥離が生じたり絶縁膜にクラ
ックが発生したり、電極パッド金属膜が有機層間絶縁膜
から剥離したりするおそれがある。
【０００６】図２７〜図３０に、従来の多層配線構造の
第１の例の製造方法を示す。
第１の例の製造方法を示す。
【０００７】先ず、図２７に示すように、トランジスタ
ー、ダイオード及びコンデンサーなどの各種機能素子が
作り込まれた半導体基板１の上に第１層目層間絶縁膜３
０を形成し、その上に金属膜を形成しエッチング技術を
用いてパターニングして金属膜パターン３３を形成す
る。尚、図示はしないが、金属膜パターン３３の形成さ
れている配線層の配線は、適宜の位置において第１層目
層間絶縁膜３０に形成されたビアホールに充填されたビ
アメタルを介して半導体基板１の機能素子と電気的に接
続されている。
ー、ダイオード及びコンデンサーなどの各種機能素子が
作り込まれた半導体基板１の上に第１層目層間絶縁膜３
０を形成し、その上に金属膜を形成しエッチング技術を
用いてパターニングして金属膜パターン３３を形成す
る。尚、図示はしないが、金属膜パターン３３の形成さ
れている配線層の配線は、適宜の位置において第１層目
層間絶縁膜３０に形成されたビアホールに充填されたビ
アメタルを介して半導体基板１の機能素子と電気的に接
続されている。
【０００８】次に、図２８に示すように、その上に層間
絶縁膜を形成し金属膜パターン３３より少し小さいホー
ルを開孔する。これにより第２層目層間絶縁膜３１ａ，
３１ｂで電極パッド３３を固定する。
絶縁膜を形成し金属膜パターン３３より少し小さいホー
ルを開孔する。これにより第２層目層間絶縁膜３１ａ，
３１ｂで電極パッド３３を固定する。
【０００９】次に、図２９に示すように、その上に金属
膜を形成しエッチング技術を用いてパターニングして金
属膜パターン３４を形成する。金属膜パターン３３と金
属膜パターン３４とは金属膜どうしで密着している。
尚、図示はしないが、金属膜パターン３４の形成されて
いる配線層の配線は、必要に応じて、適宜の位置におい
て第２層目層間絶縁膜３１ａ，３１ｂに形成されたビア
ホールに充填されたビアメタルを介して金属膜パターン
３４の配線層の配線と接続されている。
膜を形成しエッチング技術を用いてパターニングして金
属膜パターン３４を形成する。金属膜パターン３３と金
属膜パターン３４とは金属膜どうしで密着している。
尚、図示はしないが、金属膜パターン３４の形成されて
いる配線層の配線は、必要に応じて、適宜の位置におい
て第２層目層間絶縁膜３１ａ，３１ｂに形成されたビア
ホールに充填されたビアメタルを介して金属膜パターン
３４の配線層の配線と接続されている。
【００１０】次に、図３０に示すように、その上に絶縁
膜を形成し金属膜パターン３４より少し小さいホールを
開孔する。これにより上層絶縁膜３２ａ，３２ｂで金属
膜パターン３４を固定する。そして、金属膜パターン３
４に対してワイヤー２０をボンディングする。金属膜パ
ターン３３，３４により電極パッドが構成されている。
膜を形成し金属膜パターン３４より少し小さいホールを
開孔する。これにより上層絶縁膜３２ａ，３２ｂで金属
膜パターン３４を固定する。そして、金属膜パターン３
４に対してワイヤー２０をボンディングする。金属膜パ
ターン３３，３４により電極パッドが構成されている。
【００１１】以上のようにして得られる多層配線構造で
は、第２層目層間絶縁膜３１ａ，３１ｂが金属膜パター
ン３３の周辺部を覆っており、同様に上層絶縁膜３２
ａ，３２ｂも金属膜パターン３４の周辺部を覆ってい
る。従って、この構造では第２層目層間絶縁膜３１ａ，
３１ｂや上層絶縁膜３２ａ，３２ｂとして低誘電率有機
絶縁膜を使用する場合には、膜強度が低く金属膜との密
着性も低い有機膜により電極パッドの周辺部を覆うこと
になり、有機層間絶縁膜のクラック発生を招きやすい。
また、この構造は、層間絶縁膜の平坦化が行われていな
いため、層数の多い多層配線構造には適していない。
は、第２層目層間絶縁膜３１ａ，３１ｂが金属膜パター
ン３３の周辺部を覆っており、同様に上層絶縁膜３２
ａ，３２ｂも金属膜パターン３４の周辺部を覆ってい
る。従って、この構造では第２層目層間絶縁膜３１ａ，
３１ｂや上層絶縁膜３２ａ，３２ｂとして低誘電率有機
絶縁膜を使用する場合には、膜強度が低く金属膜との密
着性も低い有機膜により電極パッドの周辺部を覆うこと
になり、有機層間絶縁膜のクラック発生を招きやすい。
また、この構造は、層間絶縁膜の平坦化が行われていな
いため、層数の多い多層配線構造には適していない。
【００１２】図３１〜図３７に、従来の多層配線構造の
第２の例の製造方法を示す。
第２の例の製造方法を示す。
【００１３】先ず、図３１に示すように、トランジスタ
ー、ダイオード及びコンデンサーなどの各種機能素子が
作り込まれた半導体基板１の上に第１層目層間絶縁膜４
１を形成し、該絶縁膜に形成したビアホールに第１層目
ビアメタル８を充填する。その上に金属膜を形成しエッ
チング技術を用いてパターニングして第１層目配線９を
形成する。尚、該第１層目配線９は、第１層目ビアメタ
ル８を介して半導体基板１の機能素子と電気的に接続さ
れる。その上に層間絶縁膜を形成し平坦化して第２層目
層間絶縁膜４２とする。該第２層目層間絶縁膜４２に形
成したビアホールに第２層目ビアメタル１０を充填す
る。その上に金属膜４６を形成する。
ー、ダイオード及びコンデンサーなどの各種機能素子が
作り込まれた半導体基板１の上に第１層目層間絶縁膜４
１を形成し、該絶縁膜に形成したビアホールに第１層目
ビアメタル８を充填する。その上に金属膜を形成しエッ
チング技術を用いてパターニングして第１層目配線９を
形成する。尚、該第１層目配線９は、第１層目ビアメタ
ル８を介して半導体基板１の機能素子と電気的に接続さ
れる。その上に層間絶縁膜を形成し平坦化して第２層目
層間絶縁膜４２とする。該第２層目層間絶縁膜４２に形
成したビアホールに第２層目ビアメタル１０を充填す
る。その上に金属膜４６を形成する。
【００１４】次に、図３２に示すように、金属膜４６を
エッチング技術を用いてパターニングして第２層目配線
１１を形成する。その際に、電極パッドを形成すべき位
置に金属膜パターン５を形成しておく。
エッチング技術を用いてパターニングして第２層目配線
１１を形成する。その際に、電極パッドを形成すべき位
置に金属膜パターン５を形成しておく。
【００１５】次に、図３３に示すように、その上に層間
絶縁膜４３’を形成する。
絶縁膜４３’を形成する。
【００１６】次に、図３４に示すように、層間絶縁膜４
３’を化学・機械的研磨（ＣＭＰ）により平坦化して、
第３層目層間絶縁膜４３とする。
３’を化学・機械的研磨（ＣＭＰ）により平坦化して、
第３層目層間絶縁膜４３とする。
【００１７】次に、図３５に示すように、第３層目層間
絶縁膜４３にビアホールを形成し、その上から金属膜４
７を堆積する。これにより、第２層目配線１１に対応す
る位置に形成されたビアホールに金属膜４８ｃが充填さ
れるとともに、金属膜パターン５に対応する位置に形成
されたビアホールにも金属膜４８ａ，４８ｂが充填され
る。
絶縁膜４３にビアホールを形成し、その上から金属膜４
７を堆積する。これにより、第２層目配線１１に対応す
る位置に形成されたビアホールに金属膜４８ｃが充填さ
れるとともに、金属膜パターン５に対応する位置に形成
されたビアホールにも金属膜４８ａ，４８ｂが充填され
る。
【００１８】次に、図３６に示すように、金属膜４７の
上面部分をエッチバック法により除去する。これによ
り、第２層目配線１１と接続された第３層目ビアメタル
１２が形成されるとともに、金属膜パターン５と接続さ
れたビアメタル４５ａ，４５ｂが形成される。このよう
に、エッチバック法により金属膜４７の上面部分を除去
し平坦化してビアメタル４５ａ，４５ｂを形成するた
め、金属膜４８ａ，４８ｂが充填されるビアホールの面
積を金属膜パターン５ほど大きくすることができない。
これは、ビアホールの面積が大きいと、エッチバック法
ではビアホール内の金属膜４７の表面を平坦化しつつビ
アホールを金属膜４７で完全に埋め込むことが困難であ
るからである。
上面部分をエッチバック法により除去する。これによ
り、第２層目配線１１と接続された第３層目ビアメタル
１２が形成されるとともに、金属膜パターン５と接続さ
れたビアメタル４５ａ，４５ｂが形成される。このよう
に、エッチバック法により金属膜４７の上面部分を除去
し平坦化してビアメタル４５ａ，４５ｂを形成するた
め、金属膜４８ａ，４８ｂが充填されるビアホールの面
積を金属膜パターン５ほど大きくすることができない。
これは、ビアホールの面積が大きいと、エッチバック法
ではビアホール内の金属膜４７の表面を平坦化しつつビ
アホールを金属膜４７で完全に埋め込むことが困難であ
るからである。
【００１９】次に、図３７に示すように、その上に金属
膜を形成し、エッチング技術を用いてパターニングして
第３層目配線１３を形成する。その際に、金属膜パター
ン５に対応する位置に金属膜パターン７を形成する。該
金属膜パターン７はビアメタル４５ａ，４５ｂを介して
金属膜パターン５と接続される。その上に層間絶縁膜を
形成し、該層間絶縁膜をＣＭＰにより平坦化して上層絶
縁膜４４とする。続いて、電極パッド７に対応する部分
に開口を有するパッシベーション膜１９を形成する。そ
して、金属膜パターン７に対してワイヤー２０をボンデ
ィングする。金属膜パターン７により電極パッドが構成
されている。
膜を形成し、エッチング技術を用いてパターニングして
第３層目配線１３を形成する。その際に、金属膜パター
ン５に対応する位置に金属膜パターン７を形成する。該
金属膜パターン７はビアメタル４５ａ，４５ｂを介して
金属膜パターン５と接続される。その上に層間絶縁膜を
形成し、該層間絶縁膜をＣＭＰにより平坦化して上層絶
縁膜４４とする。続いて、電極パッド７に対応する部分
に開口を有するパッシベーション膜１９を形成する。そ
して、金属膜パターン７に対してワイヤー２０をボンデ
ィングする。金属膜パターン７により電極パッドが構成
されている。
【００２０】以上のようにして得られる多層配線構造で
は、上記のようにビアメタル１２を形成する際に金属膜
４７をエッチバックするプロセスを用いているため、微
細なビアメタル１２と電極パッド程度の大面積なビアホ
ール内金属膜パターンとを同時に平坦化することが難し
い。そこで、第２層目配線１１形成時に電極パッド７と
同程度の面積の金属膜パターン５を形成し、第３層目配
線１３形成時に電極パッド７を形成している。この電極
パッド７と金属膜パターン５とをビアメタル４５ａ，４
５ｂで接続することで、ワイヤーボンディング時の衝撃
に対する強度の増強をはかっている。
は、上記のようにビアメタル１２を形成する際に金属膜
４７をエッチバックするプロセスを用いているため、微
細なビアメタル１２と電極パッド程度の大面積なビアホ
ール内金属膜パターンとを同時に平坦化することが難し
い。そこで、第２層目配線１１形成時に電極パッド７と
同程度の面積の金属膜パターン５を形成し、第３層目配
線１３形成時に電極パッド７を形成している。この電極
パッド７と金属膜パターン５とをビアメタル４５ａ，４
５ｂで接続することで、ワイヤーボンディング時の衝撃
に対する強度の増強をはかっている。
【００２１】しかしながら、この構造では、層間絶縁膜
として膜強度の低い有機絶縁膜を用いた場合には、金属
膜パターン５と金属膜パターン（電極パッド）７との間
に挟まれた層間絶縁膜部分に応力が集中し、この箇所に
クラックが発生する可能性が高く、この構造では十分と
はいえない。
として膜強度の低い有機絶縁膜を用いた場合には、金属
膜パターン５と金属膜パターン（電極パッド）７との間
に挟まれた層間絶縁膜部分に応力が集中し、この箇所に
クラックが発生する可能性が高く、この構造では十分と
はいえない。
【００２２】そこで、本発明は、以上のような従来技術
の問題点に鑑み、ワイヤーボンディングなどのボンディ
ング時の押圧力や引っ張り力などの衝撃に対する耐久性
の向上した電極部構造を有する多層配線構造を提供する
ことを目的とするものである。
の問題点に鑑み、ワイヤーボンディングなどのボンディ
ング時の押圧力や引っ張り力などの衝撃に対する耐久性
の向上した電極部構造を有する多層配線構造を提供する
ことを目的とするものである。
【００２３】特に、本発明は、低誘電率の有機材料から
なる層間絶縁膜を用いた場合にも、ボンディング時の衝
撃に対する耐久性が良好で、従って寄生容量の低減と電
極部強度の向上との双方を実現し得る多層配線構造を提
供することを目的とするものである。
なる層間絶縁膜を用いた場合にも、ボンディング時の衝
撃に対する耐久性が良好で、従って寄生容量の低減と電
極部強度の向上との双方を実現し得る多層配線構造を提
供することを目的とするものである。
【００２４】更に、本発明は、以上のような多層配線構
造を有する半導体装置を提供することをも目的とするも
のである。
造を有する半導体装置を提供することをも目的とするも
のである。
【００２５】
【課題を解決するための手段】（１）本発明によれば、
以上の如き目的を達成するものとして、基板上に最下層
絶縁膜を介して複数の配線層が形成されており、該複数
の配線層の隣接するものどうしを互いに絶縁するように
層間絶縁膜が形成されており、外部との電気的接続のた
め前記複数の配線層のうちの少なくとも１つの配線と接
続された電極パッドを備えている多層配線構造であっ
て、前記電極パッドは前記層間絶縁膜を膜厚方向に貫通
して形成された導電部材からなり、該導電部材の側面は
前記膜厚方向に延びており、前記最下層絶縁膜は無機絶
縁膜からなることを特徴とする、多層配線構造、が提供
される。
以上の如き目的を達成するものとして、基板上に最下層
絶縁膜を介して複数の配線層が形成されており、該複数
の配線層の隣接するものどうしを互いに絶縁するように
層間絶縁膜が形成されており、外部との電気的接続のた
め前記複数の配線層のうちの少なくとも１つの配線と接
続された電極パッドを備えている多層配線構造であっ
て、前記電極パッドは前記層間絶縁膜を膜厚方向に貫通
して形成された導電部材からなり、該導電部材の側面は
前記膜厚方向に延びており、前記最下層絶縁膜は無機絶
縁膜からなることを特徴とする、多層配線構造、が提供
される。
【００２６】本発明の一態様においては、前記層間絶縁
膜は有機絶縁膜からなる。
膜は有機絶縁膜からなる。
【００２７】本発明の一態様においては、前記電極パッ
ドは同等の形状の導電膜の積層体からなる。
ドは同等の形状の導電膜の積層体からなる。
【００２８】本発明の一態様においては、前記層間絶縁
膜には互いに隣接する２つの配線層の配線どうしを接続
する導電路が形成されている。
膜には互いに隣接する２つの配線層の配線どうしを接続
する導電路が形成されている。
【００２９】本発明の一態様においては、前記導電路の
径は前記電極パッドの径より小さい。
径は前記電極パッドの径より小さい。
【００３０】本発明の一態様においては、前記基板は半
導体基板である。
導体基板である。
【００３１】（２）また、本発明によれば、以上の如き
目的を達成するものとして、前記多層配線構造を備えて
おり、前記半導体基板には機能素子が作り込まれてお
り、前記複数の配線層のうちの少なくとも１つの配線は
前記最下層絶縁膜を貫通して延びている導電経路を介し
て前記機能素子と接続されていることを特徴とする、半
導体装置、が提供される。
目的を達成するものとして、前記多層配線構造を備えて
おり、前記半導体基板には機能素子が作り込まれてお
り、前記複数の配線層のうちの少なくとも１つの配線は
前記最下層絶縁膜を貫通して延びている導電経路を介し
て前記機能素子と接続されていることを特徴とする、半
導体装置、が提供される。
【００３２】（３）更に、本発明によれば、以上の如き
目的を達成するものとして、前記多層配線構造を製造す
る方法であって、基板上に形成された最下層絶縁膜の上
に、複数の配線層をそれらの隣接するものどうしを互い
に絶縁するように層間絶縁膜を介在させながら形成する
際に、（ａ）前記層間絶縁膜に前記電極パッドに対応す
る形状の開口を形成し、該開口内を導電性材料で埋めて
導電膜パターンを形成するか、または（ｂ）前記電極パ
ッドに対応する形状の導電膜パターンを形成し、該導電
膜パターンの周囲を前記層間絶縁膜で埋める成膜工程を
複数回行うことで前記導電膜パターンを複数層に形成
し、該複数層の導電膜パターンの積層体として前記電極
パッドを形成し、前記配線層の形成を複数層の前記導電
膜パターンのうちのいずれかの形成と同時に行うことを
特徴とする、多層配線構造の製造方法、が提供される。
目的を達成するものとして、前記多層配線構造を製造す
る方法であって、基板上に形成された最下層絶縁膜の上
に、複数の配線層をそれらの隣接するものどうしを互い
に絶縁するように層間絶縁膜を介在させながら形成する
際に、（ａ）前記層間絶縁膜に前記電極パッドに対応す
る形状の開口を形成し、該開口内を導電性材料で埋めて
導電膜パターンを形成するか、または（ｂ）前記電極パ
ッドに対応する形状の導電膜パターンを形成し、該導電
膜パターンの周囲を前記層間絶縁膜で埋める成膜工程を
複数回行うことで前記導電膜パターンを複数層に形成
し、該複数層の導電膜パターンの積層体として前記電極
パッドを形成し、前記配線層の形成を複数層の前記導電
膜パターンのうちのいずれかの形成と同時に行うことを
特徴とする、多層配線構造の製造方法、が提供される。
【００３３】本発明の一態様においては、前記成膜工程
のいずれかにおいて、層間絶縁膜を２層に形成し、その
うちの一方に前記導電膜パターンの形成と同時に前記配
線層をも形成する。
のいずれかにおいて、層間絶縁膜を２層に形成し、その
うちの一方に前記導電膜パターンの形成と同時に前記配
線層をも形成する。
【００３４】本発明の一態様においては、前記成膜工程
のいずれかにおいて、導電膜パターンを２層に形成し、
そのうちの一方の形成と同時に前記配線層をも形成す
る。
のいずれかにおいて、導電膜パターンを２層に形成し、
そのうちの一方の形成と同時に前記配線層をも形成す
る。
【００３５】本発明の一態様においては、前記導電膜パ
ターンの形成に際して、化学・機械的研磨を用いて表面
の平坦化を行う。
ターンの形成に際して、化学・機械的研磨を用いて表面
の平坦化を行う。
【００３６】本発明の一態様においては、前記層間絶縁
膜の形成に際して、化学・機械的研磨を用いて表面の平
坦化を行う。
膜の形成に際して、化学・機械的研磨を用いて表面の平
坦化を行う。
【００３７】本発明の一態様においては、前記層間絶縁
膜の少なくとも１つに前記開口を形成する際にビアホー
ルを形成し、前記導電膜パターンを形成する際に前記ビ
アホールをも導電性材料で埋めて、当該層間絶縁膜に隣
接する２つの配線層の配線どうしを接続する導電路を形
成する。
膜の少なくとも１つに前記開口を形成する際にビアホー
ルを形成し、前記導電膜パターンを形成する際に前記ビ
アホールをも導電性材料で埋めて、当該層間絶縁膜に隣
接する２つの配線層の配線どうしを接続する導電路を形
成する。
【００３８】（４）更に、本発明によれば、以上の如き
目的を達成するものとして、前記半導体装置を製造する
方法であって、機能素子が作り込まれた半導体基板上に
最下層絶縁膜を形成し、その上に複数の配線層をそれら
の隣接するものどうしを互いに絶縁するように層間絶縁
膜を介在させながら形成する際に、（ａ）前記層間絶縁
膜に前記電極パッドに対応する形状の開口を形成し、該
開口内を導電性材料で埋めて導電膜パターンを形成する
か、または（ｂ）前記電極パッドに対応する形状の導電
膜パターンを形成し、該導電膜パターンの周囲を前記層
間絶縁膜で埋める成膜工程を複数回行うことで前記導電
膜パターンを複数層に形成し、該複数層の導電膜パター
ンの積層体として前記電極パッドを形成し、前記配線層
の形成を複数層の前記導電膜パターンのうちのいずれか
の形成と同時に行い、その際に、前記複数の配線層のう
ちの少なくとも１つの配線と前記機能素子の少なくとも
１つとを接続する導電経路を形成すべく、当該配線層よ
り下方の前記層間絶縁膜に形成したビアホールに前記導
電膜パターンの形成と同時に導電膜を形成し、前記最下
層絶縁膜に形成したビアホールに導電膜を形成して、こ
れら導電膜と前記当該配線層より下方の配線層の配線と
を介して前記導電経路を形成することを特徴とする、半
導体装置の製造方法、が提供される。
目的を達成するものとして、前記半導体装置を製造する
方法であって、機能素子が作り込まれた半導体基板上に
最下層絶縁膜を形成し、その上に複数の配線層をそれら
の隣接するものどうしを互いに絶縁するように層間絶縁
膜を介在させながら形成する際に、（ａ）前記層間絶縁
膜に前記電極パッドに対応する形状の開口を形成し、該
開口内を導電性材料で埋めて導電膜パターンを形成する
か、または（ｂ）前記電極パッドに対応する形状の導電
膜パターンを形成し、該導電膜パターンの周囲を前記層
間絶縁膜で埋める成膜工程を複数回行うことで前記導電
膜パターンを複数層に形成し、該複数層の導電膜パター
ンの積層体として前記電極パッドを形成し、前記配線層
の形成を複数層の前記導電膜パターンのうちのいずれか
の形成と同時に行い、その際に、前記複数の配線層のう
ちの少なくとも１つの配線と前記機能素子の少なくとも
１つとを接続する導電経路を形成すべく、当該配線層よ
り下方の前記層間絶縁膜に形成したビアホールに前記導
電膜パターンの形成と同時に導電膜を形成し、前記最下
層絶縁膜に形成したビアホールに導電膜を形成して、こ
れら導電膜と前記当該配線層より下方の配線層の配線と
を介して前記導電経路を形成することを特徴とする、半
導体装置の製造方法、が提供される。
【００３９】本発明の一態様においては、前記成膜工程
のいずれかにおいて、層間絶縁膜を２層に形成し、その
うちの一方に前記導電膜パターンの形成と同時に前記配
線層をも形成する。
のいずれかにおいて、層間絶縁膜を２層に形成し、その
うちの一方に前記導電膜パターンの形成と同時に前記配
線層をも形成する。
【００４０】本発明の一態様においては、前記成膜工程
のいずれかにおいて、導電膜パターンを２層に形成し、
そのうちの一方の形成と同時に前記配線層をも形成す
る。
のいずれかにおいて、導電膜パターンを２層に形成し、
そのうちの一方の形成と同時に前記配線層をも形成す
る。
【００４１】本発明の一態様においては、前記導電膜パ
ターンの形成に際して、化学・機械的研磨を用いて表面
の平坦化を行う。
ターンの形成に際して、化学・機械的研磨を用いて表面
の平坦化を行う。
【００４２】本発明の一態様においては、前記層間絶縁
膜の形成に際して、化学・機械的研磨を用いて表面の平
坦化を行う。
膜の形成に際して、化学・機械的研磨を用いて表面の平
坦化を行う。
【００４３】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照しながら説明する。
面を参照しながら説明する。
【００４４】図１〜図１０は、本発明の多層配線構造を
有する半導体装置の製造方法の第１の実施の形態の製造
工程を示すための断面図である。
有する半導体装置の製造方法の第１の実施の形態の製造
工程を示すための断面図である。
【００４５】先ず、図１に示すように、トランジスタ
ー、ダイオード及びコンデンサーなどの各種機能素子が
作り込まれたシリコン基板１の上に、最下層絶縁膜２を
０．３〜１．０μｍ程度の厚さに形成する。最下層絶縁
膜２はシリコン酸化膜やシリコン窒化膜などの無機絶縁
膜であり、この無機絶縁膜はシリコン基板１との密着性
に優れており、更に後で形成される電極パッドを構成す
る金属膜との密着性も良好である。最下層絶縁膜２に形
成した直径０．１〜１．０μｍ程度のビアホールにビア
メタル８を充填する。
ー、ダイオード及びコンデンサーなどの各種機能素子が
作り込まれたシリコン基板１の上に、最下層絶縁膜２を
０．３〜１．０μｍ程度の厚さに形成する。最下層絶縁
膜２はシリコン酸化膜やシリコン窒化膜などの無機絶縁
膜であり、この無機絶縁膜はシリコン基板１との密着性
に優れており、更に後で形成される電極パッドを構成す
る金属膜との密着性も良好である。最下層絶縁膜２に形
成した直径０．１〜１．０μｍ程度のビアホールにビア
メタル８を充填する。
【００４６】次に、図２に示すように、その上に、低誘
電率の有機材料例えばハイドロゼンシルクスオキサン
（ＨＳＱ）、フロリネーテッドカーボン（ａ−Ｃ：Ｆ）
あるいはベンゾシクロブテン（ＢＣＢ）からなる第１の
層間絶縁膜１４を０．３〜１．０μｍ程度の厚さに形成
する。この第１の層間絶縁膜１４をドライエッチング技
術を用いてパターニングして第１層目配線用の溝（配線
パターン形状に対応する平面形状を有する）２１を形成
する。その際に、後で電極パッドを形成するための位置
にも溝（電極パッドに対応する平面形状を有する）２２
を形成する。この溝形成の際には、溝底面に有機層間絶
縁膜（第１の層間絶縁膜１４）が残留せずに無機層間絶
縁膜（最下層絶縁膜２）が全面に露出するようにする。
上記溝２１の溝幅（配線幅）は、例えば最下層絶縁膜２
に形成したビアホールの直径０．１〜１．０μｍ程度と
同等またはそれより大きい。また、上記溝２２の幅（電
極パッド平面形状の寸法）は、例えば８０〜１００μｍ
角程度である。
電率の有機材料例えばハイドロゼンシルクスオキサン
（ＨＳＱ）、フロリネーテッドカーボン（ａ−Ｃ：Ｆ）
あるいはベンゾシクロブテン（ＢＣＢ）からなる第１の
層間絶縁膜１４を０．３〜１．０μｍ程度の厚さに形成
する。この第１の層間絶縁膜１４をドライエッチング技
術を用いてパターニングして第１層目配線用の溝（配線
パターン形状に対応する平面形状を有する）２１を形成
する。その際に、後で電極パッドを形成するための位置
にも溝（電極パッドに対応する平面形状を有する）２２
を形成する。この溝形成の際には、溝底面に有機層間絶
縁膜（第１の層間絶縁膜１４）が残留せずに無機層間絶
縁膜（最下層絶縁膜２）が全面に露出するようにする。
上記溝２１の溝幅（配線幅）は、例えば最下層絶縁膜２
に形成したビアホールの直径０．１〜１．０μｍ程度と
同等またはそれより大きい。また、上記溝２２の幅（電
極パッド平面形状の寸法）は、例えば８０〜１００μｍ
角程度である。
【００４７】次に、図３に示すように、その上に、導電
性配線材料たる銅やアルミニウムなどの金属の膜２３を
形成し、第１層目配線用の溝２１と電極パッド形成用の
溝２２とを金属膜２３で埋め込む。
性配線材料たる銅やアルミニウムなどの金属の膜２３を
形成し、第１層目配線用の溝２１と電極パッド形成用の
溝２２とを金属膜２３で埋め込む。
【００４８】次に、図４に示すように、メタルＣＭＰ
（金属に対する化学・機械的研磨）技術を用いて金属膜
２３を研磨して平坦化し、第１層目配線９と電極パッド
の一部となる導電膜たる金属膜パターン３とを形成す
る。第１層目配線９は、ビアメタル８を介してシリコン
基板１の機能素子と電気的に接続される。ここまでのプ
ロセスで、金属膜パターン３の底面は膜強度の強い無機
層間絶縁膜２と接触しており、金属膜パターン３の直下
には有機層間絶縁膜は存在しない。
（金属に対する化学・機械的研磨）技術を用いて金属膜
２３を研磨して平坦化し、第１層目配線９と電極パッド
の一部となる導電膜たる金属膜パターン３とを形成す
る。第１層目配線９は、ビアメタル８を介してシリコン
基板１の機能素子と電気的に接続される。ここまでのプ
ロセスで、金属膜パターン３の底面は膜強度の強い無機
層間絶縁膜２と接触しており、金属膜パターン３の直下
には有機層間絶縁膜は存在しない。
【００４９】尚、通常のエッチバックプロセスによる平
坦化では、微細な配線用溝内またはビアホール内の金属
膜とこれに比して大面積の電極パッド用溝内の金属膜と
を同時に平坦化するのは難しいが、上記メタルＣＭＰを
用いることで容易に微細な配線用溝内またはビアホール
内の金属膜と電極パッドと同面積の金属膜とを平坦化し
て、配線及び金属膜パターンを形成することができる。
坦化では、微細な配線用溝内またはビアホール内の金属
膜とこれに比して大面積の電極パッド用溝内の金属膜と
を同時に平坦化するのは難しいが、上記メタルＣＭＰを
用いることで容易に微細な配線用溝内またはビアホール
内の金属膜と電極パッドと同面積の金属膜とを平坦化し
て、配線及び金属膜パターンを形成することができる。
【００５０】次に、図５に示すように、その上に、第１
の層間絶縁膜１４の場合と同様にして、有機絶縁膜から
なる第２の層間絶縁膜１５を形成し、パターニングして
第１層目配線９に対応する位置にビアホール２４を形成
し、その際に金属膜パターン３に対応する位置に該金属
膜パターンと同一の平面形状の溝２５を形成する。
の層間絶縁膜１４の場合と同様にして、有機絶縁膜から
なる第２の層間絶縁膜１５を形成し、パターニングして
第１層目配線９に対応する位置にビアホール２４を形成
し、その際に金属膜パターン３に対応する位置に該金属
膜パターンと同一の平面形状の溝２５を形成する。
【００５１】次に、図６に示すように、その上に、金属
膜２３の場合と同様にして、金属膜２６を形成し、ビア
ホール２４と電極パッド形成用の溝２５とを金属膜２６
で埋め込む。
膜２３の場合と同様にして、金属膜２６を形成し、ビア
ホール２４と電極パッド形成用の溝２５とを金属膜２６
で埋め込む。
【００５２】次に、図７に示すように、金属膜２３の場
合と同様にして、メタルＣＭＰ技術を用いて金属膜２６
を研磨して平坦化し、ビアメタル１０と電極パッドの一
部となる金属膜パターン４とを形成する。
合と同様にして、メタルＣＭＰ技術を用いて金属膜２６
を研磨して平坦化し、ビアメタル１０と電極パッドの一
部となる金属膜パターン４とを形成する。
【００５３】以下、有機層間絶縁膜１４における配線９
と金属膜パターン３との形成工程、及び、有機層間絶縁
膜１５におけるビアメタル１０と金属膜パターン４との
形成工程と同様な工程を繰り返すことで、図８に示すよ
うに、有機層間絶縁膜（第２の層間絶縁膜）１５上に有
機絶縁膜（第３、第４及び第５の層間絶縁膜）１６，１
７，１８を形成し、有機層間絶縁膜１６において第２層
目配線１１と金属膜パターン５とを形成し、有機層間絶
縁膜１７においてビアメタル１２と金属膜パターン６と
を形成し、有機層間絶縁膜１８において第３層目配線１
３と金属膜パターン７とを形成する。第２層目配線１１
はビアメタル１０を介して第１層目配線９と電気的に接
続されており、第３層目配線１３はビアメタル１２を介
して第２層目配線１１と電気的に接続される。
と金属膜パターン３との形成工程、及び、有機層間絶縁
膜１５におけるビアメタル１０と金属膜パターン４との
形成工程と同様な工程を繰り返すことで、図８に示すよ
うに、有機層間絶縁膜（第２の層間絶縁膜）１５上に有
機絶縁膜（第３、第４及び第５の層間絶縁膜）１６，１
７，１８を形成し、有機層間絶縁膜１６において第２層
目配線１１と金属膜パターン５とを形成し、有機層間絶
縁膜１７においてビアメタル１２と金属膜パターン６と
を形成し、有機層間絶縁膜１８において第３層目配線１
３と金属膜パターン７とを形成する。第２層目配線１１
はビアメタル１０を介して第１層目配線９と電気的に接
続されており、第３層目配線１３はビアメタル１２を介
して第２層目配線１１と電気的に接続される。
【００５４】次に、図９に示すように、その上に、絶縁
膜を形成し金属膜パターン７より少し小さいホールを開
孔する。以上のようにして得られる本実施形態の多層配
線構造では、金属膜パターン３〜７の積層体（金属柱）
により電極パッドが構成されている。この電極パッド
は、層間絶縁膜１４〜１８を膜厚方向に貫通して形成さ
れた導電部材からなり、該導電部材の側面は膜厚方向
（図９では上下方向）に延びている。
膜を形成し金属膜パターン７より少し小さいホールを開
孔する。以上のようにして得られる本実施形態の多層配
線構造では、金属膜パターン３〜７の積層体（金属柱）
により電極パッドが構成されている。この電極パッド
は、層間絶縁膜１４〜１８を膜厚方向に貫通して形成さ
れた導電部材からなり、該導電部材の側面は膜厚方向
（図９では上下方向）に延びている。
【００５５】次に、図１０に示すように、電極パッドの
最上層金属膜パターン７に対してワイヤー２０をボンデ
ィングする。ボンディングに際してボンディングヘッド
から電極パッドに印加される押圧力や引っ張り力などの
衝撃力は、金属膜パターン３〜７の積層体を介してその
最下層金属膜パターン３から最下層無機絶縁膜２へと伝
達され、有機層間絶縁膜１４〜１８には殆ど直接的な力
がかからない。
最上層金属膜パターン７に対してワイヤー２０をボンデ
ィングする。ボンディングに際してボンディングヘッド
から電極パッドに印加される押圧力や引っ張り力などの
衝撃力は、金属膜パターン３〜７の積層体を介してその
最下層金属膜パターン３から最下層無機絶縁膜２へと伝
達され、有機層間絶縁膜１４〜１８には殆ど直接的な力
がかからない。
【００５６】従って、本実施形態の多層配線構造では、
電極パッド下部に有機層間絶縁膜が存在しないため、ボ
ンディング時の押圧力は膜強度が強く密着性の良好な金
属膜パターンと無機絶縁膜とにのみかかり、かくして有
機層間絶縁膜のクラックの発生が防止される。同様に、
電極パッド下部に有機層間絶縁膜が存在しないため、ボ
ンディング時の引っ張り力は膜強度が強く密着性の良好
な金属膜パターンと無機絶縁膜とにのみかかり、かくし
て電極パッドの剥離が防止される。
電極パッド下部に有機層間絶縁膜が存在しないため、ボ
ンディング時の押圧力は膜強度が強く密着性の良好な金
属膜パターンと無機絶縁膜とにのみかかり、かくして有
機層間絶縁膜のクラックの発生が防止される。同様に、
電極パッド下部に有機層間絶縁膜が存在しないため、ボ
ンディング時の引っ張り力は膜強度が強く密着性の良好
な金属膜パターンと無機絶縁膜とにのみかかり、かくし
て電極パッドの剥離が防止される。
【００５７】図１１〜図１７は、本発明の多層配線構造
を有する半導体装置の製造方法の第２の実施の形態の製
造工程を示すための断面図である。これらの図におい
て、上記図１〜１０におけると同様の機能を有する部材
には同一の符号が付されている。
を有する半導体装置の製造方法の第２の実施の形態の製
造工程を示すための断面図である。これらの図におい
て、上記図１〜１０におけると同様の機能を有する部材
には同一の符号が付されている。
【００５８】先ず、図１１に示すように、トランジスタ
ー、ダイオード及びコンデンサーなどの各種機能素子が
作り込まれたシリコン基板１の上に、最下層無機絶縁膜
２を形成し、その上に第１の有機層間絶縁膜１４を形成
する。この第１の層間絶縁膜１４をドライエッチング技
術を用いてパターニングして第１層目配線用の溝２１と
電極パッド形成用溝２２とを形成する。そして、最下層
無機絶縁膜２にビアホール４９を形成する。
ー、ダイオード及びコンデンサーなどの各種機能素子が
作り込まれたシリコン基板１の上に、最下層無機絶縁膜
２を形成し、その上に第１の有機層間絶縁膜１４を形成
する。この第１の層間絶縁膜１４をドライエッチング技
術を用いてパターニングして第１層目配線用の溝２１と
電極パッド形成用溝２２とを形成する。そして、最下層
無機絶縁膜２にビアホール４９を形成する。
【００５９】次に、図１２に示すように、その上に金属
膜２３を形成することで、ビアホール４９、第１層目配
線用の溝２１及び電極パッド形成用溝２２を同時に埋め
込む。
膜２３を形成することで、ビアホール４９、第１層目配
線用の溝２１及び電極パッド形成用溝２２を同時に埋め
込む。
【００６０】次に、図１３に示すように、メタルＣＭＰ
を用いて金属膜２３の平坦化を行い、ビアメタル８、第
１層目配線９及び金属膜パターン３を形成する。
を用いて金属膜２３の平坦化を行い、ビアメタル８、第
１層目配線９及び金属膜パターン３を形成する。
【００６１】次に、図１４に示すように、その上に、第
２の有機層間絶縁膜１５及び第３の有機層間絶縁膜１６
を形成し、これらにビアホール２４、第２層目配線用の
溝５０及び電極パッド形成用溝５１を形成する。その上
に金属膜５２を形成することで、ビアホール２４、第２
層目配線用の溝５０及び電極パッド形成用溝５１を同時
に埋め込む。
２の有機層間絶縁膜１５及び第３の有機層間絶縁膜１６
を形成し、これらにビアホール２４、第２層目配線用の
溝５０及び電極パッド形成用溝５１を形成する。その上
に金属膜５２を形成することで、ビアホール２４、第２
層目配線用の溝５０及び電極パッド形成用溝５１を同時
に埋め込む。
【００６２】次に、図１５に示すように、メタルＣＭＰ
を用いて金属膜５２の平坦化を行い、ビアメタル１０、
第２層目配線１１及び金属膜パターン５３を形成する。
を用いて金属膜５２の平坦化を行い、ビアメタル１０、
第２層目配線１１及び金属膜パターン５３を形成する。
【００６３】以下、その上に、図１４〜図１５に関して
説明した工程と同様の工程を行うことで、図１６に示す
ように、第３の有機層間絶縁膜１７及び第４の有機層間
絶縁膜１８を形成し、これらにビアメタル１２、第３層
目配線１３及び金属膜パターン５４を形成する。
説明した工程と同様の工程を行うことで、図１６に示す
ように、第３の有機層間絶縁膜１７及び第４の有機層間
絶縁膜１８を形成し、これらにビアメタル１２、第３層
目配線１３及び金属膜パターン５４を形成する。
【００６４】次に、図１７に示すように、その上に、絶
縁膜を形成し金属膜パターン５４より少し小さいホール
を開孔する。以上のようにして得られる本実施形態の多
層配線構造では、金属膜パターン３，５３，５４の積層
体（金属柱）により電極パッドが構成されている。この
電極パッドは、層間絶縁膜１４〜１８を膜厚方向に貫通
して形成された導電部材からなり、該導電部材の側面は
膜厚方向（図１７では上下方向）に延びている。そし
て、電極パッドの最上層金属膜パターン５４に対してワ
イヤー２０をボンディングする。
縁膜を形成し金属膜パターン５４より少し小さいホール
を開孔する。以上のようにして得られる本実施形態の多
層配線構造では、金属膜パターン３，５３，５４の積層
体（金属柱）により電極パッドが構成されている。この
電極パッドは、層間絶縁膜１４〜１８を膜厚方向に貫通
して形成された導電部材からなり、該導電部材の側面は
膜厚方向（図１７では上下方向）に延びている。そし
て、電極パッドの最上層金属膜パターン５４に対してワ
イヤー２０をボンディングする。
【００６５】本実施形態の本実施形態の多層配線構造で
は、上記第１の実施形態と同様な効果が得られる。さら
に、この第２の実施形態の製造方法は、第１の実施例と
異なり、ビアホールと配線用の溝とを同時に導電性材料
で埋め込むので、工程数を大幅に削減できるという利点
がある。
は、上記第１の実施形態と同様な効果が得られる。さら
に、この第２の実施形態の製造方法は、第１の実施例と
異なり、ビアホールと配線用の溝とを同時に導電性材料
で埋め込むので、工程数を大幅に削減できるという利点
がある。
【００６６】図１８〜図２６は、本発明の多層配線構造
を有する半導体装置の製造方法の第３の実施の形態の製
造工程を示すための断面図である。これらの図におい
て、上記図１〜１７におけると同様の機能を有する部材
には同一の符号が付されている。
を有する半導体装置の製造方法の第３の実施の形態の製
造工程を示すための断面図である。これらの図におい
て、上記図１〜１７におけると同様の機能を有する部材
には同一の符号が付されている。
【００６７】先ず、図１８に示すように、トランジスタ
ー、ダイオード及びコンデンサーなどの各種機能素子が
作り込まれたシリコン基板１の上に、最下層無機絶縁膜
２を形成し、そこに形成したビアホールにビアメタル８
を充填する。
ー、ダイオード及びコンデンサーなどの各種機能素子が
作り込まれたシリコン基板１の上に、最下層無機絶縁膜
２を形成し、そこに形成したビアホールにビアメタル８
を充填する。
【００６８】次に、図１９に示すように、その上に金属
膜２３を形成する。
膜２３を形成する。
【００６９】次に、図２０に示すように、金属膜２３を
エッチング技術を用いてパターニングして第１層目配線
９と電極パッド用金属膜パターン３とを形成する。
エッチング技術を用いてパターニングして第１層目配線
９と電極パッド用金属膜パターン３とを形成する。
【００７０】次に、図２１に示すように、その上に有機
絶縁膜３０’を十分な厚さに形成する。
絶縁膜３０’を十分な厚さに形成する。
【００７１】次に、図２２に示すように、ＣＭＰ技術を
用いて有機絶縁膜３０’を平坦化して第１の有機層間絶
縁膜３０を形成する（第１層目配線９と電極パッド用金
属膜パターン３とは露出させない）。
用いて有機絶縁膜３０’を平坦化して第１の有機層間絶
縁膜３０を形成する（第１層目配線９と電極パッド用金
属膜パターン３とは露出させない）。
【００７２】次に、図２３に示すように、第１の有機層
間絶縁膜３０にビアホール２４と電極パッド用の溝２５
とを開孔する。溝２５の形成により電極パッド用金属膜
パターン３の上面が完全に露出する。
間絶縁膜３０にビアホール２４と電極パッド用の溝２５
とを開孔する。溝２５の形成により電極パッド用金属膜
パターン３の上面が完全に露出する。
【００７３】次に、図２４に示すように、その上に金属
膜２６を形成する。
膜２６を形成する。
【００７４】次に、図２５に示すように、金属膜２３を
メタルＣＭＰ技術を用いて平坦化してビアメタル１０と
電極パッド用金属膜パターン４とを形成する。
メタルＣＭＰ技術を用いて平坦化してビアメタル１０と
電極パッド用金属膜パターン４とを形成する。
【００７５】以下、その上に、図１９〜図２５に関して
説明した工程と同様の工程を適宜行うことで、図２６に
示すように、第２の有機層間絶縁膜３１及び第３の有機
層間絶縁膜１８を形成し、これらにビアメタル１２、第
２層目配線１１、第３層目配線１３、金属膜パターン
５，６，７を形成する。そして、その上に、絶縁膜を形
成し金属膜パターン７より少し小さいホールを開孔す
る。以上のようにして得られる本実施形態の多層配線構
造では、金属膜パターン３〜７の積層体（金属柱）によ
り電極パッドが構成されている。この電極パッドは、層
間絶縁膜３０，３１，１８を膜厚方向に貫通して形成さ
れた導電部材からなり、該導電部材の側面は膜厚方向
（図２６では上下方向）に延びている。そして、電極パ
ッドの最上層金属膜パターン７に対してワイヤー２０を
ボンディングする。
説明した工程と同様の工程を適宜行うことで、図２６に
示すように、第２の有機層間絶縁膜３１及び第３の有機
層間絶縁膜１８を形成し、これらにビアメタル１２、第
２層目配線１１、第３層目配線１３、金属膜パターン
５，６，７を形成する。そして、その上に、絶縁膜を形
成し金属膜パターン７より少し小さいホールを開孔す
る。以上のようにして得られる本実施形態の多層配線構
造では、金属膜パターン３〜７の積層体（金属柱）によ
り電極パッドが構成されている。この電極パッドは、層
間絶縁膜３０，３１，１８を膜厚方向に貫通して形成さ
れた導電部材からなり、該導電部材の側面は膜厚方向
（図２６では上下方向）に延びている。そして、電極パ
ッドの最上層金属膜パターン７に対してワイヤー２０を
ボンディングする。
【００７６】本実施形態の本実施形態の多層配線構造で
は、上記第１の実施形態と同様な効果が得られる。
は、上記第１の実施形態と同様な効果が得られる。
【００７７】以上の３つの実施形態では３層配線構造が
示されているが、同様にして２層または４層以上の配線
構造を製造することができることは容易に理解されるで
あろう。
示されているが、同様にして２層または４層以上の配線
構造を製造することができることは容易に理解されるで
あろう。
【００７８】
【発明の効果】以上説明したように、本発明によれば、
電極パッド下部に有機層間絶縁膜が存在しないため、ボ
ンディング時の衝撃力は膜強度が強く密着性の良好な金
属膜パターンと無機絶縁膜とにのみかかり、かくして有
機層間絶縁膜のクラックの発生や電極パッドの剥離が防
止され、耐久性が向上した電極部構造を有する多層配線
構造ならびにそのような多層配線構造をもつ半導体装置
が提供される。
電極パッド下部に有機層間絶縁膜が存在しないため、ボ
ンディング時の衝撃力は膜強度が強く密着性の良好な金
属膜パターンと無機絶縁膜とにのみかかり、かくして有
機層間絶縁膜のクラックの発生や電極パッドの剥離が防
止され、耐久性が向上した電極部構造を有する多層配線
構造ならびにそのような多層配線構造をもつ半導体装置
が提供される。
【図１】本発明の多層配線構造を有する半導体装置の製
造方法の第１の実施の形態の製造工程を示すための断面
図である。
造方法の第１の実施の形態の製造工程を示すための断面
図である。
【図２】本発明の多層配線構造を有する半導体装置の製
造方法の第１の実施の形態の製造工程を示すための断面
図である。
造方法の第１の実施の形態の製造工程を示すための断面
図である。
【図３】本発明の多層配線構造を有する半導体装置の製
造方法の第１の実施の形態の製造工程を示すための断面
図である。
造方法の第１の実施の形態の製造工程を示すための断面
図である。
【図４】本発明の多層配線構造を有する半導体装置の製
造方法の第１の実施の形態の製造工程を示すための断面
図である。
造方法の第１の実施の形態の製造工程を示すための断面
図である。
【図５】本発明の多層配線構造を有する半導体装置の製
造方法の第１の実施の形態の製造工程を示すための断面
図である。
造方法の第１の実施の形態の製造工程を示すための断面
図である。
【図６】本発明の多層配線構造を有する半導体装置の製
造方法の第１の実施の形態の製造工程を示すための断面
図である。
造方法の第１の実施の形態の製造工程を示すための断面
図である。
【図７】本発明の多層配線構造を有する半導体装置の製
造方法の第１の実施の形態の製造工程を示すための断面
図である。
造方法の第１の実施の形態の製造工程を示すための断面
図である。
【図８】本発明の多層配線構造を有する半導体装置の製
造方法の第１の実施の形態の製造工程を示すための断面
図である。
造方法の第１の実施の形態の製造工程を示すための断面
図である。
【図９】本発明の多層配線構造を有する半導体装置の製
造方法の第１の実施の形態の製造工程を示すための断面
図である。
造方法の第１の実施の形態の製造工程を示すための断面
図である。
【図１０】本発明の多層配線構造を有する半導体装置の
製造方法の第１の実施の形態の製造工程を示すための断
面図である。
製造方法の第１の実施の形態の製造工程を示すための断
面図である。
【図１１】本発明の多層配線構造を有する半導体装置の
製造方法の第２の実施の形態の製造工程を示すための断
面図である。
製造方法の第２の実施の形態の製造工程を示すための断
面図である。
【図１２】本発明の多層配線構造を有する半導体装置の
製造方法の第２の実施の形態の製造工程を示すための断
面図である。
製造方法の第２の実施の形態の製造工程を示すための断
面図である。
【図１３】本発明の多層配線構造を有する半導体装置の
製造方法の第２の実施の形態の製造工程を示すための断
面図である。
製造方法の第２の実施の形態の製造工程を示すための断
面図である。
【図１４】本発明の多層配線構造を有する半導体装置の
製造方法の第２の実施の形態の製造工程を示すための断
面図である。
製造方法の第２の実施の形態の製造工程を示すための断
面図である。
【図１５】本発明の多層配線構造を有する半導体装置の
製造方法の第２の実施の形態の製造工程を示すための断
面図である。
製造方法の第２の実施の形態の製造工程を示すための断
面図である。
【図１６】本発明の多層配線構造を有する半導体装置の
製造方法の第２の実施の形態の製造工程を示すための断
面図である。
製造方法の第２の実施の形態の製造工程を示すための断
面図である。
【図１７】本発明の多層配線構造を有する半導体装置の
製造方法の第２の実施の形態の製造工程を示すための断
面図である。
製造方法の第２の実施の形態の製造工程を示すための断
面図である。
【図１８】本発明の多層配線構造を有する半導体装置の
製造方法の第３の実施の形態の製造工程を示すための断
面図である。
製造方法の第３の実施の形態の製造工程を示すための断
面図である。
【図１９】本発明の多層配線構造を有する半導体装置の
製造方法の第３の実施の形態の製造工程を示すための断
面図である。
製造方法の第３の実施の形態の製造工程を示すための断
面図である。
【図２０】本発明の多層配線構造を有する半導体装置の
製造方法の第３の実施の形態の製造工程を示すための断
面図である。
製造方法の第３の実施の形態の製造工程を示すための断
面図である。
【図２１】本発明の多層配線構造を有する半導体装置の
製造方法の第３の実施の形態の製造工程を示すための断
面図である。
製造方法の第３の実施の形態の製造工程を示すための断
面図である。
【図２２】本発明の多層配線構造を有する半導体装置の
製造方法の第３の実施の形態の製造工程を示すための断
面図である。
製造方法の第３の実施の形態の製造工程を示すための断
面図である。
【図２３】本発明の多層配線構造を有する半導体装置の
製造方法の第３の実施の形態の製造工程を示すための断
面図である。
製造方法の第３の実施の形態の製造工程を示すための断
面図である。
【図２４】本発明の多層配線構造を有する半導体装置の
製造方法の第３の実施の形態の製造工程を示すための断
面図である。
製造方法の第３の実施の形態の製造工程を示すための断
面図である。
【図２５】本発明の多層配線構造を有する半導体装置の
製造方法の第３の実施の形態の製造工程を示すための断
面図である。
製造方法の第３の実施の形態の製造工程を示すための断
面図である。
【図２６】本発明の多層配線構造を有する半導体装置の
製造方法の第３の実施の形態の製造工程を示すための断
面図である。
製造方法の第３の実施の形態の製造工程を示すための断
面図である。
【図２７】従来の多層配線構造の第１の例の製造方法を
示す断面図である。
示す断面図である。
【図２８】従来の多層配線構造の第１の例の製造方法を
示す断面図である。
示す断面図である。
【図２９】従来の多層配線構造の第１の例の製造方法を
示す断面図である。
示す断面図である。
【図３０】従来の多層配線構造の第１の例の製造方法を
示す断面図である。
示す断面図である。
【図３１】従来の多層配線構造の第２の例の製造方法を
示す断面図である。
示す断面図である。
【図３２】従来の多層配線構造の第２の例の製造方法を
示す断面図である。
示す断面図である。
【図３３】従来の多層配線構造の第２の例の製造方法を
示す断面図である。
示す断面図である。
【図３４】従来の多層配線構造の第２の例の製造方法を
示す断面図である。
示す断面図である。
【図３５】従来の多層配線構造の第２の例の製造方法を
示す断面図である。
示す断面図である。
【図３６】従来の多層配線構造の第２の例の製造方法を
示す断面図である。
示す断面図である。
【図３７】従来の多層配線構造の第２の例の製造方法を
示す断面図である。
示す断面図である。
１ シリコン基板 ２ 無機最下層絶縁膜 ３，４，５，６，７ 金属膜パターン ８，１０，１２ ビアメタル ９，１１，１３ 配線 １４，１５，１６，１７，１８ 有機層間絶縁膜 ２０ ボンディングワイヤー ２１，２２，２５ 溝 ２３，２６ 金属膜 ２４ ビアホール
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 21/3205 - 21/3213 H01L 21/768
Claims (26)
- 【請求項１】 基板上に最下層絶縁膜を介して複数の配
線層が形成されており、該複数の配線層の隣接するもの
どうしを互いに絶縁するように層間絶縁膜が形成されて
おり、外部との電気的接続のため前記複数の配線層のう
ちの少なくとも１つの配線と接続された電極パッドを備
えており、前記電極パッドは前記層間絶縁膜を膜厚方向
に貫通して形成された導電部材からなり、該導電部材の
側面は前記膜厚方向に延びており、前記最下層絶縁膜は
無機絶縁膜からなる多層配線構造を製造する方法であっ
て、 基板上に形成された最下層絶縁膜の上に、複数の配線層
をそれらの隣接するものどうしを互いに絶縁するように
層間絶縁膜を介在させながら形成する際に、 （ａ）前記層間絶縁膜に前記電極パッドに対応する形状
の開口を形成し、該開口内を導電性材料で埋めて導電膜
パターンを形成するか、または （ｂ）前記電極パッドに対応する形状の導電膜パターン
を形成し、該導電膜パターンの周囲を前記層間絶縁膜で
埋める成膜工程を複数回行うことで前記導電膜パターン
を複数層に形成し、該複数層の導電膜パターンの積層体
として前記電極パッドを形成し、前記配線層の形成を複
数層の前記導電膜パターンのうちのいずれかの形成と同
時に行うことを特徴とする、多層配線構造の製造方法。 - 【請求項２】 前記層間絶縁膜は有機絶縁膜からなるこ
とを特徴とする、請求項１に記載の多層配線構造の製造
方法。 - 【請求項３】 前記電極パッドは同等の形状の導電膜の
積層体からなることを特徴とする、請求項１〜２のいず
れかに記載の多層配線構造の製造方法。 - 【請求項４】 前記層間絶縁膜には互いに隣接する２つ
の配線層の配線どうしを接続する導電路が形成されてい
ることを特徴とする、請求項１〜３のいずれかに記載の
多層配線構造の製造方法。 - 【請求項５】 前記導電路の径は前記電極パッドの径よ
り小さいことを特徴とする、請求項４に記載の多層配線
構造の製造方法。 - 【請求項６】 前記基板は半導体基板であることを特徴
とする、請求項１〜５のいずれかに記載の多層配線構造
の製造方法。 - 【請求項７】 前記成膜工程のいずれかにおいて、層間
絶縁膜を２層に形成し、そのうちの一方に前記導電膜パ
ターンの形成と同時に前記配線層をも形成することを特
徴とする、請求項１〜６のいずれかに記載の多層配線構
造の製造方法。 - 【請求項８】 前記成膜工程のいずれかにおいて、導電
膜パターンを２層に形成し、そのうちの一方の形成と同
時に前記配線層をも形成することを特徴とする、請求項
１〜６のいずれかに記載の多層配線構造の製造方法。 - 【請求項９】 前記導電膜パターンの形成に際して、化
学・機械的研磨を用いて表面の平坦化を行うことを特徴
とする、請求項１〜８のいずれかに記載の多層配線構造
の製造方法。 - 【請求項１０】 前記層間絶縁膜の形成に際して、化学
・機械的研磨を用いて表面の平坦化を行うことを特徴と
する、請求項１〜９のいずれかに記載の多層配線構造の
製造方法。 - 【請求項１１】 前記層間絶縁膜の少なくとも１つに前
記開口を形成する際にビアホールを形成し、前記導電膜
パターンを形成する際に前記ビアホールをも導電性材料
で埋めて、当該層間絶縁膜に隣接する２つの配線層の配
線どうしを接続する導電路を形成することを特徴とす
る、請求項１〜１０のいずれかに記載の多層配線構造の
製造方法。 - 【請求項１２】 基板上に最下層絶縁膜を介して複数の
配線層が形成されており、該複数の配線層の隣接するも
のどうしを互いに絶縁するように層間絶縁膜が形成され
ており、外部との電気的接続のため前記複数の配線層の
うちの少なくとも１つの配線と接続された電極パッドを
備えており、前記電極パッドは前記層間絶縁膜を膜厚方
向に貫通して形成された導電部材からなり、該導電部材
の側面は前記膜厚方向に延びており、前記最下層絶縁膜
は無機絶縁膜からなり、前記基板は半導体基板である多
層配線構造を備えており、前記半導体基板には機能素子
が作り込まれており、前記複数の配線層のうちの少なく
とも１つの配線は前記最下層絶縁膜を貫通して延びてい
る導電経路を介して前記機能素子と接続されている半導
体装置を製造する方法であって、 機能素子が作り込まれた半導体基板上に最下層絶縁膜を
形成し、その上に複数の配線層をそれらの隣接するもの
どうしを互いに絶縁するように層間絶縁膜を介在させな
がら形成する際に、 （ａ）前記層間絶縁膜に前記電極パッドに対応する形状
の開口を形成し、該開口内を導電性材料で埋めて導電膜
パターンを形成するか、または （ｂ）前記電極パッドに対応する形状の導電膜パターン
を形成し、該導電膜パターンの周囲を前記層間絶縁膜で
埋める成膜工程を複数回行うことで前記導電膜パターン
を複数層に形成し、該複数層の導電膜パターンの積層体
として前記電極パッドを形成し、前記配線層の形成を複
数層の前記導電膜パターンのうちのいずれかの形成と同
時に行い、 その際に、前記複数の配線層のうちの少なくとも１つの
配線と前記機能素子の少なくとも１つとを接続する導電
経路を形成すべく、当該配線層より下方の前記層間絶縁
膜に形成したビアホールに前記導電膜パターンの形成と
同時に導電膜を形成し、前記最下層絶縁膜に形成したビ
アホールに導電膜を形成して、これら導電膜と前記当該
配線層より下方の配線層の配線とを介して前記導電経路
を形成することを特徴とする、半導体装置の製造方法。 - 【請求項１３】 前記層間絶縁膜は有機絶縁膜からなる
ことを特徴とする、請求項１２に記載の半導体装置の製
造方法。 - 【請求項１４】 前記電極パッドは同等の形状の導電膜
の積層体からなることを特徴とする、請求項１２〜１３
のいずれかに記載の半導体装置の製造方法。 - 【請求項１５】 前記層間絶縁膜には互いに隣接する２
つの配線層の配線どうしを接続する導電路が形成されて
いることを特徴とする、請求項１２〜１４のいずれかに
記載の半導体装置の製造方法。 - 【請求項１６】 前記導電路の径は前記電極パッドの径
より小さいことを特徴とする、請求項１５に記載の半導
体装置の製造方法。 - 【請求項１７】 前記成膜工程のいずれかにおいて、層
間絶縁膜を２層に形成し、そのうちの一方に前記導電膜
パターンの形成と同時に前記配線層をも形成することを
特徴とする、請求項１２〜１６のいずれかに記載の半導
体装置の製造方法。 - 【請求項１８】 前記成膜工程のいずれかにおいて、導
電膜パターンを２層に形成し、そのうちの一方の形成と
同時に前記配線層をも形成することを特徴とする、請求
項１２〜１６のいずれかに記載の半導体装置の製造方
法。 - 【請求項１９】 前記導電膜パターンの形成に際して、
化学・機械的研磨を用いて表面の平坦化を行うことを特
徴とする、請求項１２〜１８のいずれかに記載の半導体
装置の製造方法。 - 【請求項２０】 前記層間絶縁膜の形成に際して、化学
・機械的研磨を用いて表面の平坦化を行うことを特徴と
する、請求項１２〜１９のいずれかに記載の半導体装置
の製造方法。 - 【請求項２１】 基板上に最下層絶縁膜を介して複数の
配線層が形成されており、該複数の配線層の隣接するも
のどうしを互いに絶縁するように層間絶縁膜が形成され
ており、外部との電気的接続のため前記複数の配線層の
うちの少なくとも１つの配線と接続された電極パッドを
備えている多層配線構造であって、 前記複数の配線層は３層以上の配線層であり、前記配線
層及び前記層間絶縁膜はいずれも平坦化されており、 前記電極パッドは前記層間絶縁膜を膜厚方向に貫通して
形成された導電部材からなり、該導電部材の側面は前記
膜厚方向に延びており、該導電部材は同等の形状の導電
膜の積層体からなり、該導電膜のそれぞれは平坦化され
ており、 前記複数の配線層のそれぞれの平坦化された表面は前記
導電膜のうちのいずれかの平坦化された表面と同一平坦
面上に位置しており、しかも、前記層間絶縁膜の上面及
び下面のうちの少なくとも一方は前記配線層及び前記導
電膜の上面または下面と同一平坦面上に位置しており、 前記最下層絶縁膜は無機絶縁膜からなることを特徴とす
る、多層配線構造。 - 【請求項２２】 前記層間絶縁膜は有機絶縁膜からなる
ことを特徴とする、請求項２１に記載の多層配線構造。 - 【請求項２３】 前記層間絶縁膜には互いに隣接する２
つの配線層の配線どうしを接続する導電路が形成されて
いることを特徴とする、請求項２１〜２２のいずれかに
記載の多層配線構造。 - 【請求項２４】 前記導電路の径は前記電極パッドの径
より小さいことを特徴とする、請求項２３に記載の多層
配線構造。 - 【請求項２５】 前記基板は半導体基板であることを特
徴とする、請求項２１〜２４のいずれかに記載の多層配
線構造。 - 【請求項２６】 請求項２５の多層配線構造を備えてお
り、前記半導体基板には機能素子が作り込まれており、
前記複数の配線層のうちの少なくとも１つの配線は前記
最下層絶縁膜を貫通して延びている導電経路を介して前
記機能素子と接続されていることを特徴とする、半導体
装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10144715A JP3121311B2 (ja) | 1998-05-26 | 1998-05-26 | 多層配線構造及びそれを有する半導体装置並びにそれらの製造方法 |
| US09/315,825 US6163075A (en) | 1998-05-26 | 1999-05-21 | Multilayer wiring structure and semiconductor device having the same, and manufacturing method therefor |
| US09/637,255 US6346471B1 (en) | 1998-05-26 | 2000-08-11 | Multilayer wiring structure and semiconductor device having the same, and manufacturing method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10144715A JP3121311B2 (ja) | 1998-05-26 | 1998-05-26 | 多層配線構造及びそれを有する半導体装置並びにそれらの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11340319A JPH11340319A (ja) | 1999-12-10 |
| JP3121311B2 true JP3121311B2 (ja) | 2000-12-25 |
Family
ID=15368624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10144715A Expired - Fee Related JP3121311B2 (ja) | 1998-05-26 | 1998-05-26 | 多層配線構造及びそれを有する半導体装置並びにそれらの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6163075A (ja) |
| JP (1) | JP3121311B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102006540B1 (ko) * | 2017-08-14 | 2019-08-01 | 김태순 | 기능성 꽃대 삽입관 |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3121311B2 (ja) * | 1998-05-26 | 2000-12-25 | 日本電気株式会社 | 多層配線構造及びそれを有する半導体装置並びにそれらの製造方法 |
| US6965165B2 (en) | 1998-12-21 | 2005-11-15 | Mou-Shiung Lin | Top layers of metal for high performance IC's |
| US7381642B2 (en) | 2004-09-23 | 2008-06-03 | Megica Corporation | Top layers of metal for integrated circuits |
| US7405149B1 (en) * | 1998-12-21 | 2008-07-29 | Megica Corporation | Post passivation method for semiconductor chip or wafer |
| US6936531B2 (en) | 1998-12-21 | 2005-08-30 | Megic Corporation | Process of fabricating a chip structure |
| JP2000332016A (ja) * | 1999-05-19 | 2000-11-30 | Nec Corp | 半導体装置および半導体製造方法 |
| US6551916B2 (en) * | 1999-06-08 | 2003-04-22 | Winbond Electronics Corp. | Bond-pad with pad edge strengthening structure |
| JP2001118927A (ja) * | 1999-10-22 | 2001-04-27 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6495917B1 (en) * | 2000-03-17 | 2002-12-17 | International Business Machines Corporation | Method and structure of column interconnect |
| US6610592B1 (en) * | 2000-04-24 | 2003-08-26 | Taiwan Semiconductor Manufacturing Company | Method for integrating low-K materials in semiconductor fabrication |
| JP2002016065A (ja) * | 2000-06-29 | 2002-01-18 | Toshiba Corp | 半導体装置 |
| US7759803B2 (en) * | 2001-07-25 | 2010-07-20 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US7932603B2 (en) | 2001-12-13 | 2011-04-26 | Megica Corporation | Chip structure and process for forming the same |
| US6715663B2 (en) * | 2002-01-16 | 2004-04-06 | Intel Corporation | Wire-bond process flow for copper metal-six, structures achieved thereby, and testing method |
| JP2003218114A (ja) * | 2002-01-22 | 2003-07-31 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6650010B2 (en) * | 2002-02-15 | 2003-11-18 | International Business Machines Corporation | Unique feature design enabling structural integrity for advanced low K semiconductor chips |
| TWI300971B (en) * | 2002-04-12 | 2008-09-11 | Hitachi Ltd | Semiconductor device |
| JP2004095916A (ja) * | 2002-08-30 | 2004-03-25 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US7692315B2 (en) | 2002-08-30 | 2010-04-06 | Fujitsu Microelectronics Limited | Semiconductor device and method for manufacturing the same |
| TWI220565B (en) | 2003-02-26 | 2004-08-21 | Realtek Semiconductor Corp | Structure of IC bond pad and its formation method |
| JP2004356453A (ja) | 2003-05-30 | 2004-12-16 | Trecenti Technologies Inc | 半導体装置およびその製造方法 |
| US6969952B2 (en) * | 2003-08-01 | 2005-11-29 | Hewlett-Packard Development Company, L.P. | System and method for automatically routing power for an integrated circuit |
| JP2005085939A (ja) | 2003-09-08 | 2005-03-31 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US7081679B2 (en) * | 2003-12-10 | 2006-07-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and method for reinforcing a bond pad on a chip |
| US7629689B2 (en) * | 2004-01-22 | 2009-12-08 | Kawasaki Microelectronics, Inc. | Semiconductor integrated circuit having connection pads over active elements |
| JP4913329B2 (ja) * | 2004-02-09 | 2012-04-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2005268748A (ja) * | 2004-02-18 | 2005-09-29 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| JP5141550B2 (ja) * | 2006-03-08 | 2013-02-13 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| KR100871551B1 (ko) * | 2007-11-06 | 2008-12-01 | 주식회사 동부하이텍 | 반도체 소자 및 그 제조방법 |
| US8502335B2 (en) | 2009-07-29 | 2013-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | CMOS image sensor big via bonding pad application for AlCu Process |
| US8344471B2 (en) | 2009-07-29 | 2013-01-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | CMOS image sensor big via bonding pad application for AICu process |
| JP5168265B2 (ja) * | 2009-11-02 | 2013-03-21 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP5582879B2 (ja) * | 2010-06-09 | 2014-09-03 | 株式会社東芝 | 半導体装置及びその製造方法 |
| TWI423492B (zh) * | 2010-12-03 | 2014-01-11 | Univ Nat Taiwan Science Tech | 有機薄膜電晶體及其製造方法 |
| KR102009321B1 (ko) * | 2012-04-16 | 2019-08-12 | 엘지디스플레이 주식회사 | 표시장치용 터치 스크린 패널 및 그 제조방법 |
| JP6068326B2 (ja) * | 2013-12-27 | 2017-01-25 | 日本電信電話株式会社 | 多層配線用パッド構造の製造方法 |
| US9263379B2 (en) | 2013-12-31 | 2016-02-16 | Freescale Semiconductor, Inc. | IC package with metal interconnect structure implemented between metal layers of die and interposer |
| TWI504320B (zh) | 2014-06-17 | 2015-10-11 | 矽品精密工業股份有限公司 | 線路結構及其製法 |
| JP6862983B2 (ja) * | 2017-03-23 | 2021-04-21 | 住友電気工業株式会社 | 半導体光素子及びその製造方法 |
| CN111106084B (zh) * | 2018-10-25 | 2021-08-10 | 株洲中车时代半导体有限公司 | 用于引线键合的衬底金属层结构及功率半导体器件 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4944836A (en) | 1985-10-28 | 1990-07-31 | International Business Machines Corporation | Chem-mech polishing method for producing coplanar metal/insulator films on a substrate |
| JPS63148646A (ja) * | 1986-12-12 | 1988-06-21 | Toshiba Corp | 半導体装置 |
| JPH0691126B2 (ja) * | 1987-06-11 | 1994-11-14 | 日本電気株式会社 | 半導体装置 |
| JPH02231735A (ja) * | 1989-03-03 | 1990-09-13 | Nec Corp | 半導体装置 |
| JPH02285638A (ja) * | 1989-04-27 | 1990-11-22 | Toshiba Corp | 半導体装置 |
| JPH04253337A (ja) * | 1991-01-28 | 1992-09-09 | Mitsubishi Electric Corp | 半導体装置 |
| US5175609A (en) * | 1991-04-10 | 1992-12-29 | International Business Machines Corporation | Structure and method for corrosion and stress-resistant interconnecting metallurgy |
| JPH05183007A (ja) | 1991-10-29 | 1993-07-23 | Nec Corp | 半導体基板等のパッド構造 |
| JP2800525B2 (ja) * | 1992-02-24 | 1998-09-21 | 日本電気株式会社 | 半導体装置 |
| US5567981A (en) * | 1993-03-31 | 1996-10-22 | Intel Corporation | Bonding pad structure having an interposed rigid layer |
| JPH08293523A (ja) * | 1995-02-21 | 1996-11-05 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| US5886410A (en) * | 1996-06-26 | 1999-03-23 | Intel Corporation | Interconnect structure with hard mask and low dielectric constant materials |
| US5700735A (en) * | 1996-08-22 | 1997-12-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming bond pad structure for the via plug process |
| JP3121311B2 (ja) * | 1998-05-26 | 2000-12-25 | 日本電気株式会社 | 多層配線構造及びそれを有する半導体装置並びにそれらの製造方法 |
-
1998
- 1998-05-26 JP JP10144715A patent/JP3121311B2/ja not_active Expired - Fee Related
-
1999
- 1999-05-21 US US09/315,825 patent/US6163075A/en not_active Expired - Fee Related
-
2000
- 2000-08-11 US US09/637,255 patent/US6346471B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102006540B1 (ko) * | 2017-08-14 | 2019-08-01 | 김태순 | 기능성 꽃대 삽입관 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6163075A (en) | 2000-12-19 |
| JPH11340319A (ja) | 1999-12-10 |
| US6346471B1 (en) | 2002-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3121311B2 (ja) | 多層配線構造及びそれを有する半導体装置並びにそれらの製造方法 | |
| US7067928B2 (en) | Method of forming a bonding pad structure | |
| JP4136053B2 (ja) | 多層パッドを具備した半導体素子及びその製造方法 | |
| KR100276191B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| TWI427700B (zh) | 三維積層構造之半導體裝置之製造方法 | |
| US6897570B2 (en) | Semiconductor device and method of manufacturing same | |
| US7397127B2 (en) | Bonding and probing pad structures | |
| US6455943B1 (en) | Bonding pad structure of semiconductor device having improved bondability | |
| US9786601B2 (en) | Semiconductor device having wires | |
| WO2010035377A1 (ja) | 半導体装置及びその製造方法 | |
| JP2001267323A (ja) | 半導体装置及びその製造方法 | |
| WO2006080337A1 (ja) | 半導体装置およびその製造方法と、積層型半導体集積回路 | |
| JP3727818B2 (ja) | 半導体装置の配線構造及びその形成方法 | |
| KR100284738B1 (ko) | 다층금속배선을갖는반도체소자의패드및그제조방법 | |
| US7777340B2 (en) | Semiconductor device | |
| US20220157752A1 (en) | Electronic circuit for a hybrid molecular bonding | |
| TW200832656A (en) | Buried electronic device structure and methods for forming the same | |
| KR19990052264A (ko) | 다층 패드를 구비한 반도체 소자 및 그 제조방법 | |
| JP2002164381A (ja) | 半導体装置及びその製造方法 | |
| JPH02161755A (ja) | 半導体装置 | |
| JPH0621235A (ja) | 半導体装置 | |
| JP2003347338A (ja) | 半導体装置 | |
| JP2000208554A (ja) | 半導体装置およびその製造方法 | |
| JPH07202066A (ja) | 半導体の実装構造 | |
| JPH0583180B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |