JPH02285638A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02285638A
JPH02285638A JP1105912A JP10591289A JPH02285638A JP H02285638 A JPH02285638 A JP H02285638A JP 1105912 A JP1105912 A JP 1105912A JP 10591289 A JP10591289 A JP 10591289A JP H02285638 A JPH02285638 A JP H02285638A
Authority
JP
Japan
Prior art keywords
film
layer
polysilicon
bonding pad
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1105912A
Other languages
English (en)
Inventor
Seiichi Mori
誠一 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1105912A priority Critical patent/JPH02285638A/ja
Priority to US07/513,973 priority patent/US5036383A/en
Priority to DE69033229T priority patent/DE69033229T2/de
Priority to EP90107998A priority patent/EP0395072B1/en
Priority to KR1019900005982A priority patent/KR930010981B1/ko
Publication of JPH02285638A publication Critical patent/JPH02285638A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は半導体装置に係り、特にボンディングパッドの
構造に関するものである。
（従来の技術） 一般に、半導体基板内に形成された素子の電気的特性を
外部に取り出すため、素子同士を結線している電極配線
に金属線をボンディングさせる部分をボンディングパッ
ドと称す。
以下図面を参照してボンディングパッドの構造を説明す
る。
第２図は従来のボンディングパッドの構造を示す断面図
である。
第２図に示すようにＳｉ基板（２０１）上に形成された
絶縁酸化膜（フィールド酸化膜）　（２０２）の上にボ
ンディングパッドを形成する。
ボンディングパッドは通常配線構造と同じであるためバ
リアメタル層（２０３）及び金属電極（２０４）により
構成され、そのまわりにパッシベーション膜（２０５）
が形成されている。このボンディングパッドにワイヤー
（２０’Ｂ）をボンディングする。この場合バリアメタ
ル層（２０３＞には例えばＴｉ層を用い金属電極（２０
４）にはＡ４またはＡＡ金合金Ａ４Ｓｉ−Ｃｕ等）を用
いる。
しかしながら上記のような構造ではボンディングパッド
（２０３，２０４）とシリコン基板（２０１＞との間に
存在する絶縁酸化膜（２０２）の機械的強度不足のため
ワイヤーボンディングの際この絶縁酸化膜（２０２）に
クラック（２０７）が生じ半導体装置を動作させるため
ボンディングパッドに外部より電圧を印加した際ボンデ
ィングパッド（２０３，２０４）　トシ’）コン基板（
２０１）との間にリーク電流が生じる恐れがあった。
（発明が解決しようとする課題） 上記のような従来の半導体装置のボンディングパッド構
造ではボンディングパッドと半導体基板との間に存在す
る膜の機械的強度が低いためワイヤーボンディングの際
クラックが発生することによりリーク電流が発生し半導
体装置の信頼性が低下するという問題があった。
本発明は上述した問題を考慮してなされたものでその目
的はボンディングパッド部の電気的耐圧性を向上させ信
頼性の高い半導体装置を提供することにある。
［発明の構成］ （課題を解決するための手段） 上記目的を達成するために本発明は請求項第１記載の半
導体装置においては、 半導体基板と、この半導体基板上に形成されたポリシリ
コン膜と、 このポリシリコン膜上に形成された酸化膜及び窒化膜に
より構成される複合膜と、 この複合膜上に形成されたアルミニウム及びアルミニウ
ム合金のうちどちらか一方より構成され金属電極層と、
を有する。
又、本発明は請求項第２記載の半導体装置においては、 半導体基板と、この半導体基板上に形成された酸化膜及
び窒化膜により構成される複合膜と、この複合膜上に形
成されたポリシリコン膜、高融点金属層及び高融点金属
シリサイド層のうちいずれか一つよりなる層と、 このポリシリコン膜、高融点金属層及び高融点金属シリ
サイド層のうちいずれか一つよりなる層上に形成され、
ボンディングパッドとして用いられる金属電極層と、を
有する。
（作　用） 本発明のボンディングパッドの構造では、半導体基板と
、金属電極層との間に酸化膜及び窒化膜により構成され
る電気的耐圧性の高い硬質の複合膜と、軟質のポリシリ
コン膜を設けることにより機械的強度が向上される。
（実施例） 以下図面を参照して本発明の実施例を詳細に説明する。
第１図（ａ）は本発明の第１の実施例によるボンディン
グパッド部の構造を示す断面図である。
第１図に示すように、本発明の第１の実施例のボンディ
ングパッド部は、例えばＥＦＲＯＭ（Ｅｌｅｃｔｒｉｃ
ａｌｌｙ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｒｅａｄ　０ｎ
ｌｙ　Ｍｅｍｏｒｙ：電気的にプログラム可能な読み出
し専用メモリ）のような２層ゲート構造デバイスの場合
であり、シリコン基板（１０１）の上に絶縁酸化膜（フ
ィールド酸化膜）　（１０２）が例えば５０００人程度
形成されており、その上部にＥＰＲＯＭのフローティン
グゲート（第１層のゲート材料）に用いられるポリシリ
コン膜（１０３）が例えば２０００人程度形成されてい
る。
さらにその上部にポリシリコン層間膜として酸化膜−窒
化膜一酸化膜（Ｏｘｉｄｅ　−Ｎ　１ｔｒｉｄｅ　−Ｏ
ｘｉｄｅ）の３層絶縁膜（以下ＯＮＯ絶縁膜と称す’）
　（１０４）があり、その上部にＥＦＲＯＭのコントロ
ールゲート（第２層のゲート材料）として用いられるポ
リシリコン（１０５２）及びＭ　ｏ　Ｓ　ｉ膜（１０５
２）とからなるポリサイド膜（１０５）が５０００人形
成されている。
このポリサイド膜（１０５）上にコンタクトホールを設
けＴｉからなるバリアメタル層（１０Ｂ）が５００人程
変形成され。さらに八４からなる金属電極層（１０７）
が８０００人程度形成された２層金属配線構造となって
いる。ボンディングパッドは、このバリアメタル層（１
０［ｉ）及び金属電極層（１０７）により構成される。
このボンディングバッドヲトリ囲むように層間絶縁膜（
１０ｇ）　、パッシベーション膜（１０９）が設けられ
ており、このボンディングパッドにワイヤー（１２０）
が接続されている。層間絶縁膜（１０８）には例えばＰ
ＳＧ膜又はＢＰＳＧ膜等が用いられパッシベーション膜
（１０９）にはＰＳＧ膜又はＳｉＮ膜が用いられている
。
この実施例のボンディングパッド構造によれば２層のポ
リシリコン層（１０３，１０５＋　）間に用いたＯＮＯ
絶縁膜（１０４）は硬質の膜であり、軟質のポリシリコ
ン膜と組み合わせることによってボンディングパッド（
１０６，１０７）と基板（１０１）間の機械的強度をよ
り高めることができこれによりクラックが発生する危険
性を抑えリーク電流を防止できる。
また、ＯＮＯ絶縁膜（１０４）は極めて絶縁耐圧の高い
膜であり、たとえクラックが下地の酸化膜に発生しても
ＯＮＯ膜（１０４）にはクラックが入らなければＯＮＯ
絶縁膜（１０４）で絶縁性を確保できる。
よって信頼性の高い半導体装置が得られる。
また、ボンディングパッド（１０６，１０７）の下に２
層のポリシリコン層（１０３，１０５＋　）を積層する
ことにより膜厚を厚くし機械的強度を増してワイヤーボ
ンディング時のクラックの発生を防止するとともにクラ
ックへの水分や可動イオン等の不純物の侵入を防止する
ことができる。
また第１図（ｂ）は、本発明節２の実施例によるボンデ
ィングパッド部の構造を示す断面図である。
第１図（ｂ）に示すように、本発明節２の実施例による
ボンディングパッド部は、第１の実施例のボンディング
パッド部の機械的強度をさらに増大させたもので、シリ
コン基板（１０１）上に順次積層された絶縁酸化膜（フ
ィールド酸化膜）　（１０２）。
ポリシリコン膜（１０３）　、　ＯＮ　Ｏ絶縁膜（１０
４）　。
Ｍ　ｏ　Ｓ　ｉポリサイド膜（１０５）までは第１の実
施例における構造と同様であり、さらにその上部にＰＳ
Ｇ膜又はＢＰＳＧ膜からなる層間絶縁膜（１０８）が形
成されている。この層間絶縁膜（１０ｇ）の上部に第３
層の材料として例えばポリシリコン層（１１０）が１０
００人程度形成されその上にＴｉからなるバリアメタル
層（１０Ｂ＞及びＡＪからなる金属電極層（１０７）の
２層金属配線層が形成された構造となっている。
本発明の第２の実施例では第１の実施例と同様に２層の
軟質のポリシリコン層（１０３，１０５＋　）間に用い
た硬質のＯＮＯ絶縁膜（１０４）の組み合わせによりボ
ンディングパッド（ｌＯＥｉ、１０７）と基板（１０１
）間の機械的強度を高めることができ、クラック発生の
危険性を抑えリーク電流を防止できる。また、電気的耐
圧性の高い膜であるＯＮＯ絶縁膜（１０４）により、絶
縁性を確保できる。よって信頼性の高い半導体装置が得
られる。
また、ボンディングパッドの下に２層のポリシリコン層
（１０３，１０５＋　）の積層と、さらに層間絶縁膜（
１０８）と、この上部のポリシリコン層（１１０）とが
設けられていることにより、膜厚をより厚くし、機械的
強度を、より高めることができ、ワイヤボンディング時
のクラックの発生を防止することができる。
ここで本発明節１．第２の実施例及び従来例において超
音波ボンディングを行なった際のボンディングパッドと
半導体基板との間に存在する膜におけるクラック発生頻
度及びボンディングパッドに電圧を印加した際、ボンデ
ィングパッドと半導体基板との間で生じる電気的リーク
の発生頻度の相対比較を第３図に示す。
縦軸はクラック発生及び電気的リーク発生の頻度を示し
ており従来例をともに１とする。第１の実施例の場合、
クラック発生頻度は約０．５となり従来例の半分に減り
、電気的リーク発生頻度は０である。第２の実施例の場
合では、クラック発生頻度及び電気的リーク発生頻度と
もにＯとなっている。
このことより本発明の実施例によると従来例に比ベボン
ディングバソド部の電気的耐圧性が高くなることがわか
る。特に第２の実施例では、より電気的耐圧性が高くな
ることがわかる。この第２の実施例によるボンディング
パッド構造では前記第１の実施例に比べ層間絶縁膜（１
１０）と、第３層の材料ポリシリコン膜（１１１）が設
けられているこにより膜厚が増し、より電気的耐圧性を
高められ、信頼性の高い半導体装置を得ることができる
。
尚、上記第１．第２の実施例はＥＰＲＯＭを例にとって
説明しているが、他の半導体装置でも同様である。また
前述の実施例では第１層、第２層ゲート材料及び第３層
の材料がポリシリコン又はポリサイドの場合について示
したが本発明はこれに限定されないことは言うまでもな
い。さらに第１層、第２層、第３層の材料がポリサイド
構造のように２種類以上の層の積層構造になっていても
良いことも言うまでもない。また２層ゲート間の絶縁膜
として実施例においては、ＯＮＯ膜を用いているが他の
組合わせ、例えばＮＯや０ＮＯＮ等でも上記実施例同様
の効果を得ることができる。
［発明の効果］ 以上詳述したように本発明のボンディングパッド構造に
よればボンディングパッドと基板との電気的耐圧性を高
め信頼性の高い半導体装置を得ることができる。
【図面の簡単な説明】
第１図（ａ）は本発明の第１の実施例におけるボンディ
ングパッド部の構造を示す断面図、第１図（ｂ）は本発
明の第２の実施例におけるボンディングパッド部の構造
を示す断面図、第２図は本発明第１．第２の実施例及び
従来例において超音波ボンディングを行なった際のクラ
ック発生頻度及び電気的リーク発生頻度の相対比較図、 第３図は従来のボンディングパッドの構造を示す断面図
である。 １０１．２０１・・・シリコン基板、 １０２．２０２・・・フィールド酸化膜、１０３・・・
ポリシリコン膜（第１層のゲート材料）、１０４・・・
ＯＮＯ絶縁膜、 １０５１・・・ポリシリコン膜、 １０５２・・・Ｍ　ｏ　Ｓ　ｉ膜（第２層のゲート材料
）、１０８．２０３・・・バリアメタル層、１０７．２
０４・・・金属電極層、 １０８・・・層間絶縁膜、 １０９．２０５・・・パッシベーション膜、１１０・・
・ポリシリコン膜（第３層の材料）、１２０．２０６・
・・ボンディングワイヤー出願代理人　則近憲佑 同　ｌ　　竹花喜久男 ν庭丁産４１．・４乙 （ト　　００　哨り寸　ｒｅ）Ｎ ＯＯ（）（）Ｏ（）Ｏ

Claims (2)

    【特許請求の範囲】
  1. （１）半導体基板と、この半導体基板上に形成されたポ
    リシリコン膜と、 このポリシリコン膜上に形成された酸化膜及び窒化膜に
    より構成される複合膜と、 この複合膜上に形成され、ボンディングパッドとして用
    いられる金属電極層と、を具備することを特徴とする半
    導体装置。
  2. （２）半導体基板と、この半導体基板上に形成された酸
    化膜及び窒化膜により構成される複合膜と、この複合膜
    上に形成されたポリシリコン膜、高融点金属層及び高融
    点金属シリサイド層のうちいずれか一つよりなる層と、 このポリシリコン膜、高融点金属層及び高融点金属シリ
    サイド層のうちいずれか一つよりなる層上に形成され、
    ボンディングパッドとして用いられる金属電極層と、を
    具備することを特徴とする半導体装置。
JP1105912A 1989-04-27 1989-04-27 半導体装置 Pending JPH02285638A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1105912A JPH02285638A (ja) 1989-04-27 1989-04-27 半導体装置
US07/513,973 US5036383A (en) 1989-04-27 1990-04-24 Semiconductor device having an improved bonding pad
DE69033229T DE69033229T2 (de) 1989-04-27 1990-04-26 Anschlussfläche für Halbleiteranordnung
EP90107998A EP0395072B1 (en) 1989-04-27 1990-04-26 Bonding pad used in semiconductor device
KR1019900005982A KR930010981B1 (ko) 1989-04-27 1990-04-27 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1105912A JPH02285638A (ja) 1989-04-27 1989-04-27 半導体装置

Publications (1)

Publication Number Publication Date
JPH02285638A true JPH02285638A (ja) 1990-11-22

Family

ID=14420077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1105912A Pending JPH02285638A (ja) 1989-04-27 1989-04-27 半導体装置

Country Status (5)

Country Link
US (1) US5036383A (ja)
EP (1) EP0395072B1 (ja)
JP (1) JPH02285638A (ja)
KR (1) KR930010981B1 (ja)
DE (1) DE69033229T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100475734B1 (ko) * 1997-10-14 2005-06-23 삼성전자주식회사 와이어본딩충격에대한완충특성을갖는반도체장치의패드및그제조방법

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5180623A (en) * 1989-12-27 1993-01-19 Honeywell Inc. Electronic microvalve apparatus and fabrication
JP2616227B2 (ja) * 1990-11-24 1997-06-04 日本電気株式会社 半導体装置
JP2765673B2 (ja) * 1992-06-04 1998-06-18 インターナショナル・ビジネス・マシーンズ・コーポレイション メタライゼーション層及びその形成方法
US5316976A (en) * 1992-07-08 1994-05-31 National Semiconductor Corporation Crater prevention technique for semiconductor processing
US5309025A (en) * 1992-07-27 1994-05-03 Sgs-Thomson Microelectronics, Inc. Semiconductor bond pad structure and method
US5249728A (en) * 1993-03-10 1993-10-05 Atmel Corporation Bumpless bonding process having multilayer metallization
JP2944840B2 (ja) * 1993-03-12 1999-09-06 株式会社日立製作所 電力用半導体装置
US5445994A (en) * 1994-04-11 1995-08-29 Micron Technology, Inc. Method for forming custom planar metal bonding pad connectors for semiconductor dice
US5483105A (en) * 1994-04-25 1996-01-09 International Business Machines Corporation Module input-output pad having stepped set-back
US5956615A (en) * 1994-05-31 1999-09-21 Stmicroelectronics, Inc. Method of forming a metal contact to landing pad structure in an integrated circuit
US5702979A (en) * 1994-05-31 1997-12-30 Sgs-Thomson Microelectronics, Inc. Method of forming a landing pad structure in an integrated circuit
US5945738A (en) * 1994-05-31 1999-08-31 Stmicroelectronics, Inc. Dual landing pad structure in an integrated circuit
US5633196A (en) * 1994-05-31 1997-05-27 Sgs-Thomson Microelectronics, Inc. Method of forming a barrier and landing pad structure in an integrated circuit
US5661081A (en) * 1994-09-30 1997-08-26 United Microelectronics Corporation Method of bonding an aluminum wire to an intergrated circuit bond pad
US5705427A (en) * 1994-12-22 1998-01-06 Sgs-Thomson Microelectronics, Inc. Method of forming a landing pad structure in an integrated circuit
JP4156044B2 (ja) * 1994-12-22 2008-09-24 エスティーマイクロエレクトロニクス，インコーポレイテッド 集積回路におけるランディングパッド構成体の製造方法
US5719071A (en) * 1995-12-22 1998-02-17 Sgs-Thomson Microelectronics, Inc. Method of forming a landing pad sturcture in an integrated circuit
KR100350936B1 (ko) * 1998-02-25 2002-08-30 시티즌 도케이 가부시키가이샤 반도체 장치
US6274292B1 (en) 1998-02-25 2001-08-14 Micron Technology, Inc. Semiconductor processing methods
US7804115B2 (en) 1998-02-25 2010-09-28 Micron Technology, Inc. Semiconductor constructions having antireflective portions
JP3121311B2 (ja) * 1998-05-26 2000-12-25 日本電気株式会社 多層配線構造及びそれを有する半導体装置並びにそれらの製造方法
US6281100B1 (en) 1998-09-03 2001-08-28 Micron Technology, Inc. Semiconductor processing methods
US6268282B1 (en) * 1998-09-03 2001-07-31 Micron Technology, Inc. Semiconductor processing methods of forming and utilizing antireflective material layers, and methods of forming transistor gate stacks
US6037668A (en) 1998-11-13 2000-03-14 Motorola, Inc. Integrated circuit having a support structure
US6020647A (en) * 1998-12-18 2000-02-01 Vlsi Technology, Inc. Composite metallization structures for improved post bonding reliability
US6191481B1 (en) 1998-12-18 2001-02-20 Philips Electronics North America Corp. Electromigration impeding composite metallization lines and methods for making the same
US8021976B2 (en) * 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6828683B2 (en) * 1998-12-23 2004-12-07 Micron Technology, Inc. Semiconductor devices, and semiconductor processing methods
US7235499B1 (en) * 1999-01-20 2007-06-26 Micron Technology, Inc. Semiconductor processing methods
JP3327244B2 (ja) * 1999-03-12 2002-09-24 日本電気株式会社 半導体装置
US7067414B1 (en) 1999-09-01 2006-06-27 Micron Technology, Inc. Low k interlevel dielectric layer fabrication methods
JP2001118927A (ja) * 1999-10-22 2001-04-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002076051A (ja) * 2000-09-01 2002-03-15 Nec Corp 半導体装置のボンディングパッド構造及びボンディング方法
US6440860B1 (en) 2000-01-18 2002-08-27 Micron Technology, Inc. Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride
KR100403619B1 (ko) * 2001-02-21 2003-10-30 삼성전자주식회사 열적/기계적 스트레스에 저항성이 강한 반도체 소자의 본드패드 및 그 형성방법
US6465895B1 (en) 2001-04-05 2002-10-15 Samsung Electronics Co., Ltd. Bonding pad structures for semiconductor devices and fabrication methods thereof
JP3943416B2 (ja) * 2002-03-07 2007-07-11 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3967199B2 (ja) * 2002-06-04 2007-08-29 シャープ株式会社 半導体装置及びその製造方法
JP3724464B2 (ja) * 2002-08-19 2005-12-07 株式会社デンソー 半導体圧力センサ
US6686665B1 (en) * 2002-09-04 2004-02-03 Zeevo, Inc. Solder pad structure for low temperature co-fired ceramic package and method for making the same
US20120299187A1 (en) * 2011-05-27 2012-11-29 Broadcom Corporation Aluminum Bond Pad With Trench Thinning for Fine Pitch Ultra-Thick Aluminum Products
JP2016028417A (ja) * 2014-07-11 2016-02-25 ローム株式会社 電子装置
DE102018105462A1 (de) 2018-03-09 2019-09-12 Infineon Technologies Ag Halbleitervorrichtung, die ein bondpad und einen bonddraht oder -clip enthält

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53124084A (en) * 1977-04-06 1978-10-30 Hitachi Ltd Semiconductor memory device containing floating type poly silicon layer and its manufacture
US4136434A (en) * 1977-06-10 1979-01-30 Bell Telephone Laboratories, Incorporated Fabrication of small contact openings in large-scale-integrated devices
US4276557A (en) * 1978-12-29 1981-06-30 Bell Telephone Laboratories, Incorporated Integrated semiconductor circuit structure and method for making it
US4329706A (en) * 1979-03-01 1982-05-11 International Business Machines Corporation Doped polysilicon silicide semiconductor integrated circuit interconnections
US4398335A (en) * 1980-12-09 1983-08-16 Fairchild Camera & Instrument Corporation Multilayer metal silicide interconnections for integrated circuits
JPS5921034A (ja) * 1982-07-27 1984-02-02 Toshiba Corp 半導体装置
US4613956A (en) * 1983-02-23 1986-09-23 Texas Instruments Incorporated Floating gate memory with improved dielectric
JPS59204276A (ja) * 1983-05-06 1984-11-19 Nec Corp 絶縁ゲ−ト電界効果半導体装置
US4823181A (en) * 1986-05-09 1989-04-18 Actel Corporation Programmable low impedance anti-fuse element
US4824803A (en) * 1987-06-22 1989-04-25 Standard Microsystems Corporation Multilayer metallization method for integrated circuits
JP2503022B2 (ja) * 1987-07-23 1996-06-05 三井東圧化学株式会社 ４▲’▼−ヒドロキシビフェニル−３−カルボン酸の製造方法
JP2735193B2 (ja) * 1987-08-25 1998-04-02 株式会社東芝 不揮発性半導体装置及びその製造方法
US4872050A (en) * 1988-03-15 1989-10-03 Mitsubishi Denki Kabushiki Kaisha Interconnection structure in semiconductor device and manufacturing method of the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100475734B1 (ko) * 1997-10-14 2005-06-23 삼성전자주식회사 와이어본딩충격에대한완충특성을갖는반도체장치의패드및그제조방법

Also Published As

Publication number Publication date
EP0395072A2 (en) 1990-10-31
EP0395072B1 (en) 1999-08-04
DE69033229D1 (de) 1999-09-09
KR900017136A (ko) 1990-11-15
DE69033229T2 (de) 1999-12-16
KR930010981B1 (ko) 1993-11-18
EP0395072A3 (en) 1991-07-17
US5036383A (en) 1991-07-30

Similar Documents

Publication Publication Date Title
JPH02285638A (ja) 半導体装置
JP3482779B2 (ja) 半導体装置およびその製造方法
US7579695B2 (en) Integration type semiconductor device and method for manufacturing the same
JP3354424B2 (ja) 半導体装置および半導体装置の製造方法
US6864562B1 (en) Semiconductor device having active element connected to an electrode metal pad via a barrier metal layer and interlayer insulating film
KR100580970B1 (ko) 반도체장치
US7692265B2 (en) Fuse and seal ring
US6960831B2 (en) Semiconductor device having a composite layer in addition to a barrier layer between copper wiring and aluminum bond pad
US6576970B2 (en) Bonding pad structure of semiconductor device and method for fabricating the same
US7642658B2 (en) Pad structure to prompt excellent bondability for low-k intermetal dielectric layers
US7217965B2 (en) Semiconductor device including fuse elements and bonding pad
US20050074918A1 (en) Pad structure for stress relief
JP2003218114A (ja) 半導体装置及びその製造方法
JPS604248A (ja) 半導体装置
JPH01130545A (ja) 樹脂封止型半導体装置
JPS61170056A (ja) 半導体装置の電極材料
JPH06349886A (ja) 半導体装置及びその製造方法
JPH0345898B2 (ja)
US7498194B2 (en) Semiconductor arrangement
KR19990061338A (ko) 본딩 패드를 구비한 반도체 소자
JPH03209823A (ja) 樹脂封止型半導体装置
KR100410708B1 (ko) 반도체장치 및 그 제조방법
JPH07130789A (ja) 半導体装置
JPH01143237A (ja) 半導体装置
JPH04297042A (ja) 半導体装置