JPH06349886A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH06349886A
JPH06349886A JP14081993A JP14081993A JPH06349886A JP H06349886 A JPH06349886 A JP H06349886A JP 14081993 A JP14081993 A JP 14081993A JP 14081993 A JP14081993 A JP 14081993A JP H06349886 A JPH06349886 A JP H06349886A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
bonding pad
protective film
difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14081993A
Other languages
English (en)
Inventor
Kuniyuki Kawakami
都志 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP14081993A priority Critical patent/JPH06349886A/ja
Publication of JPH06349886A publication Critical patent/JPH06349886A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]

Abstract

(57)【要約】 【目的】 保護膜のカバレッジの低下をなくすことによ
って、半導体装置におけるパッシベーション不良を防止
して半導体装置の耐湿性等を改善する。 【構成】 ボンディングパッドの周囲に段差緩和部材を
設けた後に、保護膜を形成し、パッシベーションクラッ
クが発生するのを防止する。段差緩和部材としては、絶
縁性の材料をボンディングパッドの周囲側面に堆積させ
て断面台形形状に加工する、ボンディングパッドを多層
構造とし上層を下層よりも縮幅して形成する或いは保護
膜を多層にし最初の保護膜に段差被覆性のよい材料を用
いる。 【効果】 ボンディングパッドの側面に、段差を緩和す
る段差緩和部材を形成することにより、最終保護膜のカ
バレッジが向上し、パッシベーションクラックの発生を
防止することができるので、半導体装置の耐湿性が改善
され、半導体装置の信頼性が向上し、歩留まりも高くな
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に、耐湿性を要求される半導体装置に適用して有効な技
術に関するものである。
【０００２】
【従来の技術】半導体装置の製造では、先ずウェハプロ
セスにおいて、半導体ウェハの主面上に各素子を形成
し、各素子を配線層によって接続して所定の回路を形成
する。回路形成後に半導体ウェハが個々の半導体チップ
にダイシングされ、各半導体チップは、プリント基板等
に実装する際に接続端子となるリードと半導体チップと
を接続した後に、パッケージに収容されて半導体装置が
できあがる。このリードとの接続のために半導体チップ
の表面にはボンディングパッドが形成されている。
【０００３】ボンディングパッドには、ボンディングワ
イヤ或いはＴＡＢテープ等のボンディング部材の一端が
接続されボンディング部材の他端がリードの内部端子に
接続される。半導体チップの接続方法としては、他にボ
ンディングパッドにハンダボールを形成し、リードもし
くは基板に直接接続する方法も行われている。
【０００４】こうしたボンディングパッドは、前記配線
層の最上層に形成される導体層であり、該配線層によっ
て前記各素子或いは回路に接続されている。所定の回路
を形成する配線層の形成後に、主面上を絶縁性の材料に
よる保護膜（パッシベーション）で被覆して半導体装置
の回路及び各素子を気密封止した後に、この保護膜を開
口してボンディングパッドを形成する。
【０００５】
【発明が解決しようとする課題】しかしながら、このパ
ッシベーションの際にボンディングパッドの厚みによっ
て主面上に生じた段差によって、パッシベーション層の
被覆性が悪化する、いわゆるカバレッジの低下が生じ、
段差の角部にてパッシベーション層が薄くなり、被覆の
不良であるパッシベーションクラックが発生することが
ある。
【０００６】このようなパッシベーションクラックが発
生すると、パッシベーションの気密封止性が確保できな
くなる。気密封止性が確保できなくなった場合には、パ
ッシベーションクラックからパッシベーション内部に大
気中の水分が浸入し、半導体装置を構成する各素子・配
線等を劣化させ或いは回路を短絡させて、回路性能が低
下する或いは作動不良を起こす等の問題が生じることが
ある。水分の他に、ナトリウム等のアルカリイオンの浸
入などによって半導体装置に作動不良が生じる等の問題
もある。これらの問題が生じることによって、半導体装
置の信頼性が低下し、歩留まりも低下することとなる。
【０００７】このような問題を防止するために、半導体
装置のより高度な気密封止技術が半導体装置に要求され
ている。
【０００８】本発明の目的は、保護膜のカバレッジの低
下をなくすことによって、半導体装置におけるパッシベ
ーションクラック等の被覆不良を防止して半導体装置の
耐湿性等を改善して、半導体装置の信頼性を向上させ、
歩留まりを高くすることが可能な技術を提供することに
ある。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１１】半導体装置を構成する半導体チップ主面上
に設けたボンディングパッドの周囲に段差緩和部材を設
けた後に、保護膜を形成し主面上を被覆することによっ
て、パッシベーションクラック等の被覆不良が発生する
のを防止する。
【００１２】段差緩和部材としては、絶縁性の材料をボ
ンディングパッドの周囲側面に堆積させる、ボンディン
グパッドを断面台形状に加工する、ボンディングパッド
を多層構造とし上層を下層よりも縮幅して形成する或い
はパッシベーションを複数回行い最初のパッシベーショ
ンをステップカバレージのよい材料を用いて行う等の方
法がある。
【００１３】
【作用】上述した手段によれば、ボンディングパッドの
側面に、ボンディングパッドによって生じる段差を緩和
する段差緩和部材を形成することにより、最終保護膜の
カバレッジが向上する。これによって、パッシベーショ
ンクラックの発生を防止することができるので、半導体
装置の耐湿性が改善され、半導体装置の信頼性が向上
し、歩留まりも高くなる。
【００１４】以下、本発明の構成について、実施例とと
もに説明する。
【００１５】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
【００１６】
【実施例】（実施例１）図１は、本発明の第１の実施例
である半導体装置の半導体チップ表面を部分的に示す縦
断面図である。
【００１７】本実施例の半導体装置は多層配線を採用し
ており、図中、１は各配線層を分離しかつ主面上を平坦
化するための層間絶縁膜、２は、回路を構成する素子或
いは他の配線層と接続し、アルミニウム等の導電材を蒸
着によって堆積させたボンディングパッドである。ボン
ディングパッド２の側面に段差緩和部材３を設けた後
に、最終保護膜４を形成する。
【００１８】段差緩和部材３は、酸化シリコン等の絶縁
性材料をＣＶＤ法によって堆積させた後に反応性イオン
エッチング等の異方性のエッチングを行い、ボンディン
グパッド２側面にのみ堆積層を残すことによって、ボン
ディングパッド２の上角部から層間絶縁膜１の表面まで
を斜曲面にて連続させて形成する。
【００１９】ボンディングパッド２の側面に段差緩和部
材３を設けたことにより、層間絶縁膜１と段差緩和部材
３とのなす角及び層間絶縁膜１とボンディングパッド２
とのなす角が、何れも鈍角となるために、最終保護膜４
の両角部における段差被覆性が改善される。
【００２０】（実施例２）図２は、本発明の第２の実施
例である半導体装置の半導体チップ表面を部分的に示す
縦断面図である。
【００２１】配線層に関し、低抵抗性・密着性・化学反
応性等の種々の要求を満たすために複数の材料を積層し
た積層配線が用いられることが多い。本実施例に示すの
は、このような積層配線を採用した半導体装置に適用し
た場合に有効な方法である。
【００２２】図中、１は各配線層を分離しかつ主面上を
平坦化するための層間絶縁膜、２は、回路を構成する素
子或いは他の配線層と接続するボンディングパッドであ
り、本実施例ではチタンタングステン層２ａの上にアル
ミニウム層２ｂを積層して構成している。４は最終保護
膜である。
【００２３】段差緩和部材として、本実施例では、ボン
ディングパッド２を構成する導体層を利用し、下に位置
するチタンタングステン層２ｂを、上に位置するアルミ
ニウム層２ｂよりも幅を拡げることによって、ボンディ
ングパッド２の側面を階段状に形成する。これによっ
て、本実施例はボンディングパッド２の側面にチタンタ
ングステン層２ａの段差緩和部材を設けた構成と考える
ことができ、チタンタングステン層２ａの横に張出した
部分が段差緩和部材として機能することとなる。
【００２４】ボンディングパッド２の側面に階段状の段
差緩和部材３を設けたことにより、段差を構成する角部
の個々の高さが小さくなるために、パッシベーションに
よって段差を被覆することが容易になり、最終保護膜４
の両角部における段差被覆性が改善される。
【００２５】なお、本実施例ではボンディングパッドを
２層に構成したが、他に例えば本実施例のアルミニウム
層の上に金を堆積させた３層構造等より積層の多いもの
にも本発明は適用が可能である。その際に、順次縮幅し
て上の層を形成することによって段差被覆性をより改善
することが可能である。
【００２６】（実施例３）図３は、本発明の第３の実施
例である半導体装置の半導体チップ表面を部分的に示す
縦断面図である。
【００２７】本実施例では、ボンディング２をその下辺
の幅を上辺の幅よりも拡げた断面台形形状に形成するこ
とによって、ボンディングパッド２の端部２ｃを段差緩
和部材として利用する。
【００２８】すなわち、段差緩和部材として、本実施例
では、ボンディングパッド２を構成する導体層を利用
し、ボンディングパッド２の側面を傾斜させて形成する
ことによって、本実施例はボンディングパッド２の側面
に同一材料の段差緩和部材を設けた構成と考えることが
でき、ボンディングパッド２の端部２ｃが段差緩和部材
として機能することとなる。
【００２９】なお図中、１は層間絶縁膜、４は最終絶縁
膜である。
【００３０】本実施例では、ボンディングパッド２は、
アルミニウム等の導電性絶縁性材料を蒸着によって堆積
させた後に、エッチングによって部分的に形成するが、
エッチングの際にエッチングスピードを変えることによ
って、ボンディングパッド２の下辺部のエッチングを遅
くすることによって、端部２ｃを傾斜させて形成する。
換言すれば、エッチングの際に故意にエッチング残りを
生じるようにすればよい。ボンディングパッド２側面端
部２ｃを傾斜させて形成することによって、ボンディン
グパッド２の上角部から層間絶縁膜１の表面までを端部
２ｃの斜面で連続させて形成することができる。
【００３１】ボンディングパッド２の側面端部２ｃを段
差緩和部材として利用することにより、ボンディングパ
ッド２の上角及び層間絶縁膜１とボンディングパッド２
とのなす角が、何れも鈍角となるために、最終保護膜４
の両角部における段差被覆性が改善される。
【００３２】（実施例４）図４は、本発明の第４の実施
例である半導体装置の半導体チップ表面を部分的に示す
縦断面図である。
【００３３】パッシベーションに関し、チップの保護強
度・絶縁性・吸湿性・平坦性等の種々の要求を満たすた
めに複数の材料を積層した多層絶縁膜が用いられること
が多い。本実施例に示すのは、このような多層絶縁膜を
採用した半導体装置に適用した場合に有効な方法であ
る。
【００３４】図中、１は層間絶縁膜、２はボンディング
パッド、４は最終保護膜である。
【００３５】本実施例では、最終保護膜を第１の保護膜
４ａと第２の保護膜４ｂとの２層構造としている。第１
の保護膜４ａには段差被覆性の優れた材料例えばＰＳＧ
（フォスフォシリケートガラス）或いはＢＰＳＧ（ボロ
フォスフォシリケートガラス）等を用い、段差被覆性に
優れた第１の保護膜４ａを薄く形成することにより、ボ
ンディングパッド２の角部を被覆し、ある程度平坦化さ
れた後に第２の保護膜４ｂを形成することによってカバ
レッジの低下によるパッシベーションクラックの発生を
防止する。
【００３６】また、本実施例では、最終保護膜４の開口
において、第２の保護膜４ｂを、ボンディングパッド２
上の第１の保護膜４ａの端面を被覆するように形成して
いるが、子の構成によって、第１の保護膜４ａと第２の
保護膜４ｂとの間の気密性を向上させることができる。
【００３７】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
【００３８】例えば、前述した実施例では段差による断
面形状における角部の影響によるパッシベーションを問
題として説明したが、平面形状におけるパッシベーショ
ンクラックの発生をより効果的に防止するためにボンデ
ィングパッドの平面形状を円形或いは楕円形とする構成
として、本発明を実施することも可能である。
【００３９】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００４０】（１）ボンディングパッドによる段差部分
の最終保護膜のカバレッジが向上するので、パッシベー
ションクラックの発生を防止するという効果がある。
【００４１】（２）前記効果（１）により、半導体装置
の耐湿性が改善されるという効果がある。
【００４２】（３）前記効果（２）により、半導体装置
の信頼性が向上するという効果がある。
【００４３】（４）前記効果（２）により、半導体装置
の歩留まりが高くなるという効果がある。
【図面の簡単な説明】
【図１】 本発明の第１の実施例である半導体装置の半
導体チップ表面を示す部分縦断面図、
【図２】 本発明の第２の実施例である半導体装置の半
導体チップ表面を示す部分縦断面図、
【図３】 本発明の第３の実施例である半導体装置の半
導体チップ表面を示す部分縦断面図、
【図３】 本発明の第４の実施例である半導体装置の半
導体チップ表面を示す部分縦断面図である。
【符号の説明】
１…層間絶縁膜、２…ボンディングパッド、２ａ…チタ
ンタングステン層、２ｂ…アルミニウム層、２ｃ…端部
（段差緩和部材）、３…段差緩和部材、４…最終保護
膜、４ａ…第１の保護膜（段差緩和部材）、４ｂ…第２
の保護膜。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年１月１３日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】 本発明の第１の実施例である半導体装置の半
導体チップ表面を示す部分縦断面図、
【図２】 本発明の第２の実施例である半導体装置の半
導体チップ表面を示す部分縦断面図、
【図３】 本発明の第３の実施例である半導体装置の半
導体チップ表面を示す部分縦断面図、
【図４】 本発明の第４の実施例である半導体装置の半
導体チップ表面を示す部分縦断面図である。
【符号の説明】 １…層間絶縁膜、２…ボンディングパッド、２ａ…チタ
ンタングステン層、２ｂ…アルミニウム層、２ｃ…端部
（段差緩和部材）、３…段差緩和部材、４…最終保護
膜、４ａ…第１の保護膜（段差緩和部材）、４ｂ…第２
の保護膜。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 主面上に形成した第１の層によって段差
    が生じた主面上を第２の層によって被覆する半導体装置
    であって、第１の層の周囲側面に、段差緩和部材を設け
    ることを特徴とする半導体装置。
  2. 【請求項２】 主面上に形成した第１の層によって段差
    が生じた主面上を第２の層によって被覆する半導体装置
    の製造方法であって、第１の層の周囲側面に、段差緩和
    部材を設けた後に第２の層を被覆することを特徴とする
    半導体装置の製造方法。
  3. 【請求項３】 前記第１の層がボンディングパッドであ
    り、前記第２の層が最終保護膜であることを特徴とする
    請求項１または請求項２に記載の半導体装置または半導
    体装置の製造方法。
  4. 【請求項４】 前記第１の層の平面形状を、円形もしく
    は楕円形に形成したことを特徴とする請求項１または請
    求項２に記載の半導体装置または半導体装置の製造方
    法。
JP14081993A 1993-06-11 1993-06-11 半導体装置及びその製造方法 Pending JPH06349886A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14081993A JPH06349886A (ja) 1993-06-11 1993-06-11 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14081993A JPH06349886A (ja) 1993-06-11 1993-06-11 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH06349886A true JPH06349886A (ja) 1994-12-22

Family

ID=15277466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14081993A Pending JPH06349886A (ja) 1993-06-11 1993-06-11 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH06349886A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100797668B1 (ko) * 2006-06-14 2008-01-23 삼성전기주식회사 인쇄회로기판 및 이의 제조 방법
KR100919588B1 (ko) * 2007-10-31 2009-10-01 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP2016185675A (ja) * 2015-03-27 2016-10-27 京セラ株式会社 サーマルヘッドおよびサーマルプリンタ
US9596767B2 (en) 2014-06-24 2017-03-14 Fujitsu Limited Electronic component, method of manufacturing electronic component, and electronic device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100797668B1 (ko) * 2006-06-14 2008-01-23 삼성전기주식회사 인쇄회로기판 및 이의 제조 방법
KR100919588B1 (ko) * 2007-10-31 2009-10-01 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US7838412B2 (en) 2007-10-31 2010-11-23 Hynix Semiconductor Inc. Method for manufacturing a semiconductor device
US8273662B2 (en) 2007-10-31 2012-09-25 Hynix Semiconductor Inc. Method for manufacturing a semiconductor device
US9596767B2 (en) 2014-06-24 2017-03-14 Fujitsu Limited Electronic component, method of manufacturing electronic component, and electronic device
JP2016185675A (ja) * 2015-03-27 2016-10-27 京セラ株式会社 サーマルヘッドおよびサーマルプリンタ

Similar Documents

Publication Publication Date Title
US5300461A (en) Process for fabricating sealed semiconductor chip using silicon nitride passivation film
KR960002092B1 (ko) 반도체장치
US6150725A (en) Semiconductor devices with means to reduce contamination
US6538326B2 (en) Semiconductor device and manufacturing method thereof
US6864562B1 (en) Semiconductor device having active element connected to an electrode metal pad via a barrier metal layer and interlayer insulating film
KR930010981B1 (ko) 반도체장치
US5235212A (en) Semiconductor device having a mechanical buffer
JP2916326B2 (ja) 半導体装置のパッド構造
US6025277A (en) Method and structure for preventing bonding pad peel back
JP2003100894A (ja) 集積回路チップ及びマルチチップパッケージ
US6696357B2 (en) Method for manufacturing semiconductor integrated circuit devices using a conductive layer to prevent peeling between a bonding pad and an underlying insulating film
TW536780B (en) Semiconductor device bonding pad resist to stress and method of fabricating the same
US20060091537A1 (en) Semiconductor device and method of fabricating the same
US6576970B2 (en) Bonding pad structure of semiconductor device and method for fabricating the same
KR870000350B1 (ko) 다측 배선(多重配線)구조를 가진 전자장치(電子裝置)
JP2001015516A (ja) 半導体装置及びその製造方法
JP3961335B2 (ja) 半導体集積回路装置
JPH06349886A (ja) 半導体装置及びその製造方法
US6459154B2 (en) Bonding pad structure of a semiconductor device and method of fabricating the same
US6479375B2 (en) Method of forming a semiconductor device having a non-peeling electrode pad portion
JP2674567B2 (ja) 半導体装置
TWI479617B (zh) 半導體結構及其製造方法
JP4525143B2 (ja) 半導体装置
JPH06151616A (ja) 半導体集積回路装置及びその製造方法
US20080012116A1 (en) Semiconductor device and method of forming the same