TWI479617B - 半導體結構及其製造方法 - Google Patents

Description

半導體結構及其製造方法

本發明是有關於一種半導體結構及其製造方法，且特別是有關於一種包括銲墊複合結構與凸塊的半導體結構及其製造方法。

晶片的封裝技術中覆晶封裝技術(Flip Chip Package Technology)主要是在晶片的主動表面(active surface)上配置多個銲墊(bonding pad)，並分別在這些銲墊上形成凸塊(bump)，使得晶片可以藉由銲墊上的凸塊電性連接至承載器，並透過承載器之內部線路而電性連接至外界之電子裝置。其中，銲墊可以是鋁銲墊，凸塊可以是利用打線製程所形成的金凸塊。一般來說，為了在銲墊所在位置以外的地方形成凸塊，在晶片上形成多個銲墊之後，可以先在晶片上形成具有暴露出銲墊的開口的絕緣層，再於絕緣層上依序形成與銲墊電性連接的導體層、具有暴露出導體層的開口的保護層以及填滿開口的凸塊，使凸塊藉由導體層與銲墊電性連接。舉例來說，可以在鋁銲墊與金凸塊之間形成一整層的鋁金屬層，使金凸塊藉由鋁金屬層與鋁銲墊電性連接。

然而，當金凸塊藉由鋁金屬層與鋁銲墊電性連接時，在晶片操作過程中，金凸塊中的金很容易在高溫高壓下擴散至其下的鋁金屬層而與之發生反應，因而生成金鋁介金屬化合物(intermetallic compound)且在金凸塊與鋁金屬層的介面處產生裂縫等缺陷。此裂縫會劣化鋁金屬層與晶片上之絕緣層之間的附著以及鋁金屬層與鋁銲墊之間的附著，進而影響金凸塊與鋁銲墊之間的電性連接。如此一來，將大幅影響半導體元件的使用壽命與可靠度。

本發明提供一種半導體結構，使得複合銲墊結構與凸塊之間具有良好的電性連接。

本發明另提供一種半導體結構的製造方法，以避免凸塊的材料與複合銲墊結構的材料形成介金屬化合物。

本發明提出一種半導體結構，包括基底、第一絕緣層、複合銲墊結構、保護層以及凸塊。基底上配置有電路結構。第一絕緣層覆蓋基底且具有暴露電路結構的第一開口。複合銲墊結構包括依序堆疊的第一導體層、阻障層以及第二導體層，複合銲墊結構配置於第一絕緣層上且填滿第一開口以電性連接電路結構。保護層覆蓋複合銲墊結構且具有暴露複合銲墊結構的第二開口。凸塊填滿第二開口且電性連接複合銲墊結構。

本發明另提出一種半導體結構的製造方法。首先，提供基底，基底上已形成有電路結構。接著，於基底上形成具有第一開口的第一絕緣層，第一開口暴露電路結構。然後，於第一絕緣層上形成複合銲墊結構，複合銲墊結構包括依序堆疊的第一導體層、阻障層以及第二導體層，且複合銲墊結構填滿第一開口以電性連接電路結構。而後，於複合銲墊結構上形成保護層，保護層具有暴露複合銲墊結構的第二開口。接著，於保護層上形成凸塊，凸塊填滿第二開口且電性連接複合銲墊結構。

在本發明之一實施例中，上述之第一導體層與第二導體層的材料相同。

在本發明之一實施例中，上述之第一導體層與第二導體層的材料包括鋁矽合金、鋁銅合金或鋁矽銅合金。

在本發明之一實施例中，上述之凸塊的材料包括金。

在本發明之一實施例中，上述之阻障層的材料包括鈦/氮化鈦(Ti/TiN)、氮化鎢(WN)、鈦鎢合金(TiW)、氮化釕(RuN)、氮化銥(IrN)、氮化鋯(ZrN)、氮化鉿(HfN)或氮化鉭(TaN)。

基於上述，本發明之半導體結構包括複合銲墊結構，複合銲墊結構具有插入於其中的阻障層，阻障層能避免凸塊的材料擴散至複合銲墊結構。如此一來，能避免凸塊的材料與複合銲墊結構的材料形成介金屬化合物，使得複合銲墊結構與凸塊之間具有良好的電性連接，進而大幅提升半導體結構的可靠度。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A至圖1D是依照本發明之實施例的一種半導體結構的製造方法的流程剖面示意圖。

請參照圖1A，首先，提供基底100，基底100上已形成有電路結構102。基底100例如是矽基底、玻璃基底或其他合適的基底。

接著，於基底100上形成具有開口112的絕緣層110，開口112暴露電路結構102。絕緣層110的材料可以是氧化矽、氮化矽、硼矽玻璃(BSG)、磷矽玻璃(PSG)、硼磷矽玻璃(BPSG)、上述之組合或其他合適的絕緣材料，其形成方法例如是化學氣相沉積法。

請參照圖1B，然後，於絕緣層110上形成複合銲墊結構120，複合銲墊結構120包括依序堆疊的第一導體層122、阻障層126以及第二導體層128，複合銲墊結構120配置於絕緣層110上且填滿開口112以電性連接電路結構102。在本實施例中，第一導體層122的材料包括鋁，例如是鋁矽合金、鋁銅合金或鋁矽銅合金，其形成方法例如是物理氣相沉積法。阻障層126的材料例如是鈦/氮化鈦(Ti/TiN)、氮化鎢(WN)、鈦鎢合金(TiW)、氮化釕(RuN)、氮化銥(IrN)、氮化鋯(ZrN)、氮化鉿(HfN)或氮化鉭TaN)，其形成方法例如是物理氣相沉積法。第二導體層128的材料包括鋁，例如是鋁矽合金、鋁銅合金或鋁矽銅合金，其形成方法例如是物理氣相沉積法。在本實施例中，第一導體層122的材料例如是與第二導體層128的材料相同。再者，在一些實施例中，也可以在電路結構102與第一導體層122之間形成附著層(未繪示)，其材料可以是鈦或其他合適的材料。

請參照圖1C，而後，於複合銲墊結構120上形成保護層140，保護層140具有暴露複合銲墊結構120的開口142。保護層140的材料可以是氧化矽、氮化矽、硼矽玻璃(BSG)、磷矽玻璃(PSG)、硼磷矽玻璃(BPSG)、上述之組合或其他合適的絕緣材料，其形成方法例如是化學氣相沉積法。

請參照圖1D，接著，於保護層140上形成凸塊150，以形成半導體結構10，其中凸塊150填滿開口142且電性連接複合銲墊結構120。在本實施例中，凸塊150例如是金凸塊，其形成方法例如是電鍍。凸塊150電性連接複合銲電結構120且複合銲電結構120電性連接基底100上的電路結構102，因此凸塊150藉由銲墊複合結構120電性連接電路結構102。如此一來，基底100可以藉由銲墊複合結構120上的凸塊150電性連接至承載器(未繪示)，並透過承載器之內部線路而電性連接至外界之電子裝置。

在本實施例中，複合銲墊結構具有插入於其中的阻障層，阻障層能避免凸塊的材料擴散至複合銲墊結構中。舉例來說，當複合銲墊結構的導體層的材料為鋁銅合金、凸塊為金凸塊時，複合銲墊結構的阻障層能避免凸塊中的金在高溫高壓下擴散至複合銲墊結構中，因而避免金與鋁銅合金發生反應而形成介金屬化合物，以及避免凸塊與複合銲墊結構的介面處產生裂縫所導致的複合銲墊結構與絕緣層之間或複合銲墊結構與凸塊之間的附著不佳甚至脫落等現象。因此，本實施例之複合銲墊結構與凸塊之間具有良好的附著與電性連接，進而大幅提升半導體結構的使用壽命與可靠度。

綜上所述，複合銲墊結構具有插入於其中的阻障層，阻障層能避免凸塊的材料擴散至複合銲墊結構中。換言之，複合銲墊結構的阻障層能避免凸塊的材料在高溫高壓下擴散至複合銲墊結構而與之發生反應，因而避免介金屬化合物的形成，以及避免凸塊與複合銲墊結構的介面處產生裂縫所導致的複合銲墊結構與絕緣層之間或複合銲墊結構與凸塊之間的附著不佳甚至脫落等現象。因此，複合銲墊結構與凸塊之間具有良好的附著與電性連接，進而大幅提升半導體結構的使用壽命與可靠度。且，半導體結構的製造方法能與現有製程步驟結合，而無須大幅更動製程步驟且可降低後段製程成本。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10．．．半導體結構

100．．．基底

102．．．電路結構

110．．．絕緣層

112、142．．．開口

120．．．複合銲墊結構

122、128．．．導體層

126．．．阻障層

140．．．保護層

150．．．凸塊

圖1A至圖1D是依照本發明之實施例的一種半導體結構的製造方法的流程剖面示意圖。

10．．．半導體結構

100．．．基底

102．．．電路結構

110．．．絕緣層

112、142．．．開口

120．．．複合銲墊結構

122、128．．．導體層

126．．．阻障層

140．．．保護層

150．．．凸塊

Claims (8)

1. 一種半導體結構，包括：一基底，其上配置有一電路結構；一第一絕緣層，配置於該基底上且具有一暴露該電路結構的第一開口；一複合銲墊結構，包括依序堆疊的一第一導體層、一阻障層以及一第二導體層，該複合銲墊結構配置於該第一絕緣層上且填滿該第一開口以電性連接該電路結構，其中該第一導體層與該第二導體層的材料相同；一保護層，覆蓋該複合銲墊結構且具有一暴露該複合銲墊結構的第二開口；以及一凸塊，填滿該第二開口且電性連接該複合銲墊結構，且該凸塊配於該第二開口兩側的該保護層上。
2. 如申請專利範圍第1項所述之半導體結構，其中該第一導體層與該第二導體層的材料包括鋁矽合金、鋁銅合金或鋁矽銅合金。
3. 如申請專利範圍第1項所述之半導體結構，其中該凸塊的材料包括金。
4. 如申請專利範圍第1項所述之半導體結構，其中該阻障層的材料包括鈦/氮化鈦(Ti/TiN)、氮化鎢(WN)、鈦鎢合金(TiW)、氮化釕(RuN)、氮化銥(IrN)、氮化鋯(ZrN)、氮化鉿(HfN)或氮化鉭(TaN)。
5. 一種半導體結構的製造方法，包括：提供一基底，該基底上已形成有一電路結構； 於該基底上形成一具有一第一開口的第一絕緣層，該第一開口暴露該電路結構；於該第一絕緣層上形成一複合銲墊結構，該複合銲墊結構包括依序堆疊的一第一導體層、一阻障層以及一第二導體層，且該複合銲墊結構填滿該第一開口以電性連接該電路結構，其中該第一導體層與該第二導體層的材料相同；於該複合銲墊結構上形成一保護層，該保護層具有一暴露該複合銲墊結構的第二開口；以及於該保護層上形成一凸塊，該凸塊填滿該第二開口且電性連接該複合銲墊結構，且該凸塊配於該第二開口兩側的該保護層上。
6. 如申請專利範圍第5項所述之半導體結構的製造方法，其中該第一導體層與該第二導體層的材料包括鋁矽合金、鋁銅合金或鋁矽銅合金。
7. 如申請專利範圍第5項所述之半導體結構的製造方法，其中該凸塊的材料包括金。
8. 如申請專利範圍第5項所述之半導體結構的製造方法，其中該阻障層的材料包括鈦/氮化鈦(Ti/TiN)、氮化鎢(WN)、鈦鎢合金(TiW)、氮化釕(RuN)、氮化銥(IrN)、氮化鋯(ZrN)、氮化鉿(HfN)或氮化鉭(TaN)。