CN101853829B - 半导体结构及其制造方法 - Google Patents

半导体结构及其制造方法 Download PDF

Info

Publication number
CN101853829B
CN101853829B CN 200910134026 CN200910134026A CN101853829B CN 101853829 B CN101853829 B CN 101853829B CN 200910134026 CN200910134026 CN 200910134026 CN 200910134026 A CN200910134026 A CN 200910134026A CN 101853829 B CN101853829 B CN 101853829B
Authority
CN
China
Prior art keywords
welding pad
composite welding
conductor layer
opening
projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200910134026
Other languages
English (en)
Other versions
CN101853829A (zh
Inventor
江明崇
郑璨耀
林立成
蔡泓祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN 200910134026 priority Critical patent/CN101853829B/zh
Publication of CN101853829A publication Critical patent/CN101853829A/zh
Application granted granted Critical
Publication of CN101853829B publication Critical patent/CN101853829B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Abstract

一种半导体结构及其制造方法，包括衬底、绝缘层、复合焊垫结构、保护层以及凸块。衬底上配置有电路结构。绝缘层覆盖衬底且具有暴露电路结构的第一开口。复合焊垫结构包括依序堆叠的第一导体层、阻挡层以及第二导体层，复合焊垫结构配置于绝缘层上且填满第一开口以电连接电路结构。保护层覆盖复合焊垫结构且具有暴露复合焊垫结构的第二开口。凸块填满第二开口且电连接复合焊垫结构。

Description

半导体结构及其制造方法
技术领域
本发明是有关于一种半导体结构及其制造方法，且特别是有关于一种包括焊垫复合结构与凸块的半导体结构及其制造方法。
背景技术
芯片的封装技术中覆晶封装技术(Flip Chip Package Technology)主要是在芯片的主动表面(active surface)上配置多个焊垫(bonding pad)，并分别在这些焊垫上形成凸块(bump)，使得芯片可以通过焊垫上的凸块电连接至承载器，并通过承载器的内部线路而电连接至外界的电子装置。其中，焊垫可以是铝焊垫，凸块可以是利用打线工艺所形成的金凸块。一般来说，为了在焊垫所在位置以外的地方形成凸块，在芯片上形成多个焊垫之后，可以先在芯片上形成具有暴露出焊垫的开口的绝缘层，再于绝缘层上依序形成与焊垫电连接的导体层、具有暴露出导体层的开口的保护层以及填满开口的凸块，使凸块通过导体层与焊垫电连接。举例来说，可以在铝焊垫与金凸块之间形成一整层的铝金属层，使金凸块通过铝金属层与铝焊垫电连接。
然而，当金凸块通过铝金属层与铝焊垫电连接时，在芯片操作过程中，金凸块中的金很容易在高温高压下扩散至其下的铝金属层而与之发生反应，因而生成金铝介金属化合物(intermetallic compound)且在金凸块与铝金属层的接口处产生裂缝等缺陷。此裂缝会劣化铝金属层与芯片上的绝缘层之间的附着以及铝金属层与铝焊垫之间的附着，进而影响金凸块与铝焊垫之间的电连接。如此一来，将大幅影响半导体元件的使用寿命与可靠度。
发明内容
本发明提供一种半导体结构，使得复合焊垫结构与凸块之间具有良好的电连接。
本发明另提供一种半导体结构的制造方法，以避免凸块的材料与复合焊垫结构的材料形成介金属化合物。
本发明提出一种半导体结构，包括衬底、第一绝缘层、复合焊垫结构、保护层以及凸块。衬底上配置有电路结构。第一绝缘层覆盖衬底且具有暴露电路结构的第一开口。复合焊垫结构包括依序堆叠的第一导体层、阻挡层以及第二导体层，复合焊垫结构配置于第一绝缘层上且填满第一开口以电连接电路结构。保护层覆盖复合焊垫结构且具有暴露复合焊垫结构的第二开口。凸块填满第二开口且电连接复合焊垫结构。
本发明另提出一种半导体结构的制造方法。首先，提供衬底，衬底上已形成有电路结构。接着，于衬底上形成具有第一开口的第一绝缘层，第一开口暴露电路结构。然后，于第一绝缘层上形成复合焊垫结构，复合焊垫结构包括依序堆叠的第一导体层、阻挡层以及第二导体层，且复合焊垫结构填满第一开口以电连接电路结构。而后，于复合焊垫结构上形成保护层，保护层具有暴露复合焊垫结构的第二开口。接着，于保护层上形成凸块，凸块填满第二开口且电连接复合焊垫结构。
在本发明的一实施例中，上述的第一导体层与第二导体层的材料相同。
在本发明的一实施例中，上述的第一导体层与第二导体层的材料包括铝硅合金、铝铜合金或铝硅铜合金。
在本发明的一实施例中，上述的凸块的材料包括金。
在本发明的一实施例中，上述的阻挡层的材料包括钛/氮化钛(Ti/TiN)、氮化钨(WN)、钛钨合金(TiW)、氮化钌(RuN)、氮化铱(IrN)、氮化锆(ZrN)、氮化铪(HfN)或氮化钽(TaN)。
基于上述，本发明的半导体结构包括复合焊垫结构，复合焊垫结构具有插入于其中的阻挡层，阻挡层能避免凸块的材料扩散至复合焊垫结构。如此一来，能避免凸块的材料与复合焊垫结构的材料形成介金属化合物，使得复合焊垫结构与凸块之间具有良好的电连接，进而大幅提升半导体结构的可靠度。
附图说明
图1A至图1D是依照本发明实施例的一种半导体结构的制造方法的而得到的半导体结构的剖面示意图。
附图标号
10：半导体结构
100：衬底
102：电路结构
110：绝缘层
112、142：开口
120：复合焊垫结构
122、128：导体层
126：阻挡层
140：保护层
150：凸块
具体实施方式
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
图1A至图1D是依照本发明的实施例的一种半导体结构的制造方法的流程剖面示意图。
请参照图1A，首先，提供衬底100，衬底100上已形成有电路结构102。衬底100例如是硅衬底、玻璃衬底或其他合适的衬底。
接着，于衬底100上形成具有开口112的绝缘层110，开口112暴露电路结构102。绝缘层110的材料可以是氧化硅、氮化硅、硼硅玻璃(BSG)、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)、上述的组合或其他合适的绝缘材料，其形成方法例如是化学汽相沉积法。
请参照图1B，然后，于绝缘层110上形成复合焊垫结构120，复合焊垫结构120包括依序堆叠的第一导体层122、阻挡层126以及第二导体层128，复合焊垫结构120配置于绝缘层110上且填满开口112以电连接电路结构102。在本实施例中，第一导体层122的材料包括铝，例如是铝硅合金、铝铜合金或铝硅铜合金，其形成方法例如是物理汽相沉积法。阻挡层126的材料例如是钛/氮化钛(Ti/TiN)、氮化钨(WN)、钛钨合金(TiW)、氮化钌(RuN)、氮化铱(IrN)、氮化锆(ZrN)、氮化铪(HfN)或氮化钽(TaN)，其形成方法例如是物理汽相沉积法。第二导体层128的材料包括铝，例如是铝硅合金、铝铜合金或铝硅铜合金，其形成方法例如是物理汽相沉积法。在本实施例中，第一导体层122的材料例如是与第二导体层128的材料相同。再者，在一些实施例中，也可以在电路结构102与第一导体层122之间形成附着层(未图示)，其材料可以是钛或其他合适的材料。
请参照图1C，而后，于复合焊垫结构120上形成保护层140，保护层140具有暴露复合焊垫结构120的开口142。保护层140的材料可以是氧化硅、氮化硅、硼硅玻璃(BSG)、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)、上述的组合或其他合适的绝缘材料，其形成方法例如是化学汽相沉积法。
请参照图1D，接着，于保护层140上形成凸块150，以形成半导体结构10，其中凸块150填满开口142且电连接复合焊垫结构120。在本实施例中，凸块150例如是金凸块，其形成方法例如是电镀。凸块150电连接复合焊电结构120且复合焊电结构120电连接衬底100上的电路结构102，因此凸块150通过焊垫复合结构120电连接电路结构102。如此一来，衬底100可以通过焊垫复合结构120上的凸块150电连接至承载器(未图示)，并通过承载器的内部线路而电连接至外界的电子装置。
在本实施例中，复合焊垫结构具有插入于其中的阻挡层，阻挡层能避免凸块的材料扩散至复合焊垫结构中。举例来说，当复合焊垫结构的导体层的材料为铝铜合金、凸块为金凸块时，复合焊垫结构的阻挡层能避免凸块中的金在高温高压下扩散至复合焊垫结构中，因而避免金与铝铜合金发生反应而形成介金属化合物，以及避免凸块与复合焊垫结构的接口处产生裂缝所导致的复合焊垫结构与绝缘层之间或复合焊垫结构与凸块之间的附着不佳甚至脱落等现象。因此，本实施例的复合焊垫结构与凸块之间具有良好的附着与电连接，进而大幅提升半导体结构的使用寿命与可靠度。
综上所述，复合焊垫结构具有插入于其中的阻挡层，阻挡层能避免凸块的材料扩散至复合焊垫结构中。换言之，复合焊垫结构的阻挡层能避免凸块的材料在高温高压下扩散至复合焊垫结构而与之发生反应，因而避免介金属化合物的形成，以及避免凸块与复合焊垫结构的接口处产生裂缝所导致的复合焊垫结构与绝缘层之间或复合焊垫结构与凸块之间的附着不佳甚至脱落等现象。因此，复合焊垫结构与凸块之间具有良好的附着与电连接，进而大幅提升半导体结构的使用寿命与可靠度。且，半导体结构的制造方法能与现有工艺步骤结合，而无须大幅更动工艺步骤且可降低后段工艺成本。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许之更动与润饰，故本发明的保护范围当视前附的权利要求书范围所界定为准。

Claims (8)

1.一种半导体结构，其特征在于，所述半导体结构包括：
一衬底，其上配置有一电路结构；
一第一绝缘层，配置于所述衬底上且具有一暴露所述电路结构的第一开口；
一复合焊垫结构，包括依序堆叠的一第一导体层、一阻挡层以及一第二导体层，所述第一导体层与所述第二导体层的材料相同，所述复合焊垫结构配置于所述第一绝缘层上且填满所述第一开口以电连接所述电路结构；
一保护层，覆盖所述复合焊垫结构且具有一暴露所述复合焊垫结构的第二开口；以及
一凸块，填满所述第二开口且电连接所述复合焊垫结构。
2.如权利要求1所述的半导体结构，其特征在于，所述第一导体层与所述第二导体层的材料包括铝硅合金、铝铜合金或铝硅铜合金。
3.如权利要求1所述的半导体结构，其特征在于，所述凸块的材料包括金。
4.如权利要求1所述的半导体结构，其特征在于，所述阻挡层的材料包括钛/氮化钛、氮化钨、钛钨合金、氮化钌、氮化铱、氮化锆、氮化铪或氮化钽。
5.一种半导体结构的制造方法，其特征在于，所述方法包括：
提供一衬底，所述衬底上已形成有一电路结构；
于所述衬底上形成一具有一第一开口的第一绝缘层，所述第一开口暴露所述电路结构；
于所述第一绝缘层上形成一复合焊垫结构，所述复合焊垫结构包括依序堆叠的一第一导体层、一阻挡层以及一第二导体层，所述第一导体层与所述第二导体层的材料相同，且所述复合焊垫结构填满所述第一开口以电连接所述电路结构；
于所述复合焊垫结构上形成一保护层，所述保护层具有一暴露所述复合焊垫结构的第二开口；以及
于所述保护层上形成一凸块，所述凸块填满所述第二开口且电连接所述复合焊垫结构。
6.如权利要求5所述的半导体结构的制造方法，其特征在于，所述第一导体层与所述第二导体层的材料包括铝硅合金、铝铜合金或铝硅铜合金。
7.如权利要求5所述的半导体结构的制造方法，其特征在于，所述凸块的材料包括金。
8.如权利要求5所述的半导体结构的制造方法，其特征在于，所述阻挡层的材料包括钛/氮化钛、氮化钨、钛钨合金、氮化钌、氮化铱、氮化锆、氮化铪或氮化钽。
CN 200910134026 2009-04-03 2009-04-03 半导体结构及其制造方法 Active CN101853829B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910134026 CN101853829B (zh) 2009-04-03 2009-04-03 半导体结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910134026 CN101853829B (zh) 2009-04-03 2009-04-03 半导体结构及其制造方法

Publications (2)

Publication Number Publication Date
CN101853829A CN101853829A (zh) 2010-10-06
CN101853829B true CN101853829B (zh) 2012-01-25

Family

ID=42805208

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910134026 Active CN101853829B (zh) 2009-04-03 2009-04-03 半导体结构及其制造方法

Country Status (1)

Country Link
CN (1) CN101853829B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111317A (en) * 1996-01-18 2000-08-29 Kabushiki Kaisha Toshiba Flip-chip connection type semiconductor integrated circuit device
CN1725466A (zh) * 2004-07-22 2006-01-25 台湾积体电路制造股份有限公司 垫重分布层与铜垫重分布层的制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111317A (en) * 1996-01-18 2000-08-29 Kabushiki Kaisha Toshiba Flip-chip connection type semiconductor integrated circuit device
CN1725466A (zh) * 2004-07-22 2006-01-25 台湾积体电路制造股份有限公司 垫重分布层与铜垫重分布层的制造方法

Also Published As

Publication number Publication date
CN101853829A (zh) 2010-10-06

Similar Documents

Publication Publication Date Title
US10867893B2 (en) Semiconductor devices and methods for forming a semiconductor device
JP4308671B2 (ja) ワイヤボンドパッドを有する半導体装置とその製作方法
US6451681B1 (en) Method of forming copper interconnection utilizing aluminum capping film
KR100643065B1 (ko) 솔더링 가능한 패드 및 와이어 본딩 가능한 패드를 구비하는 금속 재배치 층
JP4373866B2 (ja) 半導体装置の製造方法
KR101266335B1 (ko) 플립 칩 장치를 제조하기 위한 구조 및 방법
US8119456B2 (en) Bond pad for wafer and package for CMOS imager
JP5205066B2 (ja) 半導体装置およびその製造方法
JP4775007B2 (ja) 半導体装置及びその製造方法
TW200529384A (en) Semiconductor device and method of manufacturing the same
TW201133736A (en) Semiconductor device including a stress buffer material formed above a low-k metallization system
US8269347B2 (en) Semiconductor chip, electrode structure therefor and method for forming same
US7413974B2 (en) Copper-metallized integrated circuits having electroless thick copper bond pads
JP2007165884A (ja) 熱的および機械的特性が改善されたボンド・パッドを有する集積回路
CN103035604A (zh) 一种倒装芯片封装结构及其制作工艺
KR100514019B1 (ko) 반도체 장치
US20120299187A1 (en) Aluminum Bond Pad With Trench Thinning for Fine Pitch Ultra-Thick Aluminum Products
CN101192581B (zh) 半导体装置及半导体封装体
CN210640232U (zh) 一种半导体结构
US20190259874A1 (en) Wafer based beol process for chip embedding
CN101853829B (zh) 半导体结构及其制造方法
JP2006128353A (ja) 半導体装置及びその製造方法
JP6548187B2 (ja) 半導体装置
CN105226040A (zh) 一种硅基模块的封装结构及其封装方法
TWI479617B (zh) 半導體結構及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant