JP3961335B2 - 半導体集積回路装置 - Google Patents

半導体集積回路装置 Download PDF

Info

Publication number
JP3961335B2
JP3961335B2 JP2002118522A JP2002118522A JP3961335B2 JP 3961335 B2 JP3961335 B2 JP 3961335B2 JP 2002118522 A JP2002118522 A JP 2002118522A JP 2002118522 A JP2002118522 A JP 2002118522A JP 3961335 B2 JP3961335 B2 JP 3961335B2
Authority
JP
Japan
Prior art keywords
wiring layer
integrated circuit
insulating film
circuit device
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002118522A
Other languages
English (en)
Other versions
JP2003318177A (ja
Inventor
岳洋 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002118522A priority Critical patent/JP3961335B2/ja
Priority to TW092109086A priority patent/TWI288972B/zh
Priority to US10/418,151 priority patent/US7081681B2/en
Priority to CNB031225330A priority patent/CN1315188C/zh
Priority to KR10-2003-0024589A priority patent/KR100539040B1/ko
Publication of JP2003318177A publication Critical patent/JP2003318177A/ja
Application granted granted Critical
Publication of JP3961335B2 publication Critical patent/JP3961335B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置に関するもので、特に、半導体基板表面の活性領域（動作領域）の上部に形成された突起電極（バンプ電極）を備える半導体集積回路装置に関するものである。
【０００２】
【従来の技術】
従来から、ダブルメタル構造の半導体集積回路装置が量産されている。この種の半導体集積回路装置は、回路素子部分となる内部の動作領域（活性領域）と、半導体集積回路装置表面に形成されるパッド領域とを含む構成になっている。
【０００３】
動作領域とは、トランジスタ、ダイオード等の回路素子の形成される領域や、回路素子同士を接続する金属配線層（例えば、アルミニウム等の金属配線層）の形成される領域である。
【０００４】
パッド領域とは、半導体集積回路装置と外部接続端子とを接続するための電極（突起電極）が形成されている領域であり、信号の入出力を行うことができる領域である。なお、突起電極は、形成されるピッチ（間隔）によって異なるが、例えば、液晶ドライバーに使用する場合、４０×９０μｍの長方形状であり、５０〜８０μｍピッチで、半導体集積回路装置周辺部に形成されている。
【０００５】
また、通常、突起電極は、動作領域には形成されず、その動作領域の周辺部に設けられている。これは、突起電極と外部接続端子とを接合するとき、例えば、機械的な圧力、または熱ストレス等による応力により、突起電極を介して上記圧力・応力等が動作領域に加えられないようにするためである。
【０００６】
ところで、現在、携帯電話、携帯情報端末等の電子機器の小型軽量化（軽薄短小化）に伴い、それらの機器に搭載される電子部品の高密度化（集積度の増大化）が進んでいる。そのため、半導体集積回路装置における回路素子間を結ぶ金属配線層のパターンは複雑化している上、金属配線層を何層も重ねる多層配線構造が主流となっている。
【０００７】
それに伴い、半導体集積回路装置において外部接続端子と接続するための端子数が５００〜６００個へと至っている。そのため、パッド領域の面積が増大し、半導体集積回路装置のサイズが大きくなってしまい、携帯電話やＰＤＡ（Personal Digital Assistants）等の小型軽量化の流れに逆行する状況になっている。
【０００８】
そこで、半導体集積回路装置の低減化の手法として、半導体集積回路装置の動作領域に突起電極を形成させる『エリアパッド』と呼ばれる手法が提案されている。そして、このようなエリアパッドを用いた半導体集積回路装置の一例として、特開平１１−８２４７号公報（公開日；１９９９年１月１２日）が開示されている。この公報に記載された半導体集積回路装置では、アクティブ素子上に第１配線層・層間膜がこの順で設けられる一方、突起電極下に第２配線層・バリアメタルがこの順で設けられ、さらに上記の層間膜とバリアメタルとが密着膜（絶縁膜）を介して接合されている。そして、この密着膜は、バリアメタルと密着性が高いため、該バリアメタルと層間膜との密着力が向上し、例えばボンディング時のストレス等によって外力が加わってもバリアメタルが下層から剥がれにくい構造となっている。なお、突起電極と電気的な接続を可能にするため、突起電極と第２配線層と間にもバリアメタルを設けられている。
【０００９】
そして、近年では、この『エリアパッド』を使用して作製された、例えば液晶表示用パネルを駆動するための半導体集積回路装置が、テープキャリア（例えば、絶縁性フィルム基板上に金属配線のパターンを形成したテープ）に実装（ボンディング）されるようになっている。このような実装方式は、ＣＯＦ（Chip On FPC(Flexible Printed Circuit)）法と呼ばれている。
【００１０】
図３（ａ）（ｂ）を用いて、ＣＯＦ法による実装工程および実装に用いる部材について説明する。なお、図３（ａ）は後述するＩＬＢ方式により突起電極と金属配線パターンとを接続する前の半導体集積回路装置の概略断面図であり、図３（ｂ）はＩＬＢ方式により突起電極と金属配線パターンとを接続した後の半導体集積回路装置の概略断面図である。
【００１１】
図３（ａ）に示すように、半導体集積回路装置１２１は、その表面に入出力用の端子電極である金属配線層（アルミパッド）１０３を備えている。そして、さらに、金属配線層１０３の底面には突起電極１０７が設けられている。なお、この突起電極１０７は、金属配線層１０３に対し、金（Ａｕ）メッキにより形成され、その厚みは１０〜１８μｍ程度となっている。
【００１２】
一方、半導体集積回路装置１２１が実装される絶縁性フィルム基板１２２は、表面に金属配線パターン（リードフレーム）１２３を備えている。
【００１３】
絶縁性フィルム基板１２２は、ポリイミド樹脂やポリエステル等を主材料とした帯状の部材であり、その両側縁には送り孔が所定の間隔であけられ、長手方向に移動可能となっている。
【００１４】
金属配線パターン１２３は、銅(Ｃｕ)等の導電性物体から構成されており、その表面にはスズ（Ｓｎ）メッキ、Ａｕメッキ等が施されている。なお、金属配線パターン１２３には、インナーリード、アウターリード、中間リード等がある。
【００１５】
そして、ボンディングツール１２４（図３（ａ）参照）を用いて、上記の半導体集積回路装置１２１を絶縁性フィルム基板１２２上に接合（接続）させる。具体的には、図３（ｂ）に示すように、ボンディングツール１２４を用いた熱圧着により、突起電極１０７と金属配線パターン１２３とを接合させている。なお、このような接続方法を一般にＩＬＢ(Inner Lead Bonding)と称している。
【００１６】
ＩＬＢ後、図示はしないが、半導体集積回路装置は、エポキシ樹脂やシリコン樹脂等の材料で樹脂封止される。樹脂封止はノズルにより半導体集積回路装置の周囲に塗布され、リフロー方式等により熱を加えて硬化させる。その後、半導体集積回路装置の実装部をテープキャリアより打ち抜き、個別の半導体集積回路装置（半導体パッケージ）として液晶表示用パネル等に取り付ける。
【００１７】
【発明が解決しようとする課題】
しかしながら、上記した公報の半導体集積回路装置１２１では、次のような問題が発生する可能性がある。
【００１８】
図４（ａ）（ｂ）は、半導体集積回路装置１２１の主要部材のみを図示した概略断面図・概略平面図である。図４（ａ）に示すように、半導体集積回路装置１２１では、第１配線層１０１の上部に、該第１配線層１０１によって生じる段差（第１配線層１０１のピッチＱにより生じる段差）を平坦化にするための（段差補償を担保する）層間絶縁膜１０２が設けられている。そして、この層間絶縁膜１０２は、上記のような平坦化を可能とするため、ＳＯＧ（Spin On Glass）等の硬度の低い特性を有する材料を主材料としている。
【００１９】
また、上記層間絶縁膜１０２上には金属配線層（第２配線層）１０３が設けられるとともに、この第２配線層１０３の一部分（窓空き部１０６）以外を除いて、保護膜１０４が覆うように設けられている。そして、第２配線層１０３は、上記の保護膜１０４・窓空き部１０６上に設けられたバリアメタル１０５を介して突起電極１０７と電気的に接続するようになっている。
【００２０】
ここで、突起電極１０７に金属配線パターン（外部接続端子）を接続するとき、すなわち、突起電極１０７を外部接続端子にボンディングするとき、突起電極１０７にストレスがかかり、第２配線層１０３上の保護膜１０４に亀裂Ｃが入る可能性がある。さらに、この亀裂Ｃが広がり、水分が浸透し腐食を起こす可能性があり、最後には断線等の不具合を発生させる可能性がある。
【００２１】
この亀裂Ｃの原因は、突起電極１０７にストレスが加わった場合、つまり、第２配線層１０３にストレスが加わった場合、硬度の低いＳＯＧ製の層間絶縁膜１０２が撓んでしまうためである。特に、上記撓みは、第１配線層１０１が全く設けられていないときに顕著に現れてしまう。
【００２２】
本発明は、上記のような問題を解決するためになされたものである。そして、その目的は、層間絶縁膜の撓みを軽減させることで、実装時（ボンディング時）に突起電極にストレス等が加わった場合においても保護膜に亀裂が発生しないようにし、断線等の不具合を防止した信頼性の高い半導体集積回路装置を提供することにある。
【００２３】
【課題を解決するための手段】
本発明の半導体集積回路装置は、上記の課題を解決するために、動作領域と電気的に接続された配線が複数並列された第１配線層と、第１配線層を被覆した層間絶縁膜上に形成された第２配線層と、第２配線層上に形成され、かつ少なくとも一部が動作領域と重なるように形成された、外部との電気的接続のための突起電極とを備えた半導体集積回路装置において、上記突起電極の直下の領域における上記配線間のピッチを、突起電極に外部接続端子を接続するときの荷重による上記層間絶縁膜の撓みを防止し得るピッチに設定したことを特徴としている。
【００２４】
上記構成による半導体集積回路装置では、アクティブ素子（トランジスタ等）を備えた動作領域があり、そして、この動作領域には電気的に導通した配線からなる第１配線層が備わっている。そして、この第１配線層と電気的に接続するための第２配線層が層間絶縁膜を介して設けられるようになっている。そして、このような半導体集積回路装置は、例えばリードフレームを備えたテープキャリア等に半導体チップとして実装されることで（ボンディングされることで）、半導体パッケージとなる。
【００２５】
上記のような実装において、半導体集積回路装置を、例えばテープキャリアに押さえつけると、外力（荷重）が層間絶縁膜にかかることになる。すると、この外力によって、例えば硬度の低い材料で構成された層間絶縁膜は撓んでしまうことになる。
【００２６】
しかしながら、本発明の半導体集積回路装置では、突起電極に外部接続端子を接続するときの荷重が特に大きくかかる突起電極の直下の領域において、配線間のピッチの設定を工夫することで、層間絶縁膜の撓みを防止する構成としている。例えば、第１配線層の配線間のピッチ（配線間スペース）を、例えば、従来の配線間のピッチよりも密にすることで、層間絶縁膜中に介在する第１配線層周囲の該第１配線層の体積（総量）を増加させ、上記第１配線層線周囲における層間絶縁膜の体積比率を、従来の層間絶縁膜の体積比率よりも低下させている。つまり、第１配線層の配線間スペースを密にすることで、層間絶縁膜中における第１配線層周囲では、層間絶縁膜の量（総量）が減少する。
【００２７】
そのため、例えば、第１配線の配線を密に設けた領域は、硬度の低い材料の体積割合を減らすことができるので、本発明の半導体集積回路装置における層間絶縁膜は、従来の層間絶縁膜の撓み量よりも小さくなる。その結果、例えば、層間絶縁膜上に設けられた保護膜等に、該層間絶縁膜の撓みに起因する応力等がかからなくなるので、その保護膜に亀裂等が生じなくなる。したがって、上記の保護膜の亀裂等に起因した第２配線層の断線等の不具合を防止することができ、本発明の半導体集積回路装置は信頼性の高い半導体集積回路装置となる。
【００２８】
また、本発明の半導体集積回路装置では、上記の構成に加えて、上記の配線間のピッチが１．５μｍ以下であることが好ましい。
【００２９】
上記の構成によれば、密に配置された第１配線層となり、従来の層間絶縁膜中におけるメタル配線の総量を増加させることになるので、該層間絶縁膜の総量が低減する。
【００３０】
また、本発明の半導体集積回路装置は、上記の課題を解決するために、動作領域と電気的に接続された配線を形成する第１配線層と、第１配線層を被覆した層間絶縁膜上に形成された第２配線層と、第２配線層上に形成され、かつ少なくとも一部が動作領域と重なるように形成された、外部との電気的接続のための突起電極とを備えた半導体集積回路装置において、少なくとも、上記突起電極の直下の領域に、上記層間絶縁膜の強度を補強する疑似配線を設けていることを特徴としている。
【００３１】
上記の構成によれば、荷重が特にかかる直下の領域、すなわち、突起電極に外部接続端子を接続するときの荷重が特に大きくかかる突起電極の直下の領域に、動作領域とは電気的に接続していない疑似配線を層間絶縁膜の強度を補強する構造物として設けるようになっている。その結果、従来に比べて層間絶縁膜の撓み量も小さくなり、例えば、層間絶縁膜上に設けられた保護膜等に、該層間絶縁膜の撓みに起因するストレス（応力等）がかからなくなる。そのため、撓んだ層間絶縁膜による上記保護膜の亀裂等が起きないようになり、第２配線層の断線等の不具合を防止することができる。
【００３２】
また、本発明の半導体集積回路装置では、上記の構成に加えて、上記疑似配線と上記配線との配線間のピッチ、上記配線同士の配線間のピッチ、または上記疑似配線同士の配線間のピッチが１．５μｍ以下であることが好ましい。
【００３３】
上記の構成によれば、密に配置された第１配線層の配線および疑似配線が、層間絶縁膜中に介在することになるので、従来に比べて層間絶縁膜の総量が低減する。
【００３４】
【発明の実施の形態】
本発明の実施の一形態について図１（ａ）（ｂ）・図２に基づいて説明すれば、以下の通りである。なお、本発明はこれに限定されるものではない。
【００３５】
本実施形態における半導体集積回路装置２１では、図２に示すように、拡散層１４（１４ａ・１４ｂ）を含むシリコン基板１１（半導体基板）にシリコン酸化膜１２（半導体基板）が形成されており、このシリコン酸化膜１２上にゲート電極となる導電層としての、例えばポリシリコン膜１３（半導体基板）が形成されている。
【００３６】
シリコン酸化膜１２・ポリシリコン膜１３上には、例えば、低圧ＣＶＤ法によって形成されるＣＶＤ−シリコン酸化膜１５と、ＢＰＳＧ（ボロンリンシリケートガラス）膜１６とがこの順で積層されている。そして、これらＣＶＤ−シリコン酸化膜１５・ＢＰＳＧ膜１６にはコンタクトホールが形成され、そこに、例えばチタンタングステン等からなるバリアメタル１７（１７ａ・１７ｂ）、アルミシリコンやアルミ銅シリコン等のアルミ合金膜やアルミからなるメタル配線としての第１配線層１（１ａ・１ｂ）が形成されてアクティブ素子３０が構成されている。
【００３７】
また、ＢＰＳＧ膜１６・第１配線層（メタル配線）１上には、層間絶縁膜２が形成されている。層間絶縁膜２は、例えば、ＳＯＧ（Spin On Glass）等からなっており、第１配線層１で発生する段差を補償する段差補償膜としての機能を有している。
【００３８】
そして、層間絶縁膜２上には、例えば、突起電極７の金属配線層を形成するための、チタンタングステン等からなるバリアメタル（バリアメタル層）１９が、絶縁膜１８を介して設けられており、さらにバリアメタル１９上には、アルミやアルミ合金等からなる配線から構成された第２配線層（パッドメタル）３が形成されている。なお、絶縁膜１８が設けられている方が好ましいが、なくても構わない。
【００３９】
また、第２配線層３上の所定部位には、ＰＳＧ（リンシリケートガラス）や窒化シリコン膜等からなる保護膜４（４ａ・４ｂ）が形成されている。本実施の形態では、図２に示すように、保護膜（パッシベーション膜）４ａ・４ｂの窓開け部（ＳＲ窓開け部）６が、第２配線層３のエッジ部から例えば２．５〜１０μｍ程度内側に入り込んで形成されている。
【００４０】
そして、第２配線層３・保護膜４ａ・４ｂ上には、チタンやチタンタングステン等の高融点金属からなるバリアメタル５が形成され、このバリアメタル５上に、リードフレーム（不図示）と電気的に接続される突起電極７が形成されている。
【００４１】
なお、上記の半導体集積回路装置２１の製造方法について説明すると、まず、シリコン基板１１にシリコン酸化膜１２を形成した後、上記シリコン酸化膜１２上にポリシリコン膜１３を形成し、ゲート電極を作製する。そして、次に、シリコン基板１１に拡散層１４（１４ａ・１４ｂ）を形成した後、低圧ＣＶＤ法によってＣＶＤ−シリコン酸化膜１５を形成する。続いて、ＣＶＤ−シリコン酸化膜１５上に、常圧でＢＰＳＧ膜１６を形成した後、上記ＣＶＤ−シリコン酸化膜１５およびＢＰＳＧ膜１６をフォトエッチングし、コンタクトホールを形成する。
【００４２】
その後、スパッタ法により、バリアメタル１７（１７ａ・１７ｂ）、第１配線層１を形成した後、ドライエッチングによって上記バリアメタル１７ａ・１７ｂおよび第１配線層１を必要な配線形状に加工する。
【００４３】
次に、ＢＰＳＧ膜１６および第１配線層１に、層間絶縁膜２を形成する。つまり、ＢＰＳＧ膜１６・第１配線層１上に、例えば、化学気相成長法（ＣＶＤ：Chemical Vapor Deposition）により、シリコン酸化膜を形成し、その上に、スピンコーティング（塗布法）によりＳＯＧ膜を全面に形成した後、エッチバックと称する技術によりＳＯＧ膜全面にエッチングしてシリコン酸化膜の凹部にのみＳＯＧ膜を残して表面を平坦化させる。さらに、その上に再度、化学気相成長法によりシリコン酸化膜を形成させることで、層間絶縁膜２を形成する。その後、層間絶縁膜２上に、バリアメタル１９と密着性の高い例えば窒化シリコン膜からなる絶縁膜１８をプラズマＣＶＤ法によって形成する。
【００４４】
次に、層間絶縁膜２・絶縁膜１８にスルーホールＨを形成した後、バリアメタル１９、および第２配線層３を配線として形成する。
【００４５】
その後、例えば、ＩＬＢ法による接合方式を用いる場合は、バリアメタル５を、スパッタ法で第２配線層３および保護膜４ａ・４ｂ上に形成し、その後、バリアメタル５上に電気メッキ法により突起電極７を形成している。
【００４６】
ここで、半導体集積回路装置２１を簡略化して図示した図１（図２のＡ−Ａ線矢視断面図）を用いて、本実施の形態の半導体集積回路装置を説明する。
【００４７】
半導体集積回路装置２１では、図１に示すように、第１配線層１上に層間絶縁膜２を介して第２配線層３が形成されており、この第２配線層３の上部には保護膜４が形成されている。そして、保護膜４には窓開け部６が設けられ、さらに、突起電極７と保護膜４との間にはバリアメタル５が形成されている。そして。突起電極７、バリアメタル５、第２配線層３は電気的に接続されている。
【００４８】
本実施の形態の半導体集積回路装置２１では、層間絶縁膜２における第１配線層１の配線のピッチ（配線間スペースＰ１）が密になっている。つまり、層間絶縁膜２における第１配線層１の総量を増加させることで、第１配線層１の周囲における層間絶縁膜２（例えば、硬度が低く撓みの原因となる層間絶縁膜）の総量を低減（削減）させている。
【００４９】
そして、上記の配線間スペースＰ１は、１．５μｍ以下であることが好ましい。この数値は、実際に、ＣＯＦ方式により半導体集積回路装置２１を実装し、第２配線層３上の保護膜４に発生する亀裂Ｃの有無を確認する評価方法により算出した数値である。評価結果によると、配線間スペースＰ１が３．６μｍでは９０％以上の確率で亀裂Ｃが発生し、２．１μｍでも２０％程度の確率で発生した。しかし、配線間スペースＰ１が１．５μｍでは発生率０％であったためこの数値を採用した。
【００５０】
以上のように、本実施の形態の半導体集積回路装置２１では、突起電極７の下方（直下領域）に位置する第１配線層１の配線間スペースＰ１は、密に配置されており、望ましくは１．５μｍ以下で配置されている。
【００５１】
かかるように、配線間スペースＰ１にて半導体集積回路装置２１を形成すると、ＣＯＦ方式によって、金属配線パターン（リードフレーム；図３（ａ）（ｂ）参照）と突起電極７とを接続するときのストレス（荷重等）で撓んでしまう層間絶縁膜２の総量を削減することができる。つまり、図１（ａ）に示すように、密に配置された第１配線層１を、例えば層間絶縁膜２の底面上に広がる一面の硬度の高い金属配線層とみなすと、従来の層間絶縁膜１０２（図４（ａ）参照）の厚みに比べて、本実施の形態の層間絶縁膜２の厚みは、擬似的に薄くなったことになる。このように厚みが薄くなることは、すなわち、層間絶縁膜２の総量が低減したことになる。すると、一般的に、層間絶縁膜２の総量の低減に比例して、従来に比べて層間絶縁膜２の撓み量も小さくなる。その結果、層間絶縁膜２の撓みによって生じる保護膜４の亀裂Ｃ（図４（ａ）参照）を防止することができる。
【００５２】
したがって、例えば、第２配線層３に対して保護膜４の亀裂Ｃが広がることに起因した水分等の染み込みや、水分が染み込んだ箇所に電流が流れることによる腐食を防止でき、結果として断線等の発生を抑制することができる（断線不良を軽減できる）。
【００５３】
本発明の半導体集積回路装置は、要は、層間絶縁膜２中に介在する第１配線層１の配線・ダミー配線９を密に設けることで、従来に比べて、層間絶縁膜２の総量を削減できればよい。
【００５４】
また、本実施の形態の半導体集積回路装置２１では、例えば、第２配線層３の下方（直下領域）に位置する第１配線層１が形成されていない場合、電気的に未接続である第１配線層１のダミー配線（疑似配線）９を設けてもよい。なお、上記の第１配線層１が、全く第２配線層３の下方に設けられていない構成でもよい。
【００５５】
つまり、ダミー配線９を設けることによって、第１配線層１の配線間スペースＰ２（第１配線層１の配線とダミー配線９との間隔）を密になるようにしている。なお、ダミー配線９と第１配線層１の配線との配線間スペースＰ２は上記のＰ１同様、１．５μｍ以下であることが好ましい。
【００５６】
ダミー配線９を形成させることとは、荷重が特にかかる直下の領域、すなわち、突起電極７に外部接続端子を接続するときの荷重が特に大きくかかる該突起電極７の直下の層間絶縁膜２の領域に、ダミー配線９を層間絶縁膜２の強度を補強する構造物として設けることになる。その結果、従来に比べて層間絶縁膜の撓み量も小さくなり、層間絶縁膜２上に設けられた保護膜４に入る亀裂を防止でき、保護膜４の亀裂Ｃの発生率を軽減させ、断線等の不具合を軽減できる。
【００５７】
なお、上記の第１配線層１同士の配線間スペースＰ１と、第１配線層１とダミー配線９との配線間スペースＰ２との両方を密に配置し、望ましくは１．５μｍ以下の間隔にすることが好ましい。本実施の形態の半導体集積回路装置では、要は、層間絶縁膜２の強度を補助する部材を設けることで、従来に比べて、層間絶縁膜２の撓みを低減できればよい。
【００５８】
そして、第１配線層１同士の配線間スペースＰ１、ダミー配線９と第１配線層１との配線間スペースＰ２、またはダミー配線９同士の配線間スペース（不図示）が１．５μｍ以下であることが好ましく、さらに、望ましくは、上記３種類の配線間スペースの全てが１．５μｍ以下であることが好ましい。
【００５９】
また、層間絶縁膜２の膜圧が１３５０ｎｍ程度であり、第１配線層１の配線の膜圧が９００ｎｍ程度であるときに、配線間スペースが１．５μｍ以下であることが好ましい。
【００６０】
また特に、突起電極７直下の領域、すなわち、層間絶縁膜２中の下層に第１配線層１が形成されている領域における層間絶縁膜２の膜圧が４５０ｎｍ程度であり、その層間絶縁膜２の直下における第１配線層１の配線の膜圧が９００ｎｍ程度であることが好ましい。すなわち、突起電極７の直下における層間絶縁膜２の体積と第１配線層１の体積とが、上記の膜厚の比と同一となっている。
【００６１】
また、ダミー配線９の材質は、硬度が高ければ、特に限定するものではない。
【００６２】
また、本実施の形態の半導体集積回路装置２１では、第２配線層３上にバリアメタル５を介して、外部接続端子と接続する突起電極７が設けられているが、この突起電極７の面積は、第２配線層３の面積よりも大きくなっている。
【００６３】
また、半導体集積回路装置２１では、例えば、ＳＯＧのような柔らかい素材で構成されている層間絶縁膜２であったとしても、本実施の形態の半導体集積回路装置では、層間絶縁膜２の撓みを抑制できる。
【００６４】
また、半導体集積回路装置は、以下のように表現することもできる。
【００６５】
半導体集積回路装置は、半導体素子（回路素子）が形成された総量である動作領域と半導体基板と、左記半導体基板上に形成され、上記動作領域と電気的に接続された第１配線層と、第１配線層と絶縁膜である層間膜を介して形成された第２配線層と少なくとも一部が動作領域と重なるように形成された、外部との電気的接続のための突起電極を備える半導体集積回路装置において、上記突起電極の直下に第１配線層を密に形成していることを特徴としている。
【００６６】
また、半導体集積回路装置は、上記第２配線層(第２配線層の電極パッド；パッドメタル)直下の第１配線層の配線間スペースは１．５μｍ以下であることを特徴としている。
【００６７】
また、半導体集積回路装置は、上記第２配線直下に第１配線層が形成されていない構造である場合はダミー配線層を形成することを特徴としている。
【００６８】
また、半導体集積回路装置は、上記ダミー配線間のスペースは１．５μｍ以下であることを特徴としている。
【００６９】
また、上記突起電極の面積が、第２配線層（電極パッド）の面積より大きいことを特徴としている。
【００７０】
【発明の効果】
以上のように、本発明の半導体集積回路装置は、動作領域と電気的に接続された配線が複数並列された第１配線層と、第１配線層を被覆した層間絶縁膜上に形成された第２配線層と、第２配線層上に形成され、かつ少なくとも一部が動作領域と重なるように形成された、外部との電気的接続のための突起電極とを備えた半導体集積回路装置において、上記突起電極の直下の領域における上記配線間のピッチを、突起電極に外部接続端子を接続するときの荷重による上記層間絶縁膜の撓みを防止し得るピッチに設定した構成である。
【００７１】
これによると、例えば、第１配線の配線を密に設けた領域は、硬度の低い材料の体積割合を減らすことができるので、本発明の半導体集積回路装置における層間絶縁膜は、従来の層間絶縁膜の撓み量よりも小さくなる。その結果、例えば、層間絶縁膜上に設けられた保護膜等に、該層間絶縁膜の撓みに起因する応力等がかからなくなるので、その保護膜に亀裂等が生じなくなる。したがって、上記の保護膜の亀裂等に起因した第２配線層の断線等の不具合を防止することができ、本発明の半導体集積回路装置は信頼性の高い半導体集積回路装置となるという効果を奏する。
【００７２】
また、本発明の半導体集積回路装置では、上記の構成に加えて、上記の配線間のピッチが１．５μｍ以下であることが好ましい。
【００７３】
これによると、密に配置された第１配線層となり、従来の層間絶縁膜中におけるメタル配線の総量を増加させることになるので、該層間絶縁膜の総量が低減する。
【００７４】
また、本発明の半導体集積回路装置は、動作領域と電気的に接続された配線を形成する第１配線層と、第１配線層を被覆した層間絶縁膜上に形成された第２配線層と、第２配線層上に形成され、かつ少なくとも一部が動作領域と重なるように形成された、外部との電気的接続のための突起電極とを備えた半導体集積回路装置において、少なくとも、上記突起電極の直下の領域に、上記層間絶縁膜の強度を補強する疑似配線を設けている構成である。
【００７５】
これによると、突起電極に外部接続端子を接続するときの荷重が特に大きくかかる突起電極の直下の領域に、動作領域とは電気的に接続していない疑似配線を層間絶縁膜の強度を補強する構造物として設けるようになっている。その結果、従来に比べて層間絶縁膜の撓み量も小さくなり、例えば、層間絶縁膜上に設けられた保護膜等に、該層間絶縁膜の撓みに起因するストレス（応力等）がかからなくなる。そのため、撓んだ層間絶縁膜による上記保護膜の亀裂等が起きないようになり、第２配線層の断線等の不具合を防止することができるという効果を奏する。
【００７６】
また、本発明の半導体集積回路装置では、上記の構成に加えて、上記疑似配線と上記配線との配線間のピッチ、上記配線同士の配線間のピッチ、または上記疑似配線同士の配線間のピッチが１．５μｍ以下であることが好ましい。
【００７７】
これによると、密に配置された第１配線層の配線および疑似配線が、層間絶縁膜中に介在することになるので、従来に比べて層間絶縁膜の総量が低減するという効果を奏する。
【図面の簡単な説明】
【図１】図１（ａ）は本発明の実施の一形態に係る半導体集積回路装置の要部を示す概略断面図（後述の図２のＡ−Ａ線矢視断面図）であり、図１（ｂ）は図１（ａ）の概略平面図である。
【図２】図１（ａ）の半導体集積回路装置の詳細な断面図である。
【図３】図３（ａ）はＩＬＢ方式により突起電極と金属配線パターンとを接続する前の半導体集積回路装置の概略断面図であり、図３（ｂ）はＩＬＢ方式により突起電極と金属配線パターンとを接続した後の半導体集積回路装置の概略断面図である。
【図４】図４（ａ）は従来の半導体集積回路装置の要部を示す概略断面図であり、図４（ｂ）は図４（ａ）の概略平面図である。
【符号の説明】
１ 第１配線層
２ 層間絶縁膜
３ 第２配線層
４ 保護膜
５ バリアメタル
７ 突起電極
９ ダミー配線（疑似配線）
１１ 半導体基板
２１ 半導体集積回路装置
３０ アクティブ素子
１２３ 外部接続端子

Claims (2)

  1. 動作領域と電気的に接続された配線が複数並列された第１配線層と、第１配線層を被覆した層間絶縁膜上に形成された第２配線層と、第２配線層上に形成され、かつ少なくとも一部が動作領域と重なるように形成された、外部との電気的接続のための突起電極とを備えた半導体集積回路装置において、
    上記突起電極の直下の領域における上記配線間のピッチを、１．５μｍ以下に設定したことを特徴とする半導体集積回路装置。
  2. 動作領域と電気的に接続された配線を形成する第１配線層と、第１配線層を被覆した層間絶縁膜上に形成された第２配線層と、第２配線層上に形成され、かつ少なくとも一部が動作領域と重なるように形成された、外部との電気的接続のための突起電極とを備えた半導体集積回路装置において、
    少なくとも、上記突起電極の直下の上記第１配線層が形成されている領域に、上記層間絶縁膜の強度を補強する疑似配線を設けるとともに、上記疑似配線と上記第１配線層における配線との配線間のピッチ、上記第１配線層における配線同士の配線間のピッチ、または上記疑似配線同士の配線間のピッチを、１．５μｍ以下に設定したことを特徴とする半導体集積回路装置。
JP2002118522A 2002-04-19 2002-04-19 半導体集積回路装置 Expired - Lifetime JP3961335B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002118522A JP3961335B2 (ja) 2002-04-19 2002-04-19 半導体集積回路装置
TW092109086A TWI288972B (en) 2002-04-19 2003-04-18 Semiconductor integrated circuit device
US10/418,151 US7081681B2 (en) 2002-04-19 2003-04-18 Semiconductor integrated circuit device for preventing warping of an insulating film therein
CNB031225330A CN1315188C (zh) 2002-04-19 2003-04-18 半导体集成电路装置
KR10-2003-0024589A KR100539040B1 (ko) 2002-04-19 2003-04-18 반도체 집적 회로 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002118522A JP3961335B2 (ja) 2002-04-19 2002-04-19 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JP2003318177A JP2003318177A (ja) 2003-11-07
JP3961335B2 true JP3961335B2 (ja) 2007-08-22

Family

ID=29207867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002118522A Expired - Lifetime JP3961335B2 (ja) 2002-04-19 2002-04-19 半導体集積回路装置

Country Status (5)

Country Link
US (1) US7081681B2 (ja)
JP (1) JP3961335B2 (ja)
KR (1) KR100539040B1 (ja)
CN (1) CN1315188C (ja)
TW (1) TWI288972B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005120543A1 (en) 2004-06-08 2005-12-22 Flamma, S.P.A. Compositions containing d-carnosine
JP2006339406A (ja) * 2005-06-02 2006-12-14 Renesas Technology Corp 半導体装置
US7566647B2 (en) * 2006-07-12 2009-07-28 United Microelectronics Corp. Method of disposing and arranging dummy patterns
JP2009111333A (ja) * 2007-10-12 2009-05-21 Panasonic Corp 半導体装置
JP5014945B2 (ja) * 2007-10-17 2012-08-29 シャープ株式会社 半導体装置
JP2009124099A (ja) * 2007-10-24 2009-06-04 Panasonic Corp 半導体チップの電極構造
US20100264522A1 (en) * 2009-04-20 2010-10-21 Chien-Pin Chen Semiconductor device having at least one bump without overlapping specific pad or directly contacting specific pad
JP5296116B2 (ja) * 2011-02-16 2013-09-25 シャープ株式会社 半導体装置
US8426984B2 (en) * 2011-09-13 2013-04-23 Chipbond Technology Corporation Substrate structure with compliant bump and manufacturing method thereof
US9385100B1 (en) * 2014-03-21 2016-07-05 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with surface treatment and method of manufacture thereof
KR102454892B1 (ko) 2015-12-09 2022-10-14 삼성전자주식회사 반도체 칩, 이를 포함하는 반도체 패키지, 및 반도체 칩의 제조 방법
US11259406B2 (en) * 2018-11-21 2022-02-22 Synaptics Incorporated Flexible connector for a display device
US11224132B2 (en) 2019-09-06 2022-01-11 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3022565B2 (ja) * 1988-09-13 2000-03-21 株式会社日立製作所 半導体装置
JPH05206298A (ja) * 1992-01-28 1993-08-13 Fujitsu Ltd 半導体装置の製造方法
JPH06216277A (ja) * 1993-01-20 1994-08-05 Hitachi Ltd 半導体装置およびその半導体装置を組み込んだｉｃカード
JPH08213422A (ja) 1995-02-07 1996-08-20 Mitsubishi Electric Corp 半導体装置およびそのボンディングパッド構造
JP3463961B2 (ja) * 1995-03-20 2003-11-05 富士通株式会社 半導体装置
JP3135039B2 (ja) * 1995-11-15 2001-02-13 日本電気株式会社 半導体装置
JPH10163317A (ja) * 1996-11-28 1998-06-19 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3159108B2 (ja) * 1997-03-27 2001-04-23 ヤマハ株式会社 半導体装置とその製造方法
JP3638778B2 (ja) * 1997-03-31 2005-04-13 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
KR100295240B1 (ko) * 1997-04-24 2001-11-30 마찌다 가쯔히꼬 반도체장치
CN1146976C (zh) * 1997-10-30 2004-04-21 株式会社日产制作所 半导体装置及其制造方法
JP3403689B2 (ja) * 1999-06-25 2003-05-06 沖電気工業株式会社 半導体装置
US6459156B1 (en) * 1999-12-22 2002-10-01 Motorola, Inc. Semiconductor device, a process for a semiconductor device, and a process for making a masking database

Also Published As

Publication number Publication date
KR20030083596A (ko) 2003-10-30
CN1315188C (zh) 2007-05-09
TWI288972B (en) 2007-10-21
CN1452243A (zh) 2003-10-29
US7081681B2 (en) 2006-07-25
JP2003318177A (ja) 2003-11-07
US20030197272A1 (en) 2003-10-23
KR100539040B1 (ko) 2005-12-27
TW200403020A (en) 2004-03-01

Similar Documents

Publication Publication Date Title
KR100419813B1 (ko) 반도체 장치 및 그 제조 방법
JP2916326B2 (ja) 半導体装置のパッド構造
TWI281719B (en) Semiconductor device
USRE46466E1 (en) Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices
JP3961335B2 (ja) 半導体集積回路装置
US8105934B2 (en) Bump structure for a semiconductor device and method of manufacture
JP2000114309A (ja) 半導体装置のボンディングパッド構造
US8269347B2 (en) Semiconductor chip, electrode structure therefor and method for forming same
US9196580B2 (en) Semiconductor device and semiconductor package containing the same
US20060043605A1 (en) Semiconductor device
JP2007214349A (ja) 半導体装置
CN100456466C (zh) 半导体装置
US20030173108A1 (en) Semiconductor device and method of manufacturing the same, circuit board and electronic equipment
JP3481415B2 (ja) 半導体装置及びその製造方法
JP5324121B2 (ja) 半導体装置の製造方法
KR100551519B1 (ko) 반도체 장치
US20060170087A1 (en) Semiconductor device
JP2016219749A (ja) 半導体装置および半導体装置の製造方法
JP2003347338A (ja) 半導体装置
JP5153225B2 (ja) 半導体装置及びその製造方法
JPH11354562A (ja) 半導体装置及び実装体
JPH0823008A (ja) 半導体装置の接続用パッド構造
JPH04297042A (ja) 半導体装置
JPH07202066A (ja) 半導体の実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070411

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070516

R150 Certificate of patent or registration of utility model

Ref document number: 3961335

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130525

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140525

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term