JP4525143B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4525143B2
JP4525143B2 JP2004109793A JP2004109793A JP4525143B2 JP 4525143 B2 JP4525143 B2 JP 4525143B2 JP 2004109793 A JP2004109793 A JP 2004109793A JP 2004109793 A JP2004109793 A JP 2004109793A JP 4525143 B2 JP4525143 B2 JP 4525143B2
Authority
JP
Japan
Prior art keywords
protective film
external connection
semiconductor device
pad
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004109793A
Other languages
English (en)
Other versions
JP2005294676A (ja
Inventor
毅 濱谷
正司 舩越
篤人 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004109793A priority Critical patent/JP4525143B2/ja
Publication of JP2005294676A publication Critical patent/JP2005294676A/ja
Application granted granted Critical
Publication of JP4525143B2 publication Critical patent/JP4525143B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は半導体装置の組立工程であるワイヤボンドの衝撃による外部接続電極（以下、パッドと記す）周辺、特にパッドを覆う保護膜のクラック防止を実現する半導体装置に関するものである。
従来、ワイヤーボンド等を介して外部へ接続するための半導体素子の各パッドは、その各パッド内にワイヤーボンドされ、ワイヤーボンドがパッドをはみ出すことはなかった。しかしながら、微細化技術の進展に伴い、ワイヤーボンド等の接合技術も狭ピッチ化が進み、もはや各パッド内に接合が収まらなくなってきた。しかし、各パッドを覆う保護膜が厚く、強度があるため、たとえワイヤーボンドが各パッドをはみ出しても、保護膜にクラックが発生することはなかった。
図２は、従来の半導体装置におけるパッド周辺の構成図であり、図２（ａ）は平面図、図２（ｂ）は図２（ａ）の平面図に示すＸ−Ｙでの断面図である。図２において、パッドは下層メタル１と、その上に形成されたバリアメタル２と、さらにその上に形成された最上層メタル３とから構成され、下層メタル１とその下の他層との間には層間絶縁膜４があり、隣接するパッドの下層メタル１間には配線間絶縁膜５が形成されている。下層メタル１上には、パッド部分を開口して、配線間絶縁膜５上に１層目の保護膜６が形成され、最上層メタル３上には、パッド部分を開口して、保護膜６上に最上層の保護膜７が形成されている。パッド部分の開口部８以外は、最上層メタル３と重なりを持った状態で全面が保護膜７で覆われている。
このようなパッド周辺は、その一方で、拡散プロセスの微細化技術により、配線遅延の問題が顕著になってきており、その配線間遅延を小さくするため、配線間に挟まれている絶縁膜に誘電率の低い絶縁膜（低誘電率膜）を採用しようとしている。
しかしながら、誘電率が３．０以下を実現する低誘電率膜は、従来から採用されていたシリコン酸化膜よりも機械的強度が大きく低下する。これは半導体素子の回路形成を担う拡散工程が完了した後の半導体素子のパッケージングを担う組立工程、特にワイヤボンド工程で問題となる。具体的には、次のようなことである。層間絶縁膜の機械的強度が十分でないため、半導体素子に形成されているパッド上にワイヤボンドを行うと、ワイヤボンドの衝撃荷重が層間絶縁膜や保護膜を大きく変形させる。その変形が層間絶縁膜や保護膜にクラックを発生させ、パッド剥がれや層間剥離による信頼性不良の原因となる。
そこで、従来はパッド直下に層間絶縁膜を挟んでメタル層を形成し、そのメタル層とパッドをビアで接続することで、ワイヤボンドにより層間絶縁膜へ与える衝撃をメタル層が受け止め、さらに衝撃でメタル層が衝撃の印加方向へ変形しようとするのをビアが支えるようになり、パッド直下に成膜された層間絶縁膜の機械的強度の低下を補うような半導体装置を形成している（例えば、特許文献１参照）。
特開２０００−１１４３０９号公報
しかしながら、更なる拡散プロセスの微細化に伴い、平坦化技術が進み、平坦化するため機械的化学研磨（以下、ＣＭＰと記す）により保護膜の薄膜化が可能となってきた。このことから上記のパッド構造では、もはや保護膜のクラックを防止することが困難になってきた。また、狭パッドピッチ化に伴い、接合性の向上も要求されてきている。
本発明は上記従来の課題を解決するもので、接合性の低下をすること無く、かつパッド周辺の保護膜のクラックを防止する半導体装置を提供することを目的とする。
この課題を解決するために本発明は、外部接続電極の外側に保護膜の開口を形成し、保護膜の開口形状は、パッドとパッドの隣接する全てのパッドを含む帯状に開口されており、そのパッドとパッドの間には、矩形状の保護膜が形成されている。またパッド自身は、コーナー部が切断され、面取りされていることを特徴とするものである。
従来、最上層メタルのパッドの縁部に重なって、保護膜がパッド領域だけ開口されていたが、本発明の半導体装置は、保護膜の開口をパッドの外側つまりパッドサイズより大きく、パッドと離間させることにより、ボンディング時のパッド端の保護膜のクラックを防ぐことができる。さらに、保護膜の開口形状をパッドとパッドの隣接する全てのパッドを含む帯状に開口して、パッドと保護膜との間の溝に不純物等が溜まるのを防ぐことにより、接合性の低下を防ぐことができる。また、パッドメタルのコーナー部を切断し、面取りをすることにより、むき出しのパッドメタルのコーナー部のメタルが千切れるのを防ぎ、これにより、パッド上へのメタル片の不着による接合性の低下を防ぎ、このメタル片がパッドとパッドの間に不着した場合に生じるパッドとパッド間のショートも防ぐことができる。次に、パッドとパッドの間に、矩形状の保護膜を形成することにより、例えば、ボンディングによりパッドメタルが伸びたとしても、この矩形状の保護膜によりパッドとパッドとの間の絶縁性を保つことができる。
以上のように、ワイヤボンドの衝撃に対し、接合性の低下をすることなく、パッド周辺の保護膜のクラックを防止することができる。その結果、半導体の特性を向上することが可能となる。また、従来と製造方法が同じであり、本発明のパッド構造特有のプロセスを追加する必要がなく、マスクのみの変更で可能なため、従来と同様の拡散期間で製造可能である。
以下、本発明の半導体装置の実施形態について、図面に基づき詳細に説明する。
図１は、本発明の一実施形態における半導体装置のパッド周辺の構成図であり、図１（ａ）は平面図、図１（ｂ）は図１（ａ）の平面図に示すＸ−Ｙでの断面図である。図１において、パッドは下層メタル１と、その上に形成されたバリアメタル２と、さらにその上に形成された最上層メタル３とから構成され、下層メタル１とその下の他層との間には層間絶縁膜４があり、隣接するパッドの下層メタル１間には配線間絶縁膜５が形成されている。下層メタル１上には、パッド部分を開口して、配線間絶縁膜５上に１層目の保護膜６が形成されている。保護膜６は、下層メタル１上にパッド部分を開口部１０として開口して設けられ、下層メタル１上に重なりを持ち形成される。最上層の保護膜９は、最上層メタル３、つまりパッド領域と重ならないように離間して、パッド領域が隣接対向する方向以外には、パッド領域を帯状に開口したような形状で形成されている。さらに保護膜９は、隣接するパッドとパッドの間においては、島状に形成されている。島状の具体的な形としては、矩形状とし、矩形状の長手方向寸法は、望ましくは対向するパッドである最上層メタル３の幅と同等もしくは幅以上とする。つまり、保護膜９は、パッド領域と離間して、帯状に開口した第１の保護膜９ａと、パッドとパッドの間に島状に形成された第２の保護膜９ｂとからなる。保護膜９としては、ＳｉＮ膜、またはＳｉＮとＳｉＯ2の２層膜を用いる。
保護膜９が、最上層メタル３と重ならないで開口して形成されていることから、最上層メタル３と保護膜９との間の溝に不純物等が入ったとしても、特定のパッドに溜まらず排出しやすくなっている。このことから不純物等による接合性の低下を防ぐことができる。
また、パッドとパッドの間に矩形状の保護膜９が形成されており、これはパッドとパッドの間を絶縁するためのものである。例えば、ボンディング時に最上層メタル３が隣接するパッドへ伸びていくのを遮断する働きをする。矩形状の長手方向寸法を最上層メタル３の幅と同等もしくは幅以上とすることにより、確実に絶縁できる。一方、パッド形状は最上層メタル３のコーナー部を切断し、面取りされている。このことにより、むき出しの最上層メタル３が千切れて、最上層メタル３の切れ端がパッド上への付着による接合性の低下、あるいはパッドとパッド間に付着することによるショートを防ぐことができる。
本発明は、拡散プロセスの微細化に伴い、平坦化技術が進み、保護膜の薄膜化、狭パッドピッチ化に伴い、保護膜のクラックを防止するのに適しているが、従来の半導体装置においても、ボンディングや検査で保護膜のクラックが発生するような場合には、利用可能である。
本発明の一実施形態における半導体装置のパッド周辺の構成図であり、（ａ）は平面図、（ｂ）は（ａ）のＸ−Ｙ断面図 従来の半導体装置におけるパッド周辺の構成図であり、（ａ）は平面図、（ｂ）は（ａ）のＸ−Ｙ断面図
符号の説明
１ 下層メタル
２ バリアメタル
３ 最上層メタル
４ 層間絶縁膜
５ 配線間絶縁膜
６ 保護膜
９ 保護膜

Claims (9)

  1. 導電層からなる複数の外部接続電極と、
    前記外部接続電極同士が隣接する方向と平行方向に伸びるように形成され、前記外部接続電極と離間して開口が帯状の第１の保護膜と、
    隣接する前記外部接続電極間に、前記外部接続電極と離間して形成された島状の第２の保護膜とを備え、
    前記第１の保護膜と前記第２の保護膜とは離間していることを特徴とする半導体装置。
  2. 前記第２の保護膜を矩形状にしたことを特徴とする請求項１記載の半導体装置。
  3. 矩形状の前記第２の保護膜の長手方向寸法を対向する前記外部接続電極の幅と同等もしくは幅以上とすることを特徴とする請求項１または２記載の半導体装置。
  4. 前記外部接続電極のコーナー部を切断し、面取りすることを特徴とする請求項１記載の半導体装置。
  5. 前記第１の保護膜と前記第２の保護膜は、ＳｉＮ、またはＳｉＮとＳｉＯ2の２層からなる請求項１から請求項４のいずれかに記載の半導体装置。
  6. 前記帯状の開口は、隣接する全ての外部接続電極を含むことを特徴とする請求項１から請求項５のいずれかに記載の半導体装置。
  7. 前記第１の保護膜および前記第２の保護膜は、前記外部接続電極と重ならないように形成されていることを特徴とする請求項６に記載の半導体装置。
  8. 層間絶縁膜と、
    前記層間絶縁膜上に形成された複数の下層メタルと、
    前記下層メタル上に形成されたバリアメタルと、
    前記バリアメタル上に形成された最上層メタルと、隣接する前記下層メタル間に形成された配線間絶縁膜と、
    前記下層メタルのパッド部分を開口するように、前記配線間絶縁膜上に形成された１層目の保護膜とを備え、
    前記１層目の保護膜上に形成された最上層の保護膜は、前記最上層メタルと重ならないように離間して、前記最上層メタル同士が隣接する方向と平行方向に伸びるように、前記最上層メタルを帯状に開口したような形状で形成され、かつ前記最上層の保護膜は、隣接する前記最上層メタル間においては、島状に形成されていることを特徴とする半導体装置。
  9. 導電層からなる複数の外部接続電極と、
    前記外部接続電極と離間して開口が帯状の第１の保護膜と、
    隣接する前記外部接続電極間に、前記外部接続電極と離間して形成された島状の第２の保護膜とを備え、
    前記第１の保護膜は、前記第２の保護膜の長手方向とは垂直方向に伸びるように形成され、
    前記第１の保護膜と前記第２の保護膜とは離間していることを特徴とする半導体装置。
JP2004109793A 2004-04-02 2004-04-02 半導体装置 Expired - Fee Related JP4525143B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004109793A JP4525143B2 (ja) 2004-04-02 2004-04-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004109793A JP4525143B2 (ja) 2004-04-02 2004-04-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2005294676A JP2005294676A (ja) 2005-10-20
JP4525143B2 true JP4525143B2 (ja) 2010-08-18

Family

ID=35327244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004109793A Expired - Fee Related JP4525143B2 (ja) 2004-04-02 2004-04-02 半導体装置

Country Status (1)

Country Link
JP (1) JP4525143B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034472A (ja) * 2006-07-26 2008-02-14 Sony Corp 半導体装置及びその製造方法
JP5098655B2 (ja) * 2008-01-18 2012-12-12 富士通セミコンダクター株式会社 電子装置
JP7361566B2 (ja) * 2019-10-25 2023-10-16 エイブリック株式会社 半導体装置およびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62261136A (ja) * 1986-05-07 1987-11-13 Nec Corp 半導体装置
JPH0536696A (ja) * 1990-12-20 1993-02-12 Toshiba Corp 半導体装置およびその製造方法
JPH0936166A (ja) * 1995-07-13 1997-02-07 Samsung Electron Co Ltd ボンディングパッド及び半導体装置
JP2002299370A (ja) * 2001-03-30 2002-10-11 Fujitsu Quantum Devices Ltd 高周波半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62261136A (ja) * 1986-05-07 1987-11-13 Nec Corp 半導体装置
JPH0536696A (ja) * 1990-12-20 1993-02-12 Toshiba Corp 半導体装置およびその製造方法
JPH0936166A (ja) * 1995-07-13 1997-02-07 Samsung Electron Co Ltd ボンディングパッド及び半導体装置
JP2002299370A (ja) * 2001-03-30 2002-10-11 Fujitsu Quantum Devices Ltd 高周波半導体装置

Also Published As

Publication number Publication date
JP2005294676A (ja) 2005-10-20

Similar Documents

Publication Publication Date Title
JP5334459B2 (ja) 半導体装置およびその製造方法
JP5443827B2 (ja) 半導体装置
JP5205066B2 (ja) 半導体装置およびその製造方法
US20020043723A1 (en) Semiconductor device and manufacturing method thereof
KR100580970B1 (ko) 반도체장치
US20060267008A1 (en) Semiconductor bond pad structures and methods of manufacturing thereof
JP4946436B2 (ja) 半導体装置及びその製造方法
US20070029641A1 (en) Semiconductor device
US9972555B2 (en) Semiconductor device and method of manufacturing same
JP2011146563A (ja) 半導体装置
JP6731777B2 (ja) チップコンデンサ
JP4645398B2 (ja) 半導体装置およびその製造方法
JP2007214349A (ja) 半導体装置
JP3961335B2 (ja) 半導体集積回路装置
US6579734B2 (en) Wire bonding method
KR20000018729A (ko) 다층 금속배선을 갖는 반도체소자의 패드 및 그 제조방법
JP4525143B2 (ja) 半導体装置
JP2009176833A (ja) 半導体装置とその製造方法
TWI423329B (zh) 保護層結構及其製作方法
JP4759229B2 (ja) 半導体装置
JP2005327913A (ja) 半導体装置
JP5702844B2 (ja) 半導体装置
JP6435562B2 (ja) 半導体装置および半導体装置の製造方法
JP2005223173A (ja) 半導体装置およびその製造方法
JPH06349886A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070219

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100511

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100524

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees