JP2002299370A - 高周波半導体装置 - Google Patents

高周波半導体装置

Info

Publication number
JP2002299370A
JP2002299370A JP2001099959A JP2001099959A JP2002299370A JP 2002299370 A JP2002299370 A JP 2002299370A JP 2001099959 A JP2001099959 A JP 2001099959A JP 2001099959 A JP2001099959 A JP 2001099959A JP 2002299370 A JP2002299370 A JP 2002299370A
Authority
JP
Japan
Prior art keywords
pad
groove
semiconductor device
insulating film
line conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001099959A
Other languages
English (en)
Other versions
JP3511172B2 (ja
Inventor
Yutaka Mimino
裕 耳野
Osamu Baba
修 馬場
Yoshio Aoki
芳雄 青木
Muneharu Goto
宗春 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Quantum Devices Ltd
Original Assignee
Fujitsu Quantum Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Quantum Devices Ltd filed Critical Fujitsu Quantum Devices Ltd
Priority to JP2001099959A priority Critical patent/JP3511172B2/ja
Priority to US10/084,919 priority patent/US6787909B2/en
Priority to TW091104616A priority patent/TWI244709B/zh
Publication of JP2002299370A publication Critical patent/JP2002299370A/ja
Application granted granted Critical
Publication of JP3511172B2 publication Critical patent/JP3511172B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Waveguides (AREA)

Abstract

(57)【要約】 【課題】 ＭＭＩＣ(Monolithic Microwave Integrated
Circuit)の外部接続パッドに対するワイヤボンディン
グ時の機械的圧力による高周波線路導体の伝送特性の劣
化を防止する。 【解決手段】 パッドの周囲の層間絶縁膜表面に溝を形
成した構造とする。ワイヤボンディング時の機械的圧力
による層間絶縁膜の変形が高周波線路導体に波及して生
じる高周波線路導体の剥離や湾曲が回避され、その結
果、高周波線路導体の伝送特性の変動が防止され、高信
頼性のＭＭＩＣを提供できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は高周波信号の導波路
を用いたMMIC全般に関するものである。
【０００２】
【従来の技術】HEMTやHBTに代表される高速半導体デバ
イスを利用したMMIC（Monolithic Microwave Integrate
d Circuit）には、高周波信号を取り扱うため、通常の
シリコン集積回路などとは違い、配線には高周波導波路
が必要となる。このような高周波導波路としては、線路
特性が安定で分散特性（伝播定数の周波数依存性）が少
ないマイクロストリップ線路が使用される。
【０００３】図１は従来のマクロストリップ線路を使用
したMMICのなかでも、特に線路導体を多層化したいわゆ
る3次元MMICを示す図である。
【０００４】図１に示すように、従来の多層構造のMMIC
は半導体基板１上に設けられた表面絶縁膜２に接地プレ
ート３が設けられ、この接地プレート３は各層間絶縁膜
４上に設けられた線路導体５との間でマイクロストリッ
プ線路を構成している。また、最上層には線路導体５の
他に外部と接続するためのパッド６が設けられている。
【０００５】
【発明が解決しようとする課題】図１で説明した多層構
造の高周波線路を有するMMIC（以下、3次元MMIC）は、
各層を平面に展開した一般のMMICに比べて高集積化が可
能であるという優れた効果を持っている。
【０００６】しかしながら、このような多層構造の高周
波線路に関し、信頼性について考慮された報告はない。
【０００７】本発明は、3次元MMICにおいて、信頼性を
考慮した構造を提供することを目的とする。
【０００８】
【課題を解決するための手段】３次元MMICでは高周波線
路を設けるため、層間絶縁膜としてポリイミドやベンゾ
シクロブテン（ＢＣＢ）などの樹脂絶縁膜が使用されて
いる。ところが、このような樹脂絶縁膜は比較的軟質で
あり、局所的な圧力がかかることによって大きく変形す
る場合がある。特に、ワイヤボンディングがなされるパ
ッドにはボンディングツールの先端によって衝撃を受け
るため層間絶縁膜の変形が生じてしまう。そしてその結
果、最上層の線路導体５が剥離したり湾曲する原因にな
る。ワイヤボンディングが終了してボンディングツール
からの圧力の印加が無くなれば層間絶縁膜は元に戻る
が、一旦、剥離したり湾曲した線路導体は元に戻ること
はなく、その線路導体の高周波伝送特性が変化してしま
う。
【０００９】本発明では、ワイヤボンディングの際の影
響を和らげるため、ボンディングパッドの近傍に溝部を
設けるものである。
【００１０】図２は本発明の原理を説明するための図で
ある。図に示すように、本発明ではパッド６の近傍に溝
部７が設けられ、パッド領域と配線領域との間が連続面
でなくなる。したがって、ボンディングパッド６に対し
てワイヤボンディングを行うと、ボンディング圧による
層間絶縁膜の変形は溝部７による形状効果によって吸収
され、配線領域に及ぼされる影響が少なくなる。
【００１１】
【発明の実施の形態】以下、本発明の実施例を説明す
る。
【００１２】図３は本発明を採用した3次元MMICの平面
図である。
【００１３】図４は図３の線分A-A'における断面図であ
る。
【００１４】本実施例ではＧａＡｓからなる化合物半導
体基板を使用し、ＦＥＴなどの能動デバイス（図示せ
ず）を形成した後、その表面に窒化シリコンからなる表
面絶縁膜２を設けている。そして、表面絶縁膜２上に接
地電位に接続される接地プレート３が設けられ、その上
に複数の層間絶縁膜４が設けられる。層間絶縁膜はポリ
イミドやベンゾシクロブテン（ＢＣＢ）によって構成さ
れており、各層間絶縁膜４には所定パターンの線路導体
５が設けられる。線路導体５には金(Au)が使用され、ス
パッタリングや蒸着などによって被着した後、イオンミ
リングやリフトオフによってパターンニングされる。
【００１５】本発明では、パッド６の周囲に溝部７が設
けられている。溝部７はエッチングなどによって形成さ
れるものである。溝部７の深さは任意であり、層間絶縁
膜ひとつ分の厚みだけでもよいし、それよりも深い場合
または浅い場合のどちらであっても構わない。本実施例
では溝部７は複数の層間絶縁膜４を貫いて形成されてい
る。
【００１６】パッド６は、最上層の線路導体の形成工程
と同じ工程で形成され、スルーホール８によってその直
下に延在する線路導体５に接続されて、内部に電位を導
いている。
【００１７】本実施例によれば、パッド６にワイヤボン
ディングを行う時に生じる変形が溝部７で吸収されるた
め、最上層の線路導体５が剥離したり湾曲することが防
止できる。
【００１８】なお、本実施例ではパッド６がチップの周
縁に沿って設けられているため、線路導体が設けられる
ことのないチップ周縁には溝部７が設けられていない
が、溝部７は必要に応じてチップ全周に設けても良い。
【００１９】図５は本発明の別の実施例を説明する図で
ある。図に示すように本実施例ではパッド６が設けられ
る最上層に、パッド６と接続される線路導体５が設けら
れる。したがって、線路導体５が通過する部分には、溝
部７の設けられない連結部９が設けられる。
【００２０】本実施例においても、溝部７によってボン
ディング圧による変形が吸収されるため、配線領域に伝
わる形状変化が軽減される。また、連結部９においてそ
の一部が配線領域とつながっているが、パッド６に印加
されるボンディング圧による変形は溝部７による不連続
面に集中するので、パッド６に接続される線路導体５が
変形の影響を受けることは少ない。
【００２１】図６はさらに別の実施例を説明する図であ
る。
【００２２】本実施例では、溝部７が複数設けられてい
る。本実施例においても、前述の実施例と同様に溝部７
によってボンディング圧による変形が吸収されるため、
配線領域に伝わる形状変化が軽減される。
【００２３】図７は、さらにまた別の実施例を説明する
図である。本実施例では、チップ１００のパッド６が形
成される領域と線路導体（図示せず）が形成される領域
との間にリング状の溝部７を設けた構造を採用してい
る。
【００２４】パッド６自体は、線路導体よりも面積が大
きいため堅牢であり、ボンディング時における変形が隣
接するパッド６に到達しても、パッド６が剥がれたり変
形することはない。
【００２５】本実施例では、上面から見た形状が矩形で
あったが、本発明の溝部は層間絶縁膜最上面の不連続性
を形作るものであるので、その形状に特段の制限はな
い。また、溝部の深さや底面形状（U型あるいはV型な
ど）も制限はない。
【００２６】
【発明の効果】以上説明したように本発明によれば、ボ
ンディング時の層間絶縁膜の変形が線路導体に伝わりに
くくなるため、線路導体の剥離や湾曲による高周波伝送
特性の変動が防止でき、信頼性の高い高周波半導体装置
を得ることができる。
【図面の簡単な説明】
【図１】従来例を示す断面図
【図２】本発明の原理を説明するための断面図
【図３】本発明の一実施形態例を示す平面図
【図４】図３の線分Ａ−Ａ'における断面図
【図５】本発明の別の実施形態例を示す平面図
【図６】本発明のさらに別の実施形態例を示す平面図
【図７】本発明のさらにまた別の実施形態例を示す平面
図
【符号の説明】
１ 半導体基板 ２ 表面絶縁膜 ３ 接地プレート ４ 層間絶縁膜 ５ 線路導体 ６ パッド ７ 溝部 ８ スルーホール ９ 連結部 １００ チップ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｐ 3/02 (72)発明者 青木 芳雄 山梨県中巨摩郡昭和町大字紙漉阿原1000番 地 富士通カンタムデバイス株式会社内 (72)発明者 後藤 宗春 山梨県中巨摩郡昭和町大字紙漉阿原1000番 地 富士通カンタムデバイス株式会社内 Ｆターム(参考） 5F033 HH13 KK13 RR21 RR22 VV07 XX14 XX19 5F038 AZ01 BE10 DF02 EZ02 EZ20 5F044 EE02 EE06 EE11 5F064 CC06 DD42 EE53

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に設けられた接地プレート
    と、 前記接地プレート上に樹脂絶縁材料からなる層間絶縁膜
    を介して多層に設けられた複数の線路導体と、 前記層間絶縁膜の最上層に設けられたパッドと、 前記パッドと前記線路導体の間の前記層間絶縁膜に設け
    られた溝部とを備えることを特徴とする高周波半導体装
    置。
  2. 【請求項２】 前記溝部は、前記パッドの周囲を包囲し
    て配置されることを特徴とする請求項１記載の高周波半
    導体装置。
  3. 【請求項３】 前記溝部は、前記パッドと前記線路導体
    との間に部分的に配置されることを特徴とする請求項１
    記載の高周波半導体装置。
  4. 【請求項４】 前記パッドはチップ周縁に沿って設けら
    れ、前記溝部は前記パッドの前記チップ周縁を除く領域
    に部分的に設けられることを特徴とする請求項３記載の
    高周波半導体装置。
  5. 【請求項５】 前記溝部が複数配置されることを特徴と
    する請求項３記載の高周波半導体装置。
  6. 【請求項６】 前記パッドが設けられる領域の前記層間
    絶縁膜には、スルーホールが設けられ、当該スルーホー
    ルを介してパッドの電位が引き出されてなることを特徴
    とする請求項１記載の高周波半導体装置。
  7. 【請求項７】 前記最上層において前記パッドと接続さ
    れる線路導体を備え、前記溝部は、当該線路導体が通過
    する連結部を除いて設けられることを特徴とする請求項
    １記載の高周波半導体装置。
  8. 【請求項８】 前記溝部はチップの内側にリング状に設
    けられてなり、前記パッドは前記リング状の溝部の外側
    に位置する前記層間絶縁膜上に設けられることを特徴と
    する請求項１記載の高周波半導体装置。
  9. 【請求項９】 前記層間絶縁膜は、ポリイミドまたはベ
    ンゾシクロブテンから構成されることを特徴とする請求
    項１記載の高周波半導体装置。
JP2001099959A 2001-03-30 2001-03-30 高周波半導体装置 Expired - Fee Related JP3511172B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001099959A JP3511172B2 (ja) 2001-03-30 2001-03-30 高周波半導体装置
US10/084,919 US6787909B2 (en) 2001-03-30 2002-03-01 High frequency semiconductor device
TW091104616A TWI244709B (en) 2001-03-30 2002-03-12 High frequency semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001099959A JP3511172B2 (ja) 2001-03-30 2001-03-30 高周波半導体装置

Publications (2)

Publication Number Publication Date
JP2002299370A true JP2002299370A (ja) 2002-10-11
JP3511172B2 JP3511172B2 (ja) 2004-03-29

Family

ID=18953445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001099959A Expired - Fee Related JP3511172B2 (ja) 2001-03-30 2001-03-30 高周波半導体装置

Country Status (3)

Country Link
US (1) US6787909B2 (ja)
JP (1) JP3511172B2 (ja)
TW (1) TWI244709B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294676A (ja) * 2004-04-02 2005-10-20 Matsushita Electric Ind Co Ltd 半導体装置
JP2007227794A (ja) * 2006-02-24 2007-09-06 Sony Corp 電子デバイス
JP2008218553A (ja) * 2007-03-01 2008-09-18 Nec Corp 半導体装置及びその製造方法
JP2010514178A (ja) * 2006-12-20 2010-04-30 ウードゥヴェ セミコンダクターズ 薄型基板上の画像センサのための接続パッド構造
JP2012033576A (ja) * 2010-07-28 2012-02-16 Sumitomo Electric Device Innovations Inc 半導体装置及び製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009176833A (ja) * 2008-01-22 2009-08-06 Panasonic Corp 半導体装置とその製造方法
KR102385229B1 (ko) * 2014-10-13 2022-04-12 삼성디스플레이 주식회사 패드 전극 구조물, 이를 포함하는 평판 표시 장치 및 평판 표시 장치의 제조방법
US10229865B2 (en) 2016-06-23 2019-03-12 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
CN106449666B (zh) * 2016-12-02 2018-04-03 京东方科技集团股份有限公司 阵列基板和显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE436951B (sv) * 1981-02-19 1985-01-28 Asea Ab Kontrollforfarande vid tillverkning av transformator eller reaktor samt anordning for tillverkningskontroll av transformator eller reaktor
JPH03286541A (ja) 1990-04-03 1991-12-17 Nec Corp 半導体装置
JPH04340271A (ja) * 1991-02-07 1992-11-26 Nec Corp 半導体メモリおよびその製造方法
US5427979A (en) * 1993-10-18 1995-06-27 Vlsi Technology, Inc. Method for making multi-level antifuse structure
JP3319693B2 (ja) 1995-10-30 2002-09-03 松下電器産業株式会社 半導体装置及びその製造方法
JP3535376B2 (ja) 1997-03-14 2004-06-07 株式会社東芝 マイクロ波集積回路素子
US6353189B1 (en) * 1997-04-16 2002-03-05 Kabushiki Kaisha Toshiba Wiring board, wiring board fabrication method, and semiconductor package
US5943597A (en) 1998-06-15 1999-08-24 Motorola, Inc. Bumped semiconductor device having a trench for stress relief
US6162686A (en) * 1998-09-18 2000-12-19 Taiwan Semiconductor Manufacturing Company Method for forming a fuse in integrated circuit application
JP2001044706A (ja) 1999-07-29 2001-02-16 Sony Corp 分布定数回路素子とその製造方法およびプリント配線板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294676A (ja) * 2004-04-02 2005-10-20 Matsushita Electric Ind Co Ltd 半導体装置
JP4525143B2 (ja) * 2004-04-02 2010-08-18 パナソニック株式会社 半導体装置
JP2007227794A (ja) * 2006-02-24 2007-09-06 Sony Corp 電子デバイス
JP4613852B2 (ja) * 2006-02-24 2011-01-19 ソニー株式会社 電子デバイス
US8035987B2 (en) 2006-02-24 2011-10-11 Sony Corporation Electronic device having a groove partitioning functional and mounting parts from each other
JP2010514178A (ja) * 2006-12-20 2010-04-30 ウードゥヴェ セミコンダクターズ 薄型基板上の画像センサのための接続パッド構造
JP2008218553A (ja) * 2007-03-01 2008-09-18 Nec Corp 半導体装置及びその製造方法
JP2012033576A (ja) * 2010-07-28 2012-02-16 Sumitomo Electric Device Innovations Inc 半導体装置及び製造方法

Also Published As

Publication number Publication date
US6787909B2 (en) 2004-09-07
US20020139969A1 (en) 2002-10-03
JP3511172B2 (ja) 2004-03-29
TWI244709B (en) 2005-12-01

Similar Documents

Publication Publication Date Title
US5731222A (en) Externally connected thin electronic circuit having recessed bonding pads
US5614442A (en) Method of making flip-chip microwave integrated circuit
US8283764B2 (en) Microelectronic assembly with an embedded waveguide adapter and method for forming the same
JP2605502B2 (ja) パッケージ
JP2790033B2 (ja) 半導体装置
JP5025922B2 (ja) 回路基板、回路基板の製造方法および半導体装置
JP3511172B2 (ja) 高周波半導体装置
US20240178167A1 (en) Chip package structure and method for preparing chip package structure
JPH07312374A (ja) 集積回路システムとその製造方法
JP3818864B2 (ja) 高周波半導体装置
JP2002299947A (ja) 高周波半導体装置
US20030151149A1 (en) Semiconductor device
KR101148888B1 (ko) 배면 다층 신호 라우팅을 가지는 모놀리식 마이크로파 집적회로
JP3608640B2 (ja) 半導体装置およびその実装方法
US8426290B1 (en) Suspended-membrane/suspended-substrate monolithic microwave integrated circuit modules
JP3409767B2 (ja) 高周波回路基板
JP2982441B2 (ja) マイクロ波モノリシック集積回路
US20020125575A1 (en) Semiconductor device and method of producing the same
JP3235403B2 (ja) 半導体装置
JP3196752B2 (ja) 半導体集積回路装置とその製造方法
JPS62211962A (ja) 高周波半導体装置の製造方法
JPH09260375A (ja) 半導体装置
JP3507874B2 (ja) 高周波半導体装置
JPH09260583A (ja) 高周波半導体装置
JPH0997818A (ja) フリップチップ構造及びその実装方法

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031216

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100116

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees