JP3507874B2 - 高周波半導体装置 - Google Patents
高周波半導体装置Info
- Publication number
- JP3507874B2 JP3507874B2 JP2001099960A JP2001099960A JP3507874B2 JP 3507874 B2 JP3507874 B2 JP 3507874B2 JP 2001099960 A JP2001099960 A JP 2001099960A JP 2001099960 A JP2001099960 A JP 2001099960A JP 3507874 B2 JP3507874 B2 JP 3507874B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency semiconductor
- semiconductor device
- high frequency
- spiral
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 30
- 239000004020 conductor Substances 0.000 claims description 33
- 239000011229 interlayer Substances 0.000 claims description 16
- 239000010410 layer Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 6
- 239000011347 resin Substances 0.000 claims description 5
- 229920005989 resin Polymers 0.000 claims description 5
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 238000005452 bending Methods 0.000 claims description 2
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 235000001630 Pyrus pyrifolia var culta Nutrition 0.000 description 2
- 240000002609 Pyrus pyrifolia var. culta Species 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Coils Or Transformers For Communication (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は高周波信号の導波路
を用いたMMIC全般に関するものである。
を用いたMMIC全般に関するものである。
【０００２】
【従来の技術】HEMTやHBT に代表される高速半導体デバ
イスを利用したMMIC（Monolithic Microwave Integrate
d Circuit ）には、高周波信号を取り扱うため、通常の
シリコン集積回路などとは違い、配線には高周波導波路
が必要となる。このような高周波導波路としては、線路
特性が安定で分散特性（伝播定数の周波数依存性）が少
ないマイクロストリップ線路が使用される。また、MMIC
は受動デバイスとしてインダクタンス素子が必要である
が、基本的にはマイクロストリップ線路を使用したイン
ダクタンス素子が採用される。
イスを利用したMMIC（Monolithic Microwave Integrate
d Circuit ）には、高周波信号を取り扱うため、通常の
シリコン集積回路などとは違い、配線には高周波導波路
が必要となる。このような高周波導波路としては、線路
特性が安定で分散特性（伝播定数の周波数依存性）が少
ないマイクロストリップ線路が使用される。また、MMIC
は受動デバイスとしてインダクタンス素子が必要である
が、基本的にはマイクロストリップ線路を使用したイン
ダクタンス素子が採用される。
【０００３】図８は従来のマクロストリップ線路を使用
したインダクタンス素子を示す平面図であり、図９は図
８の線分A-A'における断面図を示す図である。
したインダクタンス素子を示す平面図であり、図９は図
８の線分A-A'における断面図を示す図である。
【０００４】図８は、メアンダ型と呼ばれるインダクタ
ンス素子を示すものであり、このインダクタンス素子１
００は、線路導体１が蛇行した形状を有している。ま
た、その両端には伝送路となる線路導体１が接続されて
いる。
ンス素子を示すものであり、このインダクタンス素子１
００は、線路導体１が蛇行した形状を有している。ま
た、その両端には伝送路となる線路導体１が接続されて
いる。
【０００５】図９は図８の線分A-A'における断面図であ
る。基板部分については、たとえばGaAsなどから構成さ
れ、能動デバイス（図示せず）が形成される半導体基板
２上にその表面を保護する表面絶縁膜３が設けられた構
造を持っている。そして、その上部に接地電位に接続さ
れる接地プレート４および樹脂絶縁膜材料などからなる
層間絶縁膜５が設けられている。層間絶縁膜５の表面に
は線路導体１が設けられ、線路導体１は接地プレート４
との間でストリップ線路を構成している。
る。基板部分については、たとえばGaAsなどから構成さ
れ、能動デバイス（図示せず）が形成される半導体基板
２上にその表面を保護する表面絶縁膜３が設けられた構
造を持っている。そして、その上部に接地電位に接続さ
れる接地プレート４および樹脂絶縁膜材料などからなる
層間絶縁膜５が設けられている。層間絶縁膜５の表面に
は線路導体１が設けられ、線路導体１は接地プレート４
との間でストリップ線路を構成している。
【０００６】
【発明が解決しようとする課題】図８，９で説明した従
来のインダクタンス素子は、伝送路の一部を単に蛇行さ
せることで構成されており、簡便に所望のインダクタン
スを得ることができる。しかしながら、このインダクタ
ンス素子には寄生容量が存在しており、高周波設計を行
う場合にその寄生容量を考慮する必要があった。
来のインダクタンス素子は、伝送路の一部を単に蛇行さ
せることで構成されており、簡便に所望のインダクタン
スを得ることができる。しかしながら、このインダクタ
ンス素子には寄生容量が存在しており、高周波設計を行
う場合にその寄生容量を考慮する必要があった。
【０００７】本発明は寄生容量の小さいインダクタンス
素子を提供することを目的とする。
素子を提供することを目的とする。
【０００８】
【課題を解決するための手段】従来のインダクタンス素
子において寄生容量が存在していた理由は、伝送路の一
部を単に変形（蛇行など）するだけでインダクタンス素
子を構成していたことが原因である。
子において寄生容量が存在していた理由は、伝送路の一
部を単に変形（蛇行など）するだけでインダクタンス素
子を構成していたことが原因である。
【０００９】すなわち、伝送路は線路導体と接地プレー
トがセットになって所望の伝送特性を得るものであるの
で、これを利用してインダクタンス素子を構成した場
合、そこには、接地プレートとの間に介在する層間絶縁
膜による寄生容量が付加されるのである。
トがセットになって所望の伝送特性を得るものであるの
で、これを利用してインダクタンス素子を構成した場
合、そこには、接地プレートとの間に介在する層間絶縁
膜による寄生容量が付加されるのである。
【００１０】図１は本発明の原理図を説明する平面図、
図２は図１の線分A-A'における断面図である。
図２は図１の線分A-A'における断面図である。
【００１１】本発明では、上記説明した寄生容量を解消
するため、インダクタンス素子１００の領域に位置する
接地プレート４を除去して間隙部４a を設けるものであ
る。
するため、インダクタンス素子１００の領域に位置する
接地プレート４を除去して間隙部４a を設けるものであ
る。
【００１２】間隙部４a によってインダクタンス素子１
００の直下には接地電位が存在しなくなるので、接地電
位との間に介在していた誘電体（層間絶縁膜５）による
寄生容量が解消される。
００の直下には接地電位が存在しなくなるので、接地電
位との間に介在していた誘電体（層間絶縁膜５）による
寄生容量が解消される。
【００１３】なお、本発明のインダクタンス素子１００
は接地プレート４が対向しないため、電気的には集中定
数的な扱いとなる。
は接地プレート４が対向しないため、電気的には集中定
数的な扱いとなる。
【００１４】請求項１の高周波半導体装置は、半導体基
板上に接地プレート、さらにその上に層間絶縁膜を介し
て線路導体と線路導体に接続された導体層が形成されて
おり、その導体層の直下の接地プレートに、複数の間隙
部を形成することにより、一つの間隙部と導体層で形成
される一つのインダクタンス素子が、複数個、直列に接
続されてインダクタンス素子を構成し、その複数直列に
接続されたインダクタンス素子がフィルタ素子を構成す
る。
板上に接地プレート、さらにその上に層間絶縁膜を介し
て線路導体と線路導体に接続された導体層が形成されて
おり、その導体層の直下の接地プレートに、複数の間隙
部を形成することにより、一つの間隙部と導体層で形成
される一つのインダクタンス素子が、複数個、直列に接
続されてインダクタンス素子を構成し、その複数直列に
接続されたインダクタンス素子がフィルタ素子を構成す
る。
【００１５】請求項２の高周波半導体装置は、前記層間
絶縁膜に低誘電率の樹脂絶縁材料が用いられる。
絶縁膜に低誘電率の樹脂絶縁材料が用いられる。
【００１６】請求項３の高周波半導体装置は、前記樹脂
絶縁膜としてポリイミドまたはベンゾシクロブテンを用
いられる。
絶縁膜としてポリイミドまたはベンゾシクロブテンを用
いられる。
【００１７】請求項４の高周波半導体装置は、前記層間
絶縁膜を用いて線路導体を多層にする。
絶縁膜を用いて線路導体を多層にする。
【００１８】請求項５の高周波半導体装置は、前記複数
直列に接続されたインダクタンス素子を組み合わせ、前
記インダクタンス素子の方向をそれぞれ変えた屈曲構造
のフィルタ素子としている。
直列に接続されたインダクタンス素子を組み合わせ、前
記インダクタンス素子の方向をそれぞれ変えた屈曲構造
のフィルタ素子としている。
【００１９】請求項６の高周波半導体装置は、前記複数
直列に接続されたインダクタンス素子を組み合わせ、前
記インダクタンス素子の方向を変えることによって蛇行
構造のフィルタ素子としている。
直列に接続されたインダクタンス素子を組み合わせ、前
記インダクタンス素子の方向を変えることによって蛇行
構造のフィルタ素子としている。
【００２０】請求項７の高周波半導体素子は、前記複数
直列に接続されたインダクタンス素子を組み合わせ、前
記インダクタンス素子の方向を変えることによって螺旋
構造を有するスパイラルパターン形状のフィルタ素子と
している。
直列に接続されたインダクタンス素子を組み合わせ、前
記インダクタンス素子の方向を変えることによって螺旋
構造を有するスパイラルパターン形状のフィルタ素子と
している。
【００２１】請求項８の高周波半導体装置は、前記フィ
ルタ素子の前記スパイラルパターンの中心における導体
層をエアブリッジでフィルタ素子の外部に引き出す。
ルタ素子の前記スパイラルパターンの中心における導体
層をエアブリッジでフィルタ素子の外部に引き出す。
【００２２】請求項９の高周波半導体装置は、前記フィ
ルタ素子の前記スパイラルパターンの中心の導体層とフ
ィルタ素子の外部との接続に、多層配線構造で行う。
ルタ素子の前記スパイラルパターンの中心の導体層とフ
ィルタ素子の外部との接続に、多層配線構造で行う。
【００２３】請求項１０の高周波半導体装置は、前記フ
ィルタ素子の前記スパイラルパターンの中心の導体層を
スルーホールを介してフィルタ素子の外部に接続する。
ィルタ素子の前記スパイラルパターンの中心の導体層を
スルーホールを介してフィルタ素子の外部に接続する。
【００２４】
【００２５】
【００２６】
【００２７】
【発明の実施の形態】図３は本発明の第１の実施形態例
を示すMMICの平面図である。
を示すMMICの平面図である。
【００２８】図４は図３の線分A-A'における断面図であ
る。
る。
【００２９】本実施例ではＧａＡｓからなる化合物半導
体基板２を使用し、ＦＥＴなどの能動デバイス（図示せ
ず）を形成した後、その表面に窒化シリコンからなる表
面絶縁膜３を設けている。そして、表面絶縁膜２上に接
地電位に接続される接地プレート４が設けられ、その上
に層間絶縁膜５が設けられる。層間絶縁膜はポリイミド
やベンゾシクロブテン（ＢＣＢ）によって構成されてお
り、各層間絶縁膜５には所定パターンの線路導体１が設
けられる。線路導体１には金(Au)が使用され、スパッタ
リングや蒸着などによって被着した後、イオンミリング
やリフトオフによってパターンニングされる。
体基板２を使用し、ＦＥＴなどの能動デバイス（図示せ
ず）を形成した後、その表面に窒化シリコンからなる表
面絶縁膜３を設けている。そして、表面絶縁膜２上に接
地電位に接続される接地プレート４が設けられ、その上
に層間絶縁膜５が設けられる。層間絶縁膜はポリイミド
やベンゾシクロブテン（ＢＣＢ）によって構成されてお
り、各層間絶縁膜５には所定パターンの線路導体１が設
けられる。線路導体１には金(Au)が使用され、スパッタ
リングや蒸着などによって被着した後、イオンミリング
やリフトオフによってパターンニングされる。
【００３０】本実施例では、インダクタンス素子１００
となる部分と伝送路２００となる部分で表面上の違いは
ない。このような一直線の形状をもった伝送路２００は
元来、所定のインダクタンスを持っているが、本実施例
のインダクタンス素子１００では、さらにその直下の接
地プレート４が除去されて間隙部４a が設けられてい
る。この部分でのインダクタンスは、局所的に集中定数
的な線路として取り扱う。
となる部分と伝送路２００となる部分で表面上の違いは
ない。このような一直線の形状をもった伝送路２００は
元来、所定のインダクタンスを持っているが、本実施例
のインダクタンス素子１００では、さらにその直下の接
地プレート４が除去されて間隙部４a が設けられてい
る。この部分でのインダクタンスは、局所的に集中定数
的な線路として取り扱う。
【００３１】本実施例によれば、寄生容量の影響が解消
されたインダクタンス１００を得ることが出来る。
されたインダクタンス１００を得ることが出来る。
【００３２】なお、本実施例ではインダクタンス素子１
００における線路導体１は、一直線の形状を持っていた
が、一直線の形状を組み合わせてL 字型などのような構
造を採用することも出来る。また、図１で説明したメア
ンダ型はもちろん、図５に示すスパイラル型なども採用
できる。
００における線路導体１は、一直線の形状を持っていた
が、一直線の形状を組み合わせてL 字型などのような構
造を採用することも出来る。また、図１で説明したメア
ンダ型はもちろん、図５に示すスパイラル型なども採用
できる。
【００３３】図５は本発明の第２の実施形態例を示すス
パイラル型のインダクタンス素子である。
パイラル型のインダクタンス素子である。
【００３４】図５では、線路導体１は螺旋形状をもつ、
いわゆるスパイラルパターンを持っている。なお、この
例ではその一端がスパイラルの中心に位置するため、そ
こから電位を引き出すためにはスパイラルを構成する線
路導体１と交差する必要がある。このような引出しに
は、いわゆるエアブリッジによって空中配線するか、ま
たは層間絶縁膜によって多層配線構造を用いることがで
きる。また、スルーホールによってインダクタンス素子
１００の下側から電位を引出すことも可能であり、たと
えばスパイラル構造の直下にこのインダクタンス素子と
接続される端子があれば、このスルーホールによって直
接接続することも出来る。
いわゆるスパイラルパターンを持っている。なお、この
例ではその一端がスパイラルの中心に位置するため、そ
こから電位を引き出すためにはスパイラルを構成する線
路導体１と交差する必要がある。このような引出しに
は、いわゆるエアブリッジによって空中配線するか、ま
たは層間絶縁膜によって多層配線構造を用いることがで
きる。また、スルーホールによってインダクタンス素子
１００の下側から電位を引出すことも可能であり、たと
えばスパイラル構造の直下にこのインダクタンス素子と
接続される端子があれば、このスルーホールによって直
接接続することも出来る。
【００３５】図６，図７は本発明の第３の実施形態例を
示す図である。
示す図である。
【００３６】図６は本実施例の平面図、図７は図６の線
分A-A'における断面図である。
分A-A'における断面図である。
【００３７】本実施例では、間隙部４a を複数設けた構
造を持っている。前記したように、本発明のインダクタ
ンス素子は、接地プレート４と対向していないため、電
気的には集中定数的な振舞いをもっているが、本実施例
では、それを複数配置することでフィルタ素子を実現す
るものである。
造を持っている。前記したように、本発明のインダクタ
ンス素子は、接地プレート４と対向していないため、電
気的には集中定数的な振舞いをもっているが、本実施例
では、それを複数配置することでフィルタ素子を実現す
るものである。
【００３８】すなわち、本実施例では周期的に本発明の
インダクタンス素子１００が設けられた伝送線路と見な
すことができ、各インダクタンス素子１００同士の間隔
（線路導体によって結合される距離）と、各インダクタ
ンス素子１００の値との相関で特定の周波数に対するフ
ィルタが構成できるのである。
インダクタンス素子１００が設けられた伝送線路と見な
すことができ、各インダクタンス素子１００同士の間隔
（線路導体によって結合される距離）と、各インダクタ
ンス素子１００の値との相関で特定の周波数に対するフ
ィルタが構成できるのである。
【００３９】以上説明した実施例では、線路導体１が単
層の場合を示したが、これを層間絶縁膜５を介して多層
に設けた、いわゆる３次元MMICに本発明を採用すること
もできる。
層の場合を示したが、これを層間絶縁膜５を介して多層
に設けた、いわゆる３次元MMICに本発明を採用すること
もできる。
【００４０】
【発明の効果】以上説明したように本発明によれば、複
数直列に接続されたインダクタンス素子を構成する個々
のインダクタンス素子の直下には接地電位が存在しなく
なるので、接地電位との間に介在する誘電体による寄生
容量を解消することができ、特性の良好な高周波半導体
装置を得ることができる。
数直列に接続されたインダクタンス素子を構成する個々
のインダクタンス素子の直下には接地電位が存在しなく
なるので、接地電位との間に介在する誘電体による寄生
容量を解消することができ、特性の良好な高周波半導体
装置を得ることができる。
【図１】 本発明の原理を説明する平面図
【図２】 本発明の原理を説明する断面図
【図３】 本発明の第１実施形態例平面図
【図４】 本発明の第１実施形態例断面図
【図５】 本発明の第２実施形態例平面図
【図６】 本発明の第３実施形態例平面図
【図７】 本発明の第３実施形態例断面図
【図８】 従来のインダクタンス素子を示す平面図
【図９】 従来のインダクタンス素子を示す断面図
１ 線路導体
２ 半導体基板
３ 表面絶縁膜
４ 接地プレート
４ａ 間隙部
５ 層間絶縁膜
１００ インダクタンス素子
２００ 伝送路
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 青木 芳雄
山梨県中巨摩郡昭和町大字紙漉阿原1000
番地 富士通カンタムデバイス株式会社
内
(72)発明者 後藤 宗春
山梨県中巨摩郡昭和町大字紙漉阿原1000
番地 富士通カンタムデバイス株式会社
内
(56)参考文献 特開 平８−204133（ＪＰ，Ａ)
特開2002−280745（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 27/04
Claims (10)
- 【請求項１】 半導体基板上に設けられた接地プレート
と、 前記接地プレート上に層間絶縁膜を介して設けられた線
路導体と、 前記線路導体に接続された導体層を備える高周波半導体
装置であって、 前記導体層は一直線の構造を有しており、その直下に複
数の間隙部が配列されることで、複数直列に接続された
インダクタンス素子がフィルタ素子を構成していること
を特徴とする高周波半導体装置。 - 【請求項２】 前記層間絶縁膜が樹脂絶縁材料であるこ
とを特徴とする請求項１記載の高周波半導体装置。 - 【請求項３】 前記樹脂絶縁材料が、ポリイミドまたは
ベンゾシクロブテンで構成されることを特徴とする請求
項２記載の高周波半導体装置。 - 【請求項４】 前記線路導体は、前記層間絶縁膜を介し
て多層に設けられることを特徴とする請求項１記載の高
周波半導体装置。 - 【請求項５】 前記フィルタ素子は、前記複数直列に接
続されたインダクタンス素子を組み合わせた屈曲構造を
有することを特徴とする請求項１記載の高周波半導体装
置。 - 【請求項６】 前記フィルタ素子は、前記複数直列に接
続されたインダクタンス素子を組み合わせて蛇行構造を
有することを特徴とする請求項１記載の高周波半導体装
置。 - 【請求項７】 前記フィルタ素子は、前記複数直列に接
続されたインダクタンス素子を組み合わせた螺旋構造を
有するスパイラルパターンであることを特徴とする請求
項１記載の高周波半導体装置。 - 【請求項８】 前記スパイラルパターンの中心の導体層
は、エアブリッジによってスパイラルの外側へ引き出さ
れることを特徴とする請求項７記載の高周波半導体装
置。 - 【請求項９】 前記スパイラルパターンの中心の導体層
は、層間絶縁膜を介した多層配線構造によってスパイラ
ルの外側へ引き出されることを特徴とする請求項７記載
の高周波半導体装置。 - 【請求項１０】 前記スパイラルパターンの中心の導体
層は、スルーホールを介してスパイラルの下側へ引き出
されることを特徴とする請求項７記載の高周波半導体装
置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001099960A JP3507874B2 (ja) | 2001-03-30 | 2001-03-30 | 高周波半導体装置 |
| US10/085,035 US20020140052A1 (en) | 2001-03-30 | 2002-03-01 | High frequency semiconductor device |
| TW091104617A TW543236B (en) | 2001-03-30 | 2002-03-12 | High frequency semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001099960A JP3507874B2 (ja) | 2001-03-30 | 2001-03-30 | 高周波半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002299554A JP2002299554A (ja) | 2002-10-11 |
| JP3507874B2 true JP3507874B2 (ja) | 2004-03-15 |
Family
ID=18953446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001099960A Expired - Fee Related JP3507874B2 (ja) | 2001-03-30 | 2001-03-30 | 高周波半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20020140052A1 (ja) |
| JP (1) | JP3507874B2 (ja) |
| TW (1) | TW543236B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006059959A (ja) * | 2004-08-19 | 2006-03-02 | Oki Electric Ind Co Ltd | 半導体装置、及び半導体装置の製造方法 |
| US7763976B2 (en) * | 2008-09-30 | 2010-07-27 | Freescale Semiconductor, Inc. | Integrated circuit module with integrated passive device |
-
2001
- 2001-03-30 JP JP2001099960A patent/JP3507874B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-01 US US10/085,035 patent/US20020140052A1/en not_active Abandoned
- 2002-03-12 TW TW091104617A patent/TW543236B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US20020140052A1 (en) | 2002-10-03 |
| JP2002299554A (ja) | 2002-10-11 |
| TW543236B (en) | 2003-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0782766B1 (en) | Microwave/millimeter wave circuit structure with discrete flip-chip mounted elements, and method of fabricating the same | |
| JP3502405B2 (ja) | 空中経路によって補償されたマイクロ波装置 | |
| US6429504B1 (en) | Multilayer spiral inductor and integrated circuits incorporating the same | |
| US5977631A (en) | Semiconductor device including a semiconductor package with electromagnetic coupling slots | |
| WO2006071371A2 (en) | Radio frequency circuit with integrated on-chip radio frequency signal coupler | |
| JPH0936312A (ja) | インダクタンス素子およびその製造方法 | |
| US6455880B1 (en) | Microwave semiconductor device having coplanar waveguide and micro-strip line | |
| JP4130323B2 (ja) | 高周波フィルタ及び高周波集積回路 | |
| JP3511171B2 (ja) | 高周波半導体装置 | |
| JP3781178B2 (ja) | 高周波半導体装置の多層配線構造 | |
| JP3507874B2 (ja) | 高周波半導体装置 | |
| JP4015746B2 (ja) | 半導体装置 | |
| WO2010064412A1 (ja) | バイアス回路、バイアス回路の製造方法 | |
| JP2002299370A (ja) | 高周波半導体装置 | |
| JP3455413B2 (ja) | 半導体装置 | |
| JP2006501682A (ja) | 導電性電子部品およびその製造方法 | |
| JP3586435B2 (ja) | 高周波半導体装置 | |
| JP2000165117A (ja) | 多層方向性結合器 | |
| JPH10290105A (ja) | 高周波用配線ボード | |
| EP0814532B1 (en) | Monolithic Semiconductor Component | |
| JPH0624223B2 (ja) | マイクロ波集積回路装置 | |
| JP3077636B2 (ja) | モノリシックマイクロ波集積回路 | |
| JP3176730B2 (ja) | キャパシタの製法 | |
| JP3077487B2 (ja) | 高周波回路 | |
| JP4530322B2 (ja) | 高周波パワーアンプモジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031202 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |